TWI269923B - Method of fabricating TFT array panel using aluminum wiring line and TFT array panel using the same method - Google Patents

Method of fabricating TFT array panel using aluminum wiring line and TFT array panel using the same method Download PDF

Info

Publication number
TWI269923B
TWI269923B TW094104007A TW94104007A TWI269923B TW I269923 B TWI269923 B TW I269923B TW 094104007 A TW094104007 A TW 094104007A TW 94104007 A TW94104007 A TW 94104007A TW I269923 B TWI269923 B TW I269923B
Authority
TW
Taiwan
Prior art keywords
layer
array panel
aluminum
tft array
molybdenum
Prior art date
Application number
TW094104007A
Other languages
English (en)
Other versions
TW200538836A (en
Inventor
Je-Hun Lee
Jae-Kyeong Lee
Chang-Oh Jeong
Beom-Seok Cho
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200538836A publication Critical patent/TW200538836A/zh
Application granted granted Critical
Publication of TWI269923B publication Critical patent/TWI269923B/zh

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/92—Doors or windows extensible when set in position
    • E06B3/928—Doors or windows of the lazy tongs type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B11/00—Means for allowing passage through fences, barriers or the like, e.g. stiles
    • E06B11/02—Gates; Doors
    • E06B11/022—Gates; Doors characterised by the manner of movement
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B5/00—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied
    • G08B5/22—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied using electric transmission; using electromagnetic transmission
    • G08B5/36—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied using electric transmission; using electromagnetic transmission using visible light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00—Illuminated signs; Luminous advertising
    • G09F13/24—Illuminated signs; Luminous advertising using tubes or the like filled with liquid, e.g. bubbling liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Description

1269923 九、發明說明： 【發明所屬之技術領域】 相關申請案之對照參考資料 5
本發明係請求2004年2月5日於韓國智慧財產局所提 申之韓國專利申請案第2004-007678號之優先權，該申 請案之揭露内容係併於此作參考。 發明領域 本發明係有關一種使用鋁佈線之TFT (薄膜電晶體）陣 列面板。 10【先前技術】 相關技藝描述 15
20 大螢幕液晶顯示器（LCD)(例如寬螢幕高定義LCD)係 需要較長且較窄的佈線。高阻抗佈線材料可能產生RC延遲 並降低影像品質。具有相當高熔點之佈線材料（例如，钽、 鉻、鈦，或其合金）係因其等之高阻抗值而不再適用於大螢 幕LCD。具有相當低阻抗之佈線材料係有銀、銅、鋁等等。 銀與銅係因與不定形矽之不良的黏著性而不適於用作佈線 材料。 由於其他佈線材料之缺陷，鋁係為用於大螢幕LCD之 較合適的佈線材料。然而，鋁係容易產生突起物（突起物） 的問題。第1圖係顯示自一鋁線2 000突出並損害一絕緣層 3 00 0 (例如，SiNx)之突起物2100。突起物2 100係包括一 薄且長的似鬚物2110。一形成在該絕緣層3 000上之作用層 4 00 0 (例如，不定形矽）係亦受到損害。突起物2 100可能 5 1269923 導致紹線2刪與作用層4_間之短路。再者，突起物2· 可使TFT產生缺陷。因此，係存在有改良用於較大㈣之佈 線的需求。 【發明内容】 5 發明概要 本發明係提供-種用於製造薄膜電晶體（tft)陣列面 板之方法。一鉬層係在一含有氧、氮與碳中之至少一者之 前驅氣體的存在下被沈積於一基板上。一鋁層係沈積在該 鉬層上。 L0 本發明之另一面係提供一種具有形成在基板上之鉬層 的薄膜電晶體（TFT)陣列面板。該鉬層係包括氧、氮與碳 中之至少一者。—铭層係形成在該|目層上。 本每明之另一面係一種具有形成在基板上之鉬層的薄 膜電晶體（TFT)陣列面板。該鉬層係具有面心立方（fcc) 15晶格結構並具有（in)之定向。一鋁層係形成在該鉬層上。 根據本备明之一面，I目層係藉由賤鐘而形成，其中包 括雜質之前驅氣體係被導入濺鍍室。另一可供選擇的是， 銷層係藉由蒸發作用而形成，其中包括雜質之前驅氣體係 被導入蒸發室。該前驅氣體係包括至少一選自於由氮氣、 〇氧虱、空氣、二氣化碳、甲烷以及氨所構成之組群。 根據本發明之-面，該銦層係包括0.01至3Q atom% 之‘貝。當雜質含量係低於〇·1 atom%時，該鉬層之晶格 、、口鼻並不^改受。當雜質含量高於3〇 at〇咐時，該鉑層 可能失去其性質。一金屬層可沈積於該鋁層上，以形成三 1269923 層結構。特別是，-純銦層可沈積在該銘層上。 /本發明之另一面係一種薄膜電晶體陣列面板，其具有 开v成在基板上之銦層並包括至少—選自由氧、氮以及碳所 構成之組群中的雜質。一銘層係形成在該翻層上。該翻層 5係包括該雜質且因此該銦層之結構係由體心立方（bcc)結 構文夂成具有較佳疋向（丄丄丄）之面心立方（)結構。該 紹層係因該下覆翻層的影響而具有較佳之（ιιι)定向。該 鉬層車又4土係包括〇.〇1至3〇 at〇m%之雜質。一金屬層可 沈積在趣層上，以形成三層結構。特別是，-純翻層可 10 沈積在該鋁層上。 本發明之另一面係一種TFT陣列面板，其包括一具有 - FCC結構與-較佳（111)定向之形成在基板上的钥層。 一鋁層係形成在該鉬層上。該鋁層係因該下覆鉬層的影響 而具有較佳之（ill)定向。 15
在本說明書中，該較佳（111)定向係指藉由χ光繞射 (XRD)之（111)峰強度⑴對（hkl)強度的比率，亦即， 工（111)/Σ I(hkl)，係超過8〇%，而以測角器之極化性 之（111)強度的覓度係小於10度。鋁係具有一 FCC結 構並具有各種諸如（1〇〇)、（110)以及（111)之結晶方 向。用於鋁佈線之鋁顆粒亦具有各種結晶方向，因此該鋁 顆粒之結構並未密集且不穩定。鋁之突起物性質係幾乎完 成決定於結晶方向。已知當鋁顆粒具有較佳（111)定向， 或以（111)之結晶方向沈積時，其所形成之鋁佈線係呈現 良好的抗-突起物（anti-hill〇ck)性質。 20 雜而’叙之較佳定向係具有與該下覆層之結晶結構相 嘗褒切的關聯性，其可參見j· Appi· phys· 77 (8) Apr· 方目 099，pp 3799-3804。當該下覆層係具有FCC結 濟舞/較佳（111)定向時’銘係可具有較佳（111)定向。 产㈣而方’藉由將銘沈積在具有較佳（111)定向之FCC結 5 的#廣上’可獲得具有較佳（111)定向之鋁層。此乃由 才秦0 -當銬洗積於具有較佳（111)定向之下覆層上時，該鋁層 善#向具有一較佳（111)定向’以降低界面能並使成核簡 化。】嗔道一提的是，當該下覆層係以鉻或釩形成具有一;BCC 結構與一較佳（110)定向時，該鋁層可能顯示不良的較佳 〜1：L)定向。因此’藉由將一鋁層沈積於具有較佳（iii) 定向之咖結構的層上，可獲得—具有較佳（ιιι)定向之 鋁層。
穴，BBC 15 20 、、、口 脚牡明宁係使用作為下覆層。然 ^ 4鉬結構可依據沈積條件而改變，如薄固化薄膜 〇ll= FllmS), 249(1994)' PP150-154 所描述者。 更特疋言之，具有BCC結構之可藉由含有諸如氧、碳以 及乳之雜質的固態溶液而改變成具有較佳（ιΐι)定向之 pcc、结構。亦即’呈固態溶液型態之雜質係將銦由咖社 構改變成FCC結構。再者，具有雜質之鉬的日日日格來數例 =〜4.22，其_似糾之4.。5。類似的晶格參數 ’、利的，以將用於鋁之較佳（in)定向最大化。 、上其後’將描述用於形成包括雜質之鉬層並將鋁層沈積 、相層上之方法。佈線係包括一閑極線與一數據線，其 8 1269923 中該數據線包括一源極電極與一汲極電極。該數據線可# 成於另一佈線上方。 使用濺鍍與蒸發法而將一金屬層形成於該基板上。在 藏锻法中，氬氣係被注入負載有以金屬所形成之標革巴電極 5 的腔室内，而後藉由將該標靶電極置於高壓而執行電聚放 電。以電漿放電所形成之激發的氬離子係與該標靶電極之 金屬原子分離’而後该經分離之金屬原子係於該基板上成 長成一薄膜。
在用於製造包括雜質之麵層的賤錄法中，標無電極係 10由鉬所形成，而雜質之前驅物係被注入一濺鍍腔室。可使 用乳氣、一氧化石反或一氧化碳作為氧之前驅物。可使用氮 氣或氨作為氮之前驅物。可使用甲烷、一氧化碳或二氧化 碳作為碳之前驅物。 在蒸發法中，鉬係以電子束加以加熱。鉬原子係由該 15經加熱之錮而發射出來，而後該經發射之銦原子係沈積於 該基板上。在用於製造含有雜質之銦層的蒸發法中，雜質 之前驅物係被注入該蒸發腔室。可使用氧氣、一氧化碳或 二氧化碳作純之前驅物。可使岐氣或氨作為氮之前驅 物。可使用甲院、-氧化碳或二氧化碳作為碳之前驅物。 2〇在腔室中前驅物之濃度可在考量沈積溫度、時間，以及所 欲之雜質含量下而加以控制。 在鉬内之氧、氮錢，態缝係射目由虹結構而 轉變成具較佳（111)定向之吻結構。銦層係含有0.01 至3—之雜質。設若雜質之含量低於0.W時， 9 1269923 在鉬内之結構變化係不足夠。當雜質之含量高於30 atom% 時，鉬可能損失其性質，亦即，鉬係改變成類合金 (alloy — like )型態，其4系与―為一 FCC、结構，亦与g — BCC 結構。 5
10 15
隨後，一鋁層係形成於該鉬層上。亦使用濺鍍與蒸發 法來形成該鋁層。由於沈積於具有較佳（111)定向之鉬層 上，該鋁層傾向具有用於低界面能之較佳（111)定向。再 者，在該鋁層内之較佳（111)定向係藉由在鉬與鋁間類似 的晶格常數而最大化。因此，係獲得具有良好抗突起物性 質之具較佳定向（111)的鋁層。其後，一絕緣層係形成於 該鋁層上。執行一光微影程序，以將該鋁佈線圖案化。 圖式簡單說明 本發明之上述及/或其他方面以及優點將由參照附圖 之下列實施例的描述而變得清楚與更容易瞭解。 第1圖係顯示在形成鋁佈線之習知方法中，一突起物 之截面圖； 第2圖係顯示根據本發明第一實施例之鋁佈線的截面 圖， 第3圖係顯示根據本發明第二實施例之鋁佈線的截面 20 圖； 第4圖係根據本發明第一實施例之TFT陣列面板的平 面圖； 第5圖係沿第4圖之線V-V'所取之TFT陣列面板的 截面圖； 10 1269923 第6、7、8以及9圖係顯示製造根據本發明第一實施 例之TFT陣列面板之方法的截面圖； 第10圖係根據本發明第二實施例之TFT陣列面板的 平面圖； 第11圖係沿第10圖之線XI-XI'所取之TFT陣列面 板的截面圖；
第12圖係沿第1〇圖之線χ工工-χΙΙ,所取之TFT陣 列面板的截面圖；以及 第 13A、13B、14A、ι4Β、15A、15B、16A、16B、 、17B、18A、18B、ι9Α、19B、20A以及20B圖係顯 示4造根據本發明第二實施例2TFT陣列面板之方法的截 面圖。 【實施方式】 較佳實施例之詳細說明 5 本發明之貫施例將以參考標號例示說明於附圖，其中 % _似的參考標號從頭至尾係表示類似的構件。以下描述本 發明實施例，以參照附圖解說本發明。 第2圖係顯示根據本發明第一實施例之鋁佈線的截面 圖。在第2圖中，一金屬層係被蝕刻成一佈線，而一絕緣 20層與一作用層係依序形成於該佈線上。亦即，一鉬層2係 形成於一基板1上。於此，該翻層2係包括諸如氧、氮、 碳或其等類似物之雜質，而表示為M〇(X)(即，X表示雜 質）。較佳地’該I目層2係包括〇 · 1至30 atom%之雜質。 包括雜質之鉬係具有一較佳（iH)定向的FCC結構。 11 1269923 在該I目層2上係形成一紹層3。該紹層3係因該下覆 鉬層2之影響而具有較佳（111)定向。該鉬層2與該鋁層 3係以一絕緣層4加以覆蓋。再者，一作用層5係形成在 該絕緣層4上。一般而言，該絕緣層4係由SiNx所形成， 5 而該作用層5係由不定形矽所形成。
第3圖係顯示根據本發明第二實施例之鋁佈線的截面 圖，其中該鋁佈線係進一步包括一諸如純鉬層之金屬層6， 其係形成在該鋁層3上。另一可供選擇的是，將具有較佳 (111)定向之鉬層利用作為一下覆層係可應用於具有FCC 10 結構之諸如銅、鎳或銀的其他金屬。在下文中，將描述根 據本發明實施例之TFT陣列面板，及其製造方法。 第4圖係根據本發明第一實施例之TFT陣列面板的平 面圖。第5圖係沿第4圖之線V-V所取之TFT陣列面板 的截面圖。第6至9圖係顯示製造根據本發明第一實施例 15 之TFT陣列面板之方法的截面圖。 20 在基板1 〇上係形成一包括一第一閘極金屬層2 21、 241、261以及一第二閘極金屬層222、242、262之雙層 閘極線組22、24、26，其中該第一閘極金屬層221、241、 261係一包括氧、氮以及碳中之至少一者的鉬層，而該第 二閘極金屬層222、242、262係一鋁層。 該閘極線組22與26係包括一形成在水平方向上之閘 極線22，以及一包括在一薄膜電晶體内並連接至該閘極線 22之閘極電極26，其中該閘極線22之一端部24的寬度 係被擴大，以與一外部電路形成電接觸。再者，在該第一 12 1269923 基板10上係形成一由矽氮化物（SiNx)或其等類似物所形 成並覆蓋該閘極線組22、24、26之閘極絕緣層3〇。在該 閘極電極26之閘極絕緣層30上係形成一由不定形矽或其 等類似物所形成之半導體層4〇。在該半導體層4〇上係形 5成由高度摻雜11型雜質之n+氫化不定形矽所形成的歐姆接 觸層5 5與5 6。
15
20 在該歐姆接觸層與以及該閘極絕緣層3〇上係 形成一雙層數據線組65、、68，其中該數據線組65、 66、68係包括一第一數據金屬層651、661、681以及一 第二閘極金屬層652、662、682。於此，該第—數據金屬 層651、661以及係一包括氧、氮以及碳中之至少一 者的翻層，而該第二數據金屬層652、as、682係一銘 層。同樣地，一未示出之數據'線62係、具有相同結構之包括 氧、氮以及碳中之至少一者的鉬層，以及鋁層。 該數據線組62、65、66、68係包括一形成在垂直方 向上並與該閘極線22相交之數據線62，以定義一像素、 一自邊數據線62分枝錢伸於該_接觸層％上方之源 極電極65 ’以及-自該源極電極55分離開來並形成在該 歐姆接觸層56上方同時相對於橫越該閘極電極％之源極 ,65的汲極電極66，其中該數據線U之1部㈣ 克度係被擴大，赠該外部電路形成電接觸。 -保護層70係形成在魏據線組62、π ,、68 以及該半導體層4。未被該數據線組62、Μ、％、Μ所 覆蓋之部分上’其中該保護I 7〇係由—SiNx層、一 13 1269923 a Si:c:〇層、一 a-Si:〇：F(低介電CVD層）、一丙烯酸 為主Ucryl-based)之有機絕緣層等等所形成。該 a Si:c:〇層與a —3土：〇：？1層係經由pECVD (電漿強化化 子瘵汽沈積）所形成，並具有一為4或更低之低介電常數 5 (即，其介電常數係於2至4之間）。因此，即使其厚度係 相畐地小，於該a_si:c:〇或内並不會產生 寄生電容問題。再者，該3一3土：(：：〇與3一 si:〇:F層於步 階覆蓋係為絕佳的並顯示與其他層的良好接觸性質。又， 各忒a-Si:C:〇與a-si:〇：F層係一無機CVD層，且因此 1〇相較於一有機介電層係具有良好熱阻抗性質。此外，該 a-Si :C:0層與a-SnF層之沈積速率與蝕刻速率係為 SlNx之四至十倍，因此，該a-Si:C:〇層與a-Si:〇：F 層係減少加工時間。 15
20 该保護層7〇係具有一曝露該汲極電極66之接觸孔 7 6 曝路δ亥數據線之一端部6 8的接觸孔7 8，以及一曝 露該閘極線之一端部24與該閘極絕緣層3〇的接觸孔74。 在該保護層70上係形成一經由該接觸孔76而電氣連接至 該汲極電極66並位在一像素區域上的像素電極82。再者， 在該保護層70上係形成經由該接觸孔74與78而分別連 接至該閘極線之端部24與該數據線之端部68的接觸輔助 部86、88。於此，該像素電極Μ與接觸輔助部％、Μ 係由ΙΤΟ (銦錫氧化物）或工ζ〇（銦辞氧化物）所形成。 參照第4與5圖，該像素電極82與該閘極線22重疊， 以形成一儲存電容器。在儲存電容器之電容不足夠的情況 14 1269923 下’ 一儲存電容器線組可額外地設置在與該閘極線組22、 24 26相同的而度。再者，該像素電極82可與該數據線 62重且^將孔控比最大化。設若該保護層7〇係由低介 電’賴形成，即使當該像素電極82係與該數據線62 5重豐’產生於該像素電極82與數據線62間之寄生電容問 題係可被忽略。
10 15 、下將也述‘造根據本發明第一實施例之TFT陣列面 板的方法。如第6圖所示，該第—閘極金屬層22ι、⑷、 2 61係沈積在由包括氧、氮以及碳中之至少一者之翻所形 成的基板10上。其後，沈積由_形成之第二閘極金屬層 222 242 262並藉由執行光微影處理而形成圖案，以形 成閘極線組22、24、26。該閘極線組22、24、26係包 括該閘極線22與閘極電極％，並延伸於—橫向方向上。
筝…、第1 2圖，由氮化矽所形成之閘極絕緣層30、由不 定形石夕所形成之半導體層40，以及-摻雜不定形石夕層50 係依序沈積至該基板1Q上。該半導體層⑼與摻雜不定形 石夕層5Q储由執行光《彡而形案，藉此形成該半導體 層4〇與歐姆接觸層5〇，如同於該閘極電極％上方之間 極絕緣層3〇上的島形物。 20 參照第8圖，由包括氧、氮以及破中之至少一者之銦 所形成之第-數據金制⑸、…、咖係沈積在該問 極絕緣層3。上。錢，沈積由_形成之第二數據金屬層 15 1 662、682亚以光微影形成®案，以形成該數 2 據線組。該數據線组係包括與該閘極線22相交之數據線 1269923 二接至姻康線62並延伸於該閘極電極26上方之源 =Γ及與該源極電極65隔離開來並相對於橫越 違雜以以之源極電極65的汲極電極66。 5 62、65不&抑層5Q係在未沈積有該數據線組 6 68之區域内被蝕刻，藉此相對於該閘極電 極26而分離開來並將於相對摻雜不㈣㈣5。間之半導 體層40曝露出來。 、 木再者，可轭加氧電漿脈衝，以穩定該經 曝露半導體層40之表面。 參照第9圖，該保護層7〇係經由⑽法而成長一氮 10化石夕層、ui:c:〇層，或—wd，或藉由塗 佈有機&緣材料㈣成。接著，該㈣層Μ，連同該問極 絕緣層30 -起，係藉由光微影而形成圖案，藉此形成該接 觸 76 78 ’經此，該閘極線之端部24、該汲極電 極66，以及該數據線之端部68係分別被曝露出來。 15 蒼照第4與5圖，沈積該工τ〇層或工z〇層並藉由執行 光微影而加以餘刻，藉此形成經由該接觸孔76而電氣連接 之该沒極電極％的像素電極Μ，並形成分別連接至該閘 極線之端部24與該數據線之端部68的接觸輔助部％、 20 88。較佳地，在沈積該工τ〇層或該則層之前，氮氣係使 用於一預加熱程序中。 根據本發明之第一實施例，該閘極線組22、24、26 以及該數據線組62、65、66、68兩組係具有—雙層結構。 另一可供選擇的是，若有需要，該閘極線組22、24、26 或該數據線組62、65、66、68可具有雙層結構。再者， 16 1269923 該閘極線組與數據線組之一者或兩者可具有三層結構。此 外，本發明係非需限制於該閘極線組22、24、26以及該 數據線組62、65、66、68兩者。
在製造TFT陣列面板中，第一實施例係使用五個標 號，然而在後述第二實施例中係使用四個標號。第10圖係 根據本發明第二實施例之TFT陣列面板的平面圖。第11 圖係沿第10圖之線XI-XP所取之TFT陣列面板的截面 圖。第12圖係沿第10圖之線X工工-XII，所取之TFT陣 列面板的截面圖。第 13A、13B、14A、14B、15A、15B、 10 16A、16B、17A、17B、18A、18B、19A、19B、20A 以 及2 〇B圖係顯示製造根據本發明第二實施例之TFT陣列面 板之方法的截面圖。 15 20 類似於第一實施例，在一基板10上係形成一具有包括 一第一閘極金屬層221、241、261以及一第二閘極金屬 層222、242、2 62之雙層結構的閘極線組22、24、26。 該第一閘極金屬層221、241、262係由包括氧、氮以及 碳中之至少一者的鉬層所形成。該第二閘極金屬層222、 242、262係由鋁所形成。 再者，在該基板10上係形成一與該閘極線22平行之 儲存電極線28。該儲存電極線28係具有一雙層結構，其 包含由包括氧、氮以及碳中之至少一者的I目層所形成的第 一閘極金屬層281，以及一由鋁所形成之第二閘極金屬層 2 82。該儲存電極線28係與連接至一像素電極82 (將於後 述）之儲存電容器傳導性圖案64相重疊，並形成一儲存電 17 1269923 '仏進像素之電位。在因該像素電極μ與閘極線r 重疊:導额存電容不足的情況下，可省略該儲存電極線 ^ 般而5 ’施加至該儲存電極線28之糕係相當於 施加至一頂基板之一般電極的電壓。 5…在該閑極線組22、24、26以及該儲存電極線28上係 形成-由亂化石夕（siNx)或其類似物所形成之閉極絕緣層 3〇，以覆盖該閘極線组22、24、％以及儲存電極線μ。 在該閘極絕緣層30上係形成半導體圖案42與48，其係 由諸如氫化不定形㈣其等類似物之半導體所形成。找 1〇半導體圖案42與48上係形成一歐姆接觸圖案或一中間層 圖案55、56、58,其等係由不定形石夕或高度摻雜諸如磷 (P)之η型雜質的類似物所形成。 在該歐姆接觸層55、56以及58上係形成_數據線組 62、64、65、66、68,其具有包括一第一數據金屬層^工、 15 641、651、6 61、681 以及一第二數據金屬層 622、642、 652、662、682的雙層結構。該第一數據金屬層621、64工、 651、661、681係由包括氧、氮以及碳中之至少一者的鉬 層所形成’而該第二數據金屬層622、642、652、662、 682係由鋁層所形成。 20 該數據線組係包括一數據線部62、68、65，其包含一 延伸於垂直方向上並具有一端部68，以接收外部影像訊號 之數據線62，以及一自該數據線62分枝之薄膜電晶體的 源極電極65、自該數據線部62、68、65分離開來並相對 於該閘極電極26或TFT部Ε而對立於該源極電極65之薄 18 1269923 膜電晶體的汲極電極66，以及設置在該儲存電極線μ上 t储存電容器傳導性圖案64。在未設置儲存電極線28之 情況下，可省略該儲存電容器傳導性圖案Μ。 5 10 15 20 該等歐姆接觸職55、56、58絲低於該下覆半導 體圖案42、48與該上覆數據線組62、64、65、66、68 間之接觸阻抗，並具有與該數據線組62、Μ、Η、％、 Μ相同的形狀。亦即’該數據線中間層圖案55係具有與 該數據線62、68、65相同的形狀；該汲極電極中間層56 係具有與該汲極電極66相同的形狀；而該儲存電容器傳導 _案中間層58係具有與該儲存電容器傳導性圖案μ相 同的形狀。 該半導Μ ^ 42、48係具_似於該數據線組62、 64、65、66、68以及該歐姆接觸圖案55、56、58的形 ㈣除了。亥TFT通道部Ε。詳言之，該儲存電容器半導體 8、該儲存電容器傳導性圖案以，以及該儲存電容 碰姆接觸圖案58係具有相互類似的形狀，但該TFT半 /導體圖木42係與數據線組以及該歐姆接觸圖案之其他部 /刀的形狀不同。亦即’在該TFT通道部e之數據線組Μ、 =、65 ’特別是，該源極電極65與觀極電極a係相互 ==來，而該數據線中間層圖案ss與該沒極電極歐姆接 :广係相互分離開來。然而’該τρτ半導體圖案42 二在未分離下連續地延伸於該TFT通道部Ε 該 溥膜電晶體之通道。 在δ玄數據線組62、64、65、 %、68係形成有一 19 上269923 夕^由贿續沈積之a_si:c:Ka_si:〇:F(低 ^層）’或-有機絕緣層所形成之保護層7〇。該保護層 糸具有分縣贿極電極66、錄據狀端部μ，以 =儲存電容ϋ料性輯64_來之接航w 同者°玄保°又層70係具有—將該閘極線之端部24連 口 ^間極絕緣層30曝露出來之接觸孔74。 10 15 20 U保4層7〇上係形成_像素電極Μ，其係接收來 電晶體之影像訊號並連同_上部電極（未示出）而 -電場。該像素電極82係由諸如ιτ〇、工2〇或苴等, =勿所形成之透明傳導性材.該像素電極⑽係經由該接 "旦6 _理地與電氣地連接至該祕電極66，以接收 =像訊號。於此，該像素電極82係與鄰近的閘極線U 4近的數據線62相重疊，以增進孔徑比率（ap.ure m另—可供選擇的是’該像素電極82可不與鄰近 Γ線22與鄰近的數據線62相重疊。再者，該像素電 82係㈣該接觸孔72而電氣連接至該儲存電容器 圖木64以傳輸㊅影像訊號。同時，該接觸輔助部86、 88係形成在該閘極線之端部24以及該數據線之端部6: ^^㈣該接觸孔74、78而分別連接至該閘極線之 4以及„亥數據線之端部68兩者。該接觸辅助部 ⑽係增進該端部24、68與外部電路間之黏著°八86、 護該端部24、68。另—可供選擇的是，設若不刀別保 略接觸輔助部86、88。 ’可省 以下將描述製造根據本發明第二實施 t 1陣列面 20 1269923 板的方法。如第1；3Α至1；3B圖所示，沈積由包括至少氧、 氮與碳中之至少一者之鉬層所形成的第一閘極金屬層 221、241、261、2 81。其後，沈積由鋁層所形成之第二 閘極金屬層222、242、262、282並藉由光微影形成圖案， 5以形成包括閘極線22、閘極電極26以及儲存電容器電極 28之閘極線組。在此時，該閘極線22之一端部24的寬 度係被擴大，以與外部電路形成電氣接觸。
其後，參照第WA與圖，藉由CVD而依序沈積具 有約15〇0μ至約5000μ厚度之閘極絕緣層3◦、具有約 1〇 50叫至約2〇〇〇μ厚度之半導體層40以及具有約3〇〇μ至 、、、勺6〇〇μ厚度之中間層50。沈積由包括至少氧、氮與碳中 之至少一者之鉬所形成的第一傳導性層6〇1，以形成數據 線組。接著，由銘所形成之第二傳導性層6〇2係藉由錢鑛 I沈積於該第-傳導性層6Q1上，以形成傳導性層6〇。接 15著，具有約1 _至約2 _厚度之光阻薄膜UQ係形成 於该傳導性層6 0上。 苓照第15A與15B圖，該光阻薄膜11〇係經由一罩膜 而曝露至光線下並顯影，以形成一光阻圖帛ιΐ2、ιΐ4。、 在此日寸，建立放置於位在該源極與聽電極Η、％間之 20 啊通道部E上的第-光_案114，以具有—比放置於 預形成數據線組62 m 、68之數據線組部c上 之第二光阻圖案部112 ΑνΙ、ώ ^ 1』马小的厚度。另一方面，放置於部
位D上之光阻圖案部11〇係完全地被去除。放置於該㈣ 通道部Ε上之第-光_案114對殘留於該數據線組部C 21 1269923 上之第二光阻圖案部112的厚度比係依據隨後蝕刻處理之 處理條件而加以控制。舉例而言，該第一光阻圖案部114 之厚度係形成約1/2或小於該第二光阻圖案部112之厚 度。較佳地，該第一光阻圖案部114之厚度可形成約4 ΟΟΟμ 5 或更低。
根據本發明之實施例，可使用各種罩模，以使光阻薄 膜的厚度有所差異。罩模可包括一缝隙圖案、一晶格圖案， 或一半透明薄膜，以控制透光度。在使用縫隙圖案或晶格 圖案的情況下，較佳係縫隙或晶格之寬度須比曝光裝置之 10 光分解電容(1 ight decomposition capacitance)為 小。在使用半透明薄膜之情況下，該半透明薄膜可具有至 少二具有不同透光率或厚度之薄膜，以調整透光率同時形 成罩模。 當光阻薄膜經由罩模而曝光時，直接曝光之光阻薄膜 15 110之高分子係完全地被分解。再者，對應於罩模之縫隙 圖案或半透明薄膜之光阻薄膜的高分子係部分程度被分 解。然而，被該罩模所阻擋之光阻薄膜的高分子係未被分 解。當曝光後之光阻薄膜11 ◦被顯影時，高分子未被分解 之部分係依據分子分解程度而殘留不同的厚度。在此時， 20 曝光時間不宜過長，以防止光阻薄膜之所有分子被分解。 另一可供選擇的是，可使用再回流（ref low)之光阻薄膜來 形成具有相當小厚度之第一光阻圖案部114。該光阻薄膜 係經由具有透光部與截光部之一般罩模而加以曝光。接 著，該經曝光之光阻薄膜係被顯影並再回流，使得薄膜部 22 1269923 '、 向非薄膜（non - f ilrn)區域，以形成一》氣 薄膜114。 九版 其後，該第一光阻圖案部及其下覆層（該傳 曰 〜中間層5。’以及該半導體層4。）係被姓刻。該 數據’線及其下覆層係仍位在該數據線組部。上 μ Δη ^ 亥半 : ▲係仍位於該TFT通道部E上。再者，該傳導性 層60、該中間層50,以及該半導體層4〇係在其他部 被去除’以將該下覆閘極絕緣層30曝露出來。 首先厶 10 15
20 …，蓼照第14Α與1犯圖，曝露於其他部分D上之 Γ::1:。係被去除，藉此將該下覆中間層5。曝‘ 生層60。較佳地，二_方法係 下進行。^漏刻，同時該傳導性層6Q係祕刻之條件 rr =件^性層6。與該光阻圖案部112、114兩者被餘刻 成相較中，該第—級圖案部114係形 被曝露出Γ。虫刻為厚之厚度，以防止該下覆傳導性層60 心後，如第16Α與16Β圖所示， 據線組區域C上之傳導H °° 5 Ε與數 沒極傳導性圖安67 化，其意指該源極/ U及該儲存電容器傳導性圖案64係仍 同時放置在部位0上之傳導性層6〇係被去除，藉 亥下覆中間層5〇曝露出來。在此時，殘留的傳導性圖 23 1269923 糸具有與該數據線組62 似的形狀，除了、开％# 66、68類 I示了源極與汲極電極 來且仍相互_。^ 5 〃 66係未相互分離開 與山係亦部分程度被去除。 5
10 15
、厂、第17A與17B圖，曝露於部位d之該中間層％ ^該下覆半導體層4。，連_第-光阻圖案部114曰，係 同4以乾綱加叫除。該乾_係在以下條件下進 該光阻圖案部112與114、該中間層5。，以及該半導體層 4〇 (該半導體層舆該中間層係*具有_選擇性）係同二 被_ ’同時該閘極絕緣層3。係未被㈣。特別是，該乾 钱刻較佳係在以下條件下進行：相對於該光阻圖案m與 114以及該半導體層40之㈣速率係約相互相等嶂例而、 言’使用SF6與HC1，或％與〇2之混合氣體來钮刻該光 阻圖案n!2 (或H4)以及該半導體層4〇大體上相等的厚 度。當該光阻圖案112肖114以及該半導體層4Q之姓刻 速率相等或大體上相等時，該第一光阻圖案1;Μ之厚度較 佳係相等或小於該半導體層40與該中間層5〇之厚度總 矛ϋ 〇 隨後，如第17Α與17Β圖所示，在通道部Ε上之該第 2〇 光阻圖案部114係被去除，而該源極/汲極傳導性圖案 6 7係被曝露出來。在部位D區域上之該中間層ς ◦與該半 導體層4 0係被去除，而該下覆閘極絕緣層3〇係被曝露出 來。同時’在數據線組部C上之該第二光阻圖案部ι12亦 被蝕刻，使得其厚度變小。再者，在此程序中，係形成半 24 1269923 導體圖案42與48。參考標號57與％係分別顯 極/汲極傳導性圖案67下方之 〜源 〇〇 0圖案以及在该儲存電容 态傳‘性圖案6 4下方 A ^間_。接著，該在通道部e 上之源極/汲極料性圖案67上的光阻殘餘物係 而被去除。 ,、後’茶知、弟18A與則圖，在通道部E區域上之該 源、極/沒極傳導性圖案67與該馳以極中間層圖案㈣ 10 15 2〇 刻並去除。根據本發明—實施例，係對該源極/沒極傳 W生圖案67與該源極/汲極中間層圖案^兩者執行乾敍 2另—可供選擇的是’可對該源極/汲極傳導性圖案67 订濕_，而可對該祕/汲極巾間層圖案57執行乾钱 L在刚者的情況中，較佳係該源極/汲極傳導性圖案67 =源極/>及極中間層圖案57的餘刻選擇性為高。設若餘 >擇性不⑤，係難以獲得糊程序的終點並難以控制殘 留於通道部E上之半導體圖案42的厚度。在後者的情況 中，亦即，當父替執行濕蝕刻與乾蝕刻時，該源極/汲極傳 ‘丨生圖案67之側邊係以濕蝕刻加以蝕刻，但該源極/汲極 中間層圖案57之側邊可藉由乾蝕刻而未大體上被蝕刻，藉 而形成一聯成（cascade)結構。 在此同時，較佳可使用CF4與HC1，或（：^與〇2之混 合氣體來蝕刻該中間層圖案57與該半導體圖案42。當使 用CF4與〇2之混合氣體時，該半導體圖案42可具有一均 句的厚度。在此時，如第1SB圖所示，該半導體圖案42 可被部分去除並變薄，而該第二光阻圖案部lls係亦以預 25 1269923 ==以_。該烟係須在防正該藤絕緣層3◦被钱 夠大^ΙΓΓ較佳係該第二光阻圖案112之厚度係足 刻二::數據線組62、64、65、一於钱 .:备出來。結果，該源極電極65與該汲極電極 係相互分離開來，藉此完成該數據線組62、64、6S、66 68 :及該下覆歐姆接觸圖案55、56、58。 、 最後’殘留在該數據線組 部112係被去降s U上之遠弟―光阻圖案 可供選㈣是，該第二級圖案部 10 15
20 可在移_下射間層騎57前並於歸在通道^ 上之源極/汲極傳導性 替使用濕㈣乾終_=;如上所述，可交 令，程序係m 刻。在後者的情況 、為間易但其係相當難以緙尸人、念 件。相對地，在田難以獲付合適的餘刻條 蝕刻條件，但程序係較：雜。其係相當容易獲得合適的 M.c.〇或 a〜si:〇:F， 絕緣薄膜而形成。參照第繼與2QB圖，有機 連同该閘極絕緣屑3 έ m 7 0 , 78、72，,,此;係糊，以形成接觸孔％、74、 、： 4錄電極66、朗極叙端邙24 數據線之端部68，料_存電^料性;：6該 別被曝露出來。 寻冷注圖案64係分 取後’：照第以與匕圖，具有約 度之則層或加層賴沈積並_，以二:5。。"厚 極電極66與該儲存 /成連接至該；:及 存电^傳導性圖案64之像素電極a 26 1269923 5 10 15
20 線 沈積該ITQ或咖展8:接觸輔助數據部88。同時，在 氮氣係防止分麵由可將线使用於預齡序中。 之金屬層24、64、6 Π76、78而曝露出來 68的氧化。 根據本發明之第—告 66、c 〜灵知例，該數據線組62、64、65、 68、該下覆歐姆 圖案42與48係使用j圖木55、56、58以及該半導體 汲極電極65*66r ⑽軸，而在此同時，源極與 根據本發明之第離開來’藉此簡化製找序。 該儲存電極線28 ’二T例，該陳線組22、24、26、 皆具有雙層結構，作^數據線組62、64、65、66、68再者，本發明之第ΓΓΓ刊應需要而具有雙層結構。 22、24、26、該儲存電極^7 刀或所有该閘極線組 兒杜線28，以及該數據線組62、64、 68可具有三層結構。又，本發明之第二實施例 不應用於所有的該問極線組^、Μ、％、該儲存電極 線28,以及該數據線組62、64、65、66、68。 由上所述，本發明係提供一種將紹佈線製造於一贸 車列面板之方法’其中防止突起物之產生。又，本發明不 僅可使用於TFT LCD Φ，β 中且亦可使用於〇LED (有機發光 二極體）中。 儘管已顯示並描述本發明之部分實施例，對熟習該項 技術者而言，可在料離本發明之原理與精神下，對此等 實施例進行改變，本發明之範圍係界定於所附之申請專利 27 1269923 範圍及其相等物中。 【圖式簡單說明】 第1圖係顯示在形成鋁佈線之習知方法中，一突起物 之截面圖； 5 第2圖係顯示根據本發明第一實施例之鋁佈線的截面 圖， 第3圖係顯示根據本發明第二實施例之鋁佈線的截面
圖， 第4圖係根據本發明第一實施例之TFT陣列面板的平 10 面圖； 第5圖係沿第4圖之線V-V'所取之TFT陣列面板的 截面圖； 第6、7、8以及9圖係顯示製造根據本發明第一實施 例之TFT陣列面板之方法的截面圖； 15 第10圖係根據本發明第二實施例之TFT陣列面板的 平面圖， 第11圖係沿第10圖之線XI-XI/所取之TFT陣列面 板的截面圖； 第12圖係沿第10圖之線XII-X工工，所取之TFT陣 20 列面板的截面圖；以及 第 13A、13B、14A、14B、15A、15B、16A、16B、 17A、17B、18A、18B、19A、19B、2 0A以及 2 0B 圖係、顯 示製造根據本發明第二實施例之TFT陣列面板之方法的截 面圖。 28 1269923
【主要元件符號說明】 1 基板 傳導性圖案 2 銦層 65 數據線組/源極電極 3 鋁層 66 數據線組/汲極電極 4 絕緣層 67 源極/沒極傳導性圖案 5 作用層 68 數據線組/端部 6 金屬層 70 保護層 10 第一基板 72 接觸孔 22 閘極線組/閘極線 74 接觸孔 24 閘極線組/端部 76 接觸孔 26 閘極線組/閘極電極 78 接觸孔 28 儲存電極線 82 像素電極 30 閘極絕緣層 86 接觸輔助部 40 半導體層 88 接觸輔助部 42 半導體圖案 110 光阻薄膜 48 半導體圖案 112 第二光阻圖案 50 摻雜不定形碎層/中間層 114 第一光阻圖案 55 歐姆接觸層/中間層圖案 221 第一閘極金屬層 56 歐姆接觸層/中間層圖案 222 第二閘極金屬層 57 源極/汲極中間層圖案 241 第一閘極金屬層 58 歐姆接觸層/中間層圖案 242 第二閘極金屬層 60 傳導性層 261 第一閘極金屬層 62 數據線組/數據線 262 第二閘極金屬層 64 數據線組儲存電容器 281 第一閘極金屬層 29 1269923
282 第二閘極金屬層 601 第一傳導性層 602 第二傳導性層 621 第一數據金屬層 622 第二數據金屬層 641 第一數據金屬層 642 第二數據金屬層 651 第一數據金屬層 652 第二閘極金屬層 661 第一數據金屬層 662 第二閘極金屬層 681 第一數據金屬層 682 第二閘極金屬層 2000 鋁線 2100 突起物 3000 絕緣層 4000 作用層 C 數據線組部 E TFT通道部 30

Claims (1)

1269923 十、申請專利範圍： i -種製造薄膜電晶體（TFT)陣列面板之方法，其包含下 列步驟： 5
10 15
20 在-前驅氣體之存在下，將一翻層沈積於一基板 上’該前驅氣體包含—選自由氧、氮以及碳所構成之組 '群中之至少一雜質；以及 將一鋁層沈積於該鉬層上。 女申明專職圍第1項之方法，其中赫層係藉由賤艘 而形成。 如申明專利|&圍第1項之方法，其巾雜層係藉由蒸發 而形成。 4. ^申請專利範圍第！項之方法，其中該前驅氣體係包含 4自於由氮氣、氧氣、空氣、二氧化碳、一氧化碳、甲 烷以及氨所構成之組群中的至少一者。 5. 如申請專利嶋丄項之方法，其中該銦層係包括 〇·〇1至30 atom%之雜質。 6. 如申請專利範圍帛4項之方法，其中触層係包括 〇·〇1至30 atom%之雜質。 7. 如申請專利範，！項之方法，其進—步包括將—金屬— 層沈積於該鋁層上之步驟。 8·如申請專利範圍第5項之方法，其進—步包括將一金屬 層沈積於該鋁層上之步驟。 9·—種薄膜電晶體（TFT)陣列面板，其包含： -翻層，其係形成於-基板上並包括選自由氧、氮 31 1269923 以及碳所構成之組群中之至少一雜質；以及 一鋁層，其係形成於該鉬層上。 10 ·如申請專利範圍第9項之TFT陣歹丨J面板，其中該鉬層 係具有一面心立方（FCC)晶格結構並具有一較佳（111) 5 之定向。 11·如申請專利範圍第9項之TFT陣列面板，其中該鋁層 係具有一較佳（111)之定向。
10 15
12 ·如申請專利範圍第9項之TFT陣歹，J面板，其中該鉬層 係包括0.01至30 atom%之雜質。 13. 如申請專利範圍第9項之TFT陣列面板，其進一步包 括一形成於該紹層上之金屬層。 14. 一種薄膜電晶體（TFT)陣列面板，其包含： 一形成一基板上之鉬層，其具有一面心立方（FCC) 晶格結構並具有一較佳（111)之定向；以及 一铭層，其係形成於該钥層上。 15 ·如申請專利範圍第14項之TFT陣列面板，其中該鋁 層係具有一較佳（111)之定向。 32
TW094104007A 2004-02-05 2005-02-05 Method of fabricating TFT array panel using aluminum wiring line and TFT array panel using the same method TWI269923B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040007678A KR101000451B1 (ko) 2004-02-05 2004-02-05 Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판

Publications (2)

Publication Number Publication Date
TW200538836A TW200538836A (en) 2005-12-01
TWI269923B true TWI269923B (en) 2007-01-01

Family

ID=34997676

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094104007A TWI269923B (en) 2004-02-05 2005-02-05 Method of fabricating TFT array panel using aluminum wiring line and TFT array panel using the same method

Country Status (5)

Country Link
US (2) US7511302B2 (zh)
JP (1) JP4210658B2 (zh)
KR (1) KR101000451B1 (zh)
CN (1) CN1664686B (zh)
TW (1) TWI269923B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730662B2 (ja) * 2005-03-02 2011-07-20 日立金属株式会社 薄膜配線層
KR101251351B1 (ko) 2005-12-28 2013-04-05 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
KR101263196B1 (ko) * 2006-01-02 2013-05-10 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
WO2008099697A1 (ja) * 2007-02-13 2008-08-21 Mitsubishi Electric Corporation 表示装置およびその製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101692954B1 (ko) 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN102623461A (zh) * 2012-03-19 2012-08-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN102645807B (zh) * 2012-04-10 2015-08-26 深超光电（深圳）有限公司 液晶显示面板阵列基板及其制造方法
US9468986B2 (en) * 2013-07-30 2016-10-18 GlobalFoundries, Inc. Methods of forming articles including metal structures having maximized bond adhesion and bond reliability
US9324728B2 (en) * 2014-07-07 2016-04-26 Macronix International Co., Ltd. Three-dimensional vertical gate NAND flash memory including dual-polarity source pads
KR20160087024A (ko) * 2015-01-12 2016-07-21 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조방법
CN105633171A (zh) * 2016-03-22 2016-06-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示装置
CN107706196B (zh) * 2017-09-28 2021-05-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231039A (en) * 1988-02-25 1993-07-27 Sharp Kabushiki Kaisha Method of fabricating a liquid crystal display device
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
JP2000012542A (ja) * 1998-06-19 2000-01-14 Sharp Corp 配線及びマトリクス基板
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
EP1041641B1 (en) 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
JP2001085698A (ja) * 1999-09-16 2001-03-30 Toshiba Corp 半導体装置の製造方法
JP3488681B2 (ja) 1999-10-26 2004-01-19 シャープ株式会社 液晶表示装置
JP3670577B2 (ja) * 2000-01-26 2005-07-13 シャープ株式会社 液晶表示装置およびその製造方法
JP4049589B2 (ja) 2002-01-18 2008-02-20 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
CN100517422C (zh) * 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP4381691B2 (ja) * 2002-03-28 2009-12-09 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
JP4210658B2 (ja) 2009-01-21
CN1664686B (zh) 2010-12-01
US20050285251A1 (en) 2005-12-29
JP2005222065A (ja) 2005-08-18
KR20050079429A (ko) 2005-08-10
US20090163022A1 (en) 2009-06-25
US7998786B2 (en) 2011-08-16
TW200538836A (en) 2005-12-01
CN1664686A (zh) 2005-09-07
US7511302B2 (en) 2009-03-31
KR101000451B1 (ko) 2010-12-13

Similar Documents

Publication Publication Date Title
TWI269923B (en) Method of fabricating TFT array panel using aluminum wiring line and TFT array panel using the same method
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
TWI356498B (zh)
KR100285865B1 (ko) 반도체장치 제작방법
TWI307171B (en) Method for manufacturing bottom substrate of liquid crystal display device
TWI271866B (en) Thin film transistor and process thereof
TW200827462A (en) Method for forming an electroconductive film, thin film transistor, panel having a thin film transistor and method for producing a thin film transistor
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
TWI331401B (en) Method for fabricating a pixel structure and the pixel structure
US6558986B1 (en) Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
KR20030030900A (ko) 반도체 막, 반도체 장치, 및 그 제조 방법
US20070012919A1 (en) Thin film transistor substrate and method for fabricating the same
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
TW200406829A (en) Interconnect, interconnect forming method, thin film transistor, and display device
TWI305682B (en) Bottom substrate for liquid crystal display device and the method of making the same
CN108428730A (zh) Oled显示基板及其制作方法、显示装置
TWI286652B (en) Liquid crystal display and thin film transistor array panel therefor
TWI251349B (en) Method of forming thin film transistor
TWI285763B (en) Thin film transistor and method for manufacturing same
JPS62131578A (ja) 薄膜トランジスタの製造方法
CN108474986A (zh) 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
US6858479B2 (en) Low resistivity copper conductor line, liquid crystal display device having the same and method for forming the same
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
TWI343654B (en) Method for fabricating pixel structures
US20080105926A1 (en) Thin film transistor and fabrication method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees