TWI261257B - Method for programming a charge-trapping nonvolatile memory cell - Google Patents

Description

1261257 14197twf.doc/g 九、發明說明： 【發明所屬之技術領域J 一 本發明是有關於—播敍+ _ a 種私式化快閃記憶胞之方法， 特別的疋’«於-種使用上升_ 、較 rfHiSFTT 式仆太、i ° 子注入 (crnshL)私式化方法，程式化一個2 # 發性記憶胞之方法。 、电何1^入非揮 【先前技術】 廣，用在半導體業的電荷陷入非揮發性記 (Charge-trappy η〇ην〇ι疏此⑽ ^ ^ (C，eS)儲存在其電荷陷入層(charge七apping layer) 中’且當電源消失時，仍能保留其儲存電荷的記憶胞。如 果電荷陷入非揮發性記憶胞可在電荷陷入層的兩端儲存電 荷，則^陷^非揮發性記憶胞可執行2位元操作。 在白知技蟄中，係使用一種通道熱電子(channel hot electron’ CHE)私式化方法(pr〇gramming meth〇d)，來程式化 program)電荷陷入非揮發性記憶胞。然而，習知的cHE 私式化方法的缺點為需使用較大的程式化電流，而且其程 式化速度較低。為克服CHE程式化方法的缺點，在一種習 决的通道起始弟二電子注入(channei initiate(j secon(jary electron injecti〇n，CHISEL)程式化方法中，係藉由將源極 (S〇Urce)接地’以及施加一個負基底電壓(negative substrate V〇kage) ’以改善第二電子(secondary electron)的產生，而 程式化電荷陷入非揮發性記憶胞。 雖然相較於傳統的CHE程式化方法而言，習知的 1261257 14197twf.doc/g CHISEL程式化方林有效率，但習知 方法的最大缺點為需要對將要程式化、J^el程式化 基底⑽她），施加—個負電塵。己憶胞的 陷入記憶胞而言其基底具有高電容及内^扇區的電荷 何陷入非揮發性記憶胞基底的充電及放電=所以對電 的反應時間及較大的消耗功率。 會有I父長 因此，需要一種改良式的chise 需要對電荷陷人非揮發性記憶胞中具以避免 底，執行充電及放電動作。 谷及回电阻的基 【發明内容】 廣義而言，本發明係提供一種上升 電子注入(CHISEL)程式化方法，以程式化_個=口二 揮發性記憶胞。 包何陷入非 根據本發明-觀點，本發明提供—種 始二次電子注入_印程式化方法，以程 陷入非揮發性記憶胞。在該程式化綠中， 極電壓，施加至將要程式化的電荷陷人非揮發性記憶胞的、 源極(source)，並且將一個正汲極電壓，施加至電兮 、 揮發性記憶胞的汲極(drain)。其中，正沒極電】二非 源極電壓。在本發明一實施例中，正汲極電壓係大於正= 極電壓加上一個電壓因素（voltage fact〇r)的結合電壓' (combinative voltage)，其中該電壓因素大約為2伏^私= 荷陷入非揮發性記憶胞的基底為接地。此外，—個正門才= 電壓會施加至電荷陷入非揮發性記憶胞的多晶矽閘極

1261257

Ml 97twf doc/g (polysilicon gate) ° 根據本發明的另-觀點，本發^提供 程式化方法，以程式化—個電荷陷人非揮= 生記s 仏胞。1·先m陷人非揮發性記憶胞巾，選出將 式化的記憶胞。接下來，將第一正電壓及第二正電壓，分 別施加至第-本地位元線(local bit line)及第二本地位元 本地位元線係連接至將要程式化的記憶胞 =，：弟二奉地位元線係連接至將要程式化的記憶胞 的，極。弟二正電_大於第—正電Μ。在本發明一實施 例中，第二正電壓係大於第一正電壓加上一個電翻素 結合電壓，其中該電壓因素Α約為2伏特。—個第三正電 壓會施加至將要程式化的記憶胞的多晶石夕閘極。此外，電 荷陷入非揮發性記憶胞的基底為接地。 根據本發明的另一觀點，本發明提供一種上升Vs (^HISEL私式化方法’以程式化一個電荷陷入非揮發性記 憶胞。其中，源極端點(s〇urce terminal)、沒極端點㈣η ―丨）、間極端點（gate terminal)、以及基底端點（_伽^ terminal)係、刀別連接至電荷陷入非揮發性記憶胞的源 極；及極夕B日石夕閘極、以及基底。正源極電壓會施加至 將要程絲的電荷陷入非揮發性記憶胞的源極端點，且正 及極電壓會施加至將要程式化的電荷陷入非揮發性記憶胞 的汲極端點。其中，正汲極電壓係大於正源極電壓。在本 發明一實施例中，正祕係大於正源極電壓加上一個 電壓因素的結合電壓，其中該電壓因素大約為2伏特。電 ⑧ 7 1261257 1 ^ 197twf.doc/g 荷陷入非揮發性記憶胞的基底端點為接地。此外，正閘極 電壓會施加至電荷陷入非揮發性記,ifl包的問極端點。 當知本發明上述的一般說明及接下來的詳細說明，僅 為用來說明本發明之範例㈣，而不應被視為用來限制本 發明申請專利範圍所述之範疇。 〃為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 請參照本發明實施例的内容，且其實例繪示在相對應 的圖式中。下文特舉較佳實施例，並配合所附圖式，以詳 細說明本發明。雖然如此’本發明亦可以不同形式實現， 且未受限於在此所狀實施例。在此所叙實施例乃為提 供本發明完整說明之用，且亦可對熟習相_藝者完整傳 達本發明之範相關技藝者當知本發明亦可 =以此特定細節實現。其他實例未詳細說日知的方法、 釭序、組件、以及電路，致使本發明觀點得以清楚呈現。 、、圖1係繪示由根據本發明一實施例的一種上升％通 道起始二次電子注人(CHISEL)程式化方法所程式化的一 個電荷陷人非揮發性記憶胞的剖面圖。電荷陷人非揮發性 屺|·思胞100包括一個具有N+摻雜(d〇ped)源極12〇及汲極 130的P型基底110。在基底110之上的下氧化物層(bottom 〇Xlde丨夢，簡稱B0X)及上氧化物層（top oxide layer，簡稱 TOX)之間，會夾—個電荷陷人層（charge々叩 1261257 14197tw1 .doc/g layer)150。在上氧化物層16〇上方，會配置一個多晶石夕問 :虽：7〇。基底端點115係連接至基底-11〇，源極端點125 係連接至源極12〇,閘極端點175係連接至多晶石夕問極 且祕端點W魏接缝極13Q。在下氧化㈣14〇 下方的源極120及汲極130之間，會成形一個通道 (channel) 180。 電荷陷人非揮發性記憶胞⑽可將電荷儲存在電荷陷 入^50的兩端。儲存在電荷陷入層15〇右端的電荷，會 被虽成是電荷陷入非揮發性記憶胞1〇〇的第一位元，而儲 =電荷陷人層15〇左端的電荷，會被#成是f荷陷 ^性記憶胞的第二位心如圖i所示，在本實施例 :化?有電荷陷入非揮發性記憶胞1〇0的第-位元會被程 (A1 J荷^入層人150可能為氮化石夕（_4)、氧化紹 料，且本發明並未受限於在此所揭露的特定材料。、上迷材 在本實施例中，當用上升Vs CHISEL程式化方 式化電荷陷人非揮發性記憶胞⑽的第—位元時，分二 =原=端，點125及汲極端點135，施加—個源^ (Vs=2V)及一個汲極電壓（Vd=5 5v)，且基底ιι〇 (νΒκ)ν)。此外，一個閘極電壓(Vg=uv)會施加在 點m上，以產生通道熱電子。在源極12〇及基底， 間的偏壓會提高第二熱電子的產生。 _ ( 在本發明-實施例中，為程式化電荷陷入非揮發性纪 1261257 14197twf.doc/g 憶胞10〇的第一位元，源極電壓vs必須在大約為0·5ν到 3V的範圍之間，汲極電壓Vd為大於，原極電壓加上一個電 壓因素的結合電壓，也就是Vd>Vs+電壓因素。在本發明 一貫施例中，該電壓因素大約為2V。同理，為程式化電荷 陷入非揮發性記憶胞100的第二位元，必須將源極12〇及 汲極130的電壓值互相交換。而且不管要程式化電荷陷入 非揮發性記憶胞100的第一還是第二位元，基底11〇都應 φ 接地，且閘極電壓vg大約為6V到12V的範圍之間。 因為相較於用在習知CHISEL程式化方法中的接地的 源極電壓，本實施例的源極電壓Vs為上升，所以問極過載 電壓(gate 〇verdrive)VGS(也就是在源極12〇及基底11〇之間 的偏壓）會降低。因此，當使用上升vs chisel程式化方 法程式化電荷陷入非揮發性記憶胞1〇〇時，因為閘極過載 電壓VGS降低，以及因為源極電壓％所造成的本體效應 (bocty effect)的影響，程式化電流會降低。再者，因為不^ 對電荷陷入非揮發性記憶胞100的基底n〇充電及放電而 • 所以可大幅度增加程式化速度，並且降低功率消耗。 圖2係繪示一 、 .......⑽征忒化迷度比較圖200，用來說明做 為根據本發明-實施綱程式化時間之函數的電荷陷入非 揮發性記憶胞1〇〇的第一位元的臨界電壓差Vt。電荷陷入 非揮發性記憶胞100的第一位元的臨界電壓差Vt，係為在 第-位7C被程式化之前及之後的臨界之間的臨界電壓 差。 土 三個不同的源極電 如圖2所示，為程式化第一位元 1261257 Ml 97twf.doc/g 堡(vs=ov，1V，2V)，會分別施加在電荷陷入非揮發性 胞100的源極端點125上。當源極電一壓上升時，汲極電= vD也會上升，以使得源極120及汲極13〇之間的偏壓v变 保持固定不變(VDS=3.5 V) ◦經由施加—個！. 6 v的讀取電= Vread到源極端點125，以及將汲極端點13$接二 (JD=〇V)，可用反向讀取法(reverse read meth〇d)，讀取= 荷fe入非揮發性5己彳思胞100的第一位元的臨界電壓。由浐 式化速度比較圖2G0可知，在程式化動作期間，如果: U0及及極130之間的偏壓Vds可保持持固定不變，則利 用上升Vs CHISEL程式化方法可增加電荷陷人非揮發性 憶胞100的第一位元的程式化速度。 。 圖3係繪不一個通道程式化電流分析圖3〇〇，用來〜 明做為根據本發明-實施例的電荷陷人非揮發性記憶: 1⑽的没極13G與源極12G之間的偏壓Vds之函數的通^ 私^化電流IDS。如通道程式化電流分析圖3⑻所示，閘極 電壓VG保持在11V固定不變，源極電壓(Vs=〇v，lv， 會變動。基底電壓VB為〇v。 ’ 、如圖所示，當源極電壓Vs開始增加時，在相同 =測里到的通道程式化電流Ids會降低。此乃因為閘極過 載電壓vGS會因源極電壓Vs降低而跟著降低。此外，由源 =電壓Vs所造成的本體效應也會降低通道程式化電流 ㈨。因此，可應用上升VsCHISEl 來 ς 程式化電流，並且降低功率、;肖耗。 人逼 圖4係繪示一個第二位元效應比較圖4〇〇，用來說明 ⑧ 11 1261257 1 l4l97twf.d〇c/g 做為根據本發明一實施例的電荷陷入非揮發性記憶胞i⑽ =臨界電壓差vT之函數的第二位元g臨界電壓差Vp第 々位元及第二位元的臨界電壓差，係分別為在程式化電荷 b入非揮發性記憶胞1〇〇的第一位元之前及之後的第〜位 几及第二位元的臨界電壓之間的臨界電壓差。 在第二位元效應比較圖4〇〇中，基底11〇為接地，且 閘極兒壓VG保持在iiv固定不變。源極電壓％會變動 • (Vs—〇V，1V，2V)。此外，汲極電壓 VDt會變動(Vd=3.5V， ^5V，5.5V)，以使得源極120及汲極13〇之間的偏壓Vds 可保持在3.5V固定不變。讀取電壓Vread為16V。 ,在私式化電荷陷入非揮發性記憶胞100的第一位元之 後，因為第二位元效應的影響，未程式化的第二位元的臨 界電壓也會上升。降低第二位元效應係代表對第一位元的 相同臨界電壓VT而言，未程式化的第二位摘增加的臨 界電壓較小。如圖4所示，相較於上升VsCHISEL程式化 方法(Vs =1V及2V)而言，傳統的CHE程式化方法(Vs=〇v) 鲁 t產生較高的第二位元效應。因其可降低第二位元效應， 所以由上升VsCHISEL程式化方法所程式化的電荷陷入非 揮發性記憶胞100可具有較佳的2位元/記憶胞動作的敏感 極限(sense margin)。 圖5係繪示由根據本發明一實施例的_種上升Vs CHISEL私式化方法所程式化的一個電荷陷入非揮發性記 憶胞500的範例。其中，電荷陷入非揮發性記憶胞5〇〇係 為一個虛接地陣列(virtual gr〇und army)。 1261257 14197twf.doc/g 1 . ^ 如圖5所示，其中包括字元線(w〇rd Un⑻561及562、 整體字元線&1〇匕311?丨1:1丨1^)512、514二516、及518、以及 本地字元線(local bit lines)521到528。八個位元線電晶體 (bin line transistors)(BLT)531 到 538 係用來控制選擇哪一 個本地子元線來做為程式化動作。八個位元線電晶體(bin lmetransistors)(BLT)531到538係分別由八個BLT控制線 (BLT control lines)541到548所控制。BLT的設計係與使 • 用程式化熱電洞注入氮化物電子儲存(hot-hole injection nitride electron storage，PHINES)記憶胞或是用在氮化物唯 讀記憶胞(nitride read only memory，NROM)的汲極感測技 術的程式化設計相似。 為用上升Vs CHISEL程式化方法，程式化電荷陷入非 揮發性記憶胞500中的記憶胞550的正確位元，對整體位 元線514及518，會分別施加2.0V及5·5ν的電壓。此外， 整體位元線512及516則為浮置(floating)。因為當其他BLT 控制線保持接地時，BLT控制線542及547已被提昇至 • 1〇V，所以BLT 532及537會開啟，且其他Blt保持關閉 狀態。因此，本地位元線524及525的電壓分別為5.5V及 2.0V。其他本地位元線(521、522、523、526、527、以及 528)則為浮置。電荷陷入非揮發性記憶胞5〇〇中的記憶胞 的基底為接地。 因為必須使用負基底電壓，所以習知的CHISEL程式 化方法在每一個記憶體扇區之間，都必須用到一個三井處 理(tripe_wellprocess)。然而，因為在上升vsCHISEL程式 ⑧ 13 1261257

Hl97twf.doc/g 化方法中，並不需對基底充電及放電，所以不 =非揮發性記憶胞鄕使用三井處理-，因此可降列: 土化的額外負擔。因為只須提升本地位元線，而益“ ，底，即可程式化在電聽人非揮發- f、: 乡职再者，因為只有共用相同本地位元線的記憶胞會被參 喜，所以可大量降低記憶胞干擾問題。 9 〜 雖然本發明已以較佳實施例揭露如上，麸发 限定本發明，任何熟習此技藝者，在不脫離:發明：： ，，内’當可作些許之更動與潤飾，因此本發明之3 靶圍當視後附之申請專利範圍所界定者為準。 ’、叹 【圖式簡單說明】 圖1係繪示由根據本發明一實施例的一 =，二:欠好注人_SEL)程式化方法所 = 個電何陷入非揮發性記憶胞的剖面圖。 ' 的一 圖2係繪示-個程式化速度比較圖，用 #本發明—實_的程式化時間之函 陷= 推記憶胞第一位元的臨界電壓差Vt。心議入非揮發 圖3係繪示一個通道程式化電流分 為根據本發明-實施例的電荷陷人非揮發二=明做 與源極之間的偏壓之函數的通道程式化^流。。及極 圖4係繞示一個第二位元效應比較圖机 根據本發明一實施例的電荷陷入非揮 ° 為 廣差之函數的第二位元的臨界電壓^故胞的呵電 14 ⑧ 1261257 14197twf.doc/g 圖5係繪示由根據本發明一實施例的一種上升Vs CHISEL程式化方‘所程式化的一個^電荷陷入非揮發性記 憶胞的範例。 【主要元件符號說明】 100 :電荷陷入非揮發性記憶胞 110 :基底 115 :基底端點 120 :源極 125 :源極端點 130 :汲極 135 :汲極端點 140 :下氧化物層 150 :電荷陷入層 160 :上氧化物屬 170 :多晶矽閘極 175 :閘極端點 180 :通道 200 :程式化速度比較圖 300 :通道程式化電流分析圖 400 :第二位元效應比較圖 500 :電荷陷入非揮發性記憶胞 512, 514, 516, 518 :整體字元線 521〜528 ··本地字元線 531〜538 :位元線電晶體 541〜548 : BLT控制線 561，562 :字元線 ⑧ 15

Claims (1)

1261257 14197twf.doc/e 十、申請專利範圍·· 1·-制來程&化可執行 ❾ 揮發性記憶胞之方法，該方法包括： $何心入非 正汲極兒壓到該電荷陷入非揮發性記憶胞的一 以使#该正汲極電壓會大於該正源極電壓；以 源極it轉極職電伽人非揮發性記憶胞的 施加， 沒極之上 及 將該電荷生記憶胞的—基底接地。 多晶:::::極電壓到該電荷陷入非揮發性記憶胞的- 憶胞㈣2項所述之電荷陷人非揮發性記 的範圍之其中該正·電壓敍約在6V到12v 4·如申請專利範圍第η 憶胞之程式化方法，盆㈣下、语=电何心入非揮發性把 3V的範圍之内。 亥正源極鼠壓係大約在到 5·如申請專利範圍第！項 憶胞之程式化方法，並 入非揮發性記 壓加上一電壓因素的：：2^極_係大於該正源極電 惊胞第5項所述之電荷陷人非揮發性記 私式化方法，其中該電壓因素大約為2V。 16 ⑧ 1261257 14197twf.doc/g 7·如申請專利範圍第1 j音胞& ϋ， 員所以之電荷陷入非揮發性記 式化方法’其中該電荷陷 一 η通道記憶胞Q η早^ 于、約 ㈣8之㈣11議之電荷陷人非揮發性記 ^权式化方法，其中該陷 括一電荷陷人層，且兮气〜“料⑨就I你0 化鋁㈧2〇3)、及氧化入層係從氮化矽(Sl抓）、氧 、'a(Hf〇2)所組成的一群組中所選出。 方法，财化—她人_性記憶體陣列之 從該電荷陷入非揮發性記憶體陣列中， 程式_電荷陷人非揮發性記憶胞； ^卩將被 力帛正電壓到連接至該電荷陷入非揮發性纪产 胞的-源極的-第—本地位搞； 施加-第二正電壓到連接至該電荷陷入非揮 胞的一没極的一第-太汕你一 a ., y 『生5己诚 π 本70線使4·二正電壓合 大於该第一正電壓；以及 兒t會 將该電荷陷入非揮發性記憶胞的一基底接地。 ι〇·如申凊專利範圍第9項所述之電荷陷入 記憶體陣列之程式化方法，更加包括： 發性 把加一第二正電壓到連接至即將被程式化的哕啦 入非揮發性記憶胞的—多晶石夕閘極的—字元線。1倚陪 11·如申請專利範圍第10項所述之電荷陷入 記憶體陣列之程式化方法，其中該第三正電壓 聲性 到12V的範圍之内。 ’、、、、勺在6V 17 1261257 14197twf.d〇c/g 12·如申請專利範圍第9項戶斤述之電荷陷入非揮發性 記憶體陣列之程式;化方法，其中該f〜正電壓係大約在 0.5V到3V的範圍之内。 13·如申請專利範圍第9項戶斤述之電荷陷入非揮發性 記憶體陣列之程式化方法，其中該第二正電壓係大於該第 一正電壓加上一電壓因素的一結合電壓。 I4·如申凊專利範圍第13項所述之電荷陷入非揮發性 記憶體陣列之程式化方法，其中該電壓因素大約為2V。 “立15·如申請專利範圍第9項所述之電荷陷入非揮發性 記憶體陣列之程式化方法，其中該電荷陷入非揮發性記憶 胞係為一虛接地陣列。 16·—種用來程式化可執行2位元運算的一電荷陷入 非揮發性記憶胞之方法，該方法包括·· 、、將=源極端點連接至該電荷陷入非揮發性記憶胞的一 源極’亚且將-正雜電壓絲至該電荷陷人非揮發性記 憶胞的該源極端點；

電壓 將及極端點連接至該電荷陷入非揮發性記憶胞的一 且將一正汲極_施加至該電荷陷入非揮發性記 及極端點，以使得該政極電壓會大於該正源極 將閘極^點連接至該電荷陷入非揮發性<己丨音胞的— 多晶石夕間極，並且蔣一；批—早心心己心的 ’ 閘極電壓施加至該雷荷陷入非控 發性記憶胞__端點；以及 l㈣抑入非揮 將基底端點連接至該電荷陷入非揮發性記憶胞的一 1261257 141 97twf.doc/g =底’並且將該電荷陷人非揮發性記^跑的該基底端點接 观 圍第16項所述之電荷陷入非揮發性 1竭圍=内其中該正間極電屢係大約一 納= 申3利範圍第16項所述之電荷陷人非揮發性 圯fe胞之程式化方法，苴中 卜平知丨玍 3 V的範圍之内。，、中°亥正源極私堡係大約在0.5V到 19. 如申凊專利範圍第16項所述之命# 記憶胞之財化方法，何陷人非揮發性 電壓加上-電壓因素的極電壓係大於該正源極 20. 如申請專利範圍第19項二 # 記憶胞之程式化方法，其中該電_ :何陷入非揮發性 儿如申請專利範圍第= =約為2V。 記憶胞之程式化方法，其中該之電荷陷入非揮發性 為一 II通道記憶胞。 Λ兔何陷入非揮發性記憶胞係