TWI260641B - Method for storing compare data in a read-only memory built-in self-test circuit - Google Patents

Method for storing compare data in a read-only memory built-in self-test circuit Download PDF

Info

Publication number
TWI260641B
TWI260641B TW094100370A TW94100370A TWI260641B TW I260641 B TWI260641 B TW I260641B TW 094100370 A TW094100370 A TW 094100370A TW 94100370 A TW94100370 A TW 94100370A TW I260641 B TWI260641 B TW I260641B
Authority
TW
Taiwan
Prior art keywords
read
memory
self
rom
test circuit
Prior art date
Application number
TW094100370A
Other languages
English (en)
Other versions
TW200625323A (en
Inventor
Tsai-Wang Tseng
Shih-Chia Kao
Shing-Wu Tung
Original Assignee
Prolific Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Prolific Technology Inc filed Critical Prolific Technology Inc
Priority to TW094100370A priority Critical patent/TWI260641B/zh
Priority to US11/164,586 priority patent/US7441165B2/en
Publication of TW200625323A publication Critical patent/TW200625323A/zh
Application granted granted Critical
Publication of TWI260641B publication Critical patent/TWI260641B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

1260641 九、發明說明： 【發明所屬之技術領域】 内建自我測試電路(BIST)。 【先前技術】 籲 傳統的唯讀記憶體内建自我測試電路(ROMBIST)在合成 (synthesis)之後，比較資料(compare data)的值會以電位〇/電位 1(GND/VDD)的方式存在測試電路的比較元件(compare component)。如果製作光罩以後要更新唯讀記憶體内的資料的話， 比較資料(compare data)也須更改，需在比較元件(compare component)的部分作佈局更動(layout ECO)。當比較元件(compare component)的繞線(routing)使用金屬層(metal layer)而唯讀記憶體 * 内的資料使用不同層，則必須更新數層的光罩。當比較元件 (compare component)的繞線(routing)使用金屬層(metal layer)而唯 讀記憶體内的資料也使用金屬層(metal layer)，則必須視佈局更動 (layoutECO)的狀況來決定光罩必須更新的層數。如此不但造成成 本的增加，也造成時間的延後。 1260641 【發明内容】 本發明之優點在更改唯讀記憶體内的資料時，可同時更改唯讀 記憶體内建自我測試電路(ROMBIST)中的比較資料(compare data)，不需在比較元件(compare component)的部分作佈局更動 (layoutECO)。不但省事也省時，而且又省光罩，最方便的是不用 更改測試程式(test pattern)。 本發明係使用唯讀記憶體(ROM)的一部分來儲存唯讀記憶體内 建自我測試電路(ROMBIST)中的比較資料(compare data)，當内建 自我測試電路的控制器(BIST Controller)在讀取唯讀記憶體内的資 料時不讀取用來存放比較資料(compare data)的位址，當内建自我 測試電路的控制器(BIST Controller)讀取唯讀記憶體内的資料完成 時，再讀取比較資料(compare data)與多重輸入回授位移暫存器 (MISR)中的值，比較後決定内建自我測試電路測試結果正確(mST Good)或内建自我測試電路測試結果不正確(BISTFail)。 【貫施方式】 請參考第1圖與第2圖與第3圖。本實施例使用唯讀記憶體 (ROM)的最後一組位置，用來存放唯讀記憶體内建自我測試電路 (ROMBIST)中的比較資料(compare data) 〇内建自我測試電路 (BIST)啟動後進入P1-讀取唯讀記憶體(R〇M)資料。B3_内建自我 1260641 測減電路的控制器(BIST Controller)送出讀取B1 -唯讀記憶體 (ROM)内的資料所需之信號，並且將m_唯讀記憶體(R〇M)的資料 (data)持續送入B2-壓縮器(compressor)，此為傳統之技藝，在此不 做詳述。 然後進入P2-比較位址是否相同(compare — address)。若唯讀記 憶體位址(ROM Address)與An-Ι相同則進入P3-比較資料是否相同 (compare the data)，不同則進入pi-讀取唯讀記憶體(rom)資料。 當頃取到唯讀記憶體(ROM)的倒數第二組資料(data)時，唯讀記 憶體位址(ROM Address)與An_l相同，進入P3-比較資料是否相同 (compare the data)。B4-比較器(compare)比較多重輸入回授位移暫 存器(MISR)中的值與唯讀記憶體(R0M)的最後一組資料(data)，若 相同則進入P4-内建自我測試電路測試結果正確(BIST Good)，然 後結束;若不相同則進入P5-内建自我測試電路測試結果不正確 (BIST Fail)，然後結束。 請參考第4圖與第5圖。本實施例使用另一個唯讀記憶體C5-唯讀記憶體2(ROM2)來存放唯讀記憶體内建自我測試電路 (ROMBIST)中的比較資料(compare data)。内建自我測試電路(BIST) 啟動後進入Q1-讀取唯讀記憶體(ROM)資料，C3-内建自我測試電 1260641 路的控制器(BIST Controller)送出讀取Cl-唯讀記憶體l(R〇Ml)内 的資料所需之信號，並且將C1-唯讀記憶體l(R〇Ml)的資料(data) 持續送入C2_壓縮器(compressor)，此為傳統之技藝’在此不做詳 述0 然後進入Q2-比較位址是否相同(compare the address)。若唯讀記 憶體位址(ROM Address)與An相同則進入Q3-比較資料是否相同 (compare the data)，不同則進入Q1-讀取唯讀記憶體(ROM)資料。 當讀取到唯讀記憶體(ROM)的最後一組資料(data)時，唯讀記憶 體位址(ROM Address)與An相同，進入Q3-比較資料是否相同 (compare the data)。C4-比較器(compare)比較多重輸入回授位移暫 存器(MISR)中的值與C5-唯讀記憶體2(R〇M2)的資料(data)，若相 同則進入Q4-内建自我測試電路測試結果正確(mSTG〇〇d)，然後 結束;若不相同則進入q5_内建自我測試電路測試結果不正確 (BIST Fail)，然後結束。 惟以上所述者，僅為本發明之運作原理與較佳實施例而已，並 不限疋其細範圍與細環境，其可細之範圍如， ROM OTP ROM ’ Fuse等等，並無限制。因此，凡依本發 明之精神所作的均等變化與修飾，皆屬本發”請專利範圍。 1260641 【圖式簡單說明】 第1圖為本發明第一實施例之功能方塊圖。 第2圖為本發明第一實施例之操作流程圖。 弟3圖為本發明弟一貫施例中B4-比較器(compare)之電路圖。 • 第4圖為本發明第二實施例之功能方塊圖。 第5圖為本發明第二實施例之操作流程圖。 【主要元件符號說明】 B1-唯讀記憶體(R〇M)。 B2_壓縮器(compressor)。 B3-内建自我測試電路的控制器(BIST contr〇llei^。 _ B4_比較器(compare)。 P1-讀取唯讀記憶體(ROM)資料。 P2_比較位址是否相同(compare the address)。 P3-比較資料是否相同(compare the data)。 P4-内建自我測試電路測試結果正確(BISTG〇〇d)。 P5-内建自我測試電路測試結果不正確(BISTFail)。 1260641
Cl-唯讀記憶體l(ROMl)。 C2-壓縮器(compressor)。 C3-内建自我測試電路的控制器(BIST Controller)。 C4_比較器（compare)。 C5-唯讀記憶體2(R〇M2) Q1-讀取唯讀記憶體(ROM)資料。 Q2-比較位址是否相同(compare此address)。 Q3·比較資料是否相同(compare the (jata)。 Q4-内建自我測試電路測試結果正確(BISTG〇〇d)。 Q5_内建自我測試電路測試結果不正確(BIST Fail)

Claims (1)

1260641 十、申請專利範圍： 1· 一種唯讀記憶體内建自我測試電路(R0MBIST)中的比較資料 (〇〇11^代(1&1&)之儲存方式，其中，比較資料((：〇卿狀(^血)的儲 存位置為唯讀記憶體(ROM)的一部分。 > 2·如申請專利範圍第丨項之一種唯讀記憶體内建自我測試電路 (ROMBIST)中的比較資料(compare如也)之儲存方式其中唯讀 記憶體(ROM)的一部分為唯讀記憶體(R0M)的最後一組位址。 3·如申請專利範圍第1項之一種唯讀記憶體内建自我測試電路 (ROMBIST)中的比較資料(compare data)之儲存方式，其中唯讀 記憶體(ROM)的一部分使用至少一個唯讀記憶體(R〇M)的一部
4·如申請專利範圍第1項之一種唯讀記憶體内建自我測試電路 (ROMBIST)中的比較資料(compare data)之儲存方式，其中唯讀 記憶體(ROM)的一部分為另一個唯讀記憶體(R〇M)的一部分。 5·如申請專利範圍第1項之-種唯讀記憶體内建自我測試電路 (ROMBIST)中的比較資料(comparedata)之儲存方式，其中唯讀 12 1260641 圮憶體(ROM)的一部分使用至少一種唯讀記憶體(R〇M)的一部 分。 6·如申請專利範圍第1項之一種唯讀記憶體内建自我測試電路 (R0MBIST)中的比較資料(compare data)之儲存方式，其中唯讀 記憶體(ROM)的一部分為另一種唯讀記憶體(R〇M)的一部分。 7·如申清專利範圍第1項之一種唯讀記憶體内建自我測試電路 (ROMBIST)中的比較資料(compare data)之儲存方式，其中唯讀 記憶體(ROM)為光罩式唯讀記憶體(MASKROM；)。 8·如申請專利範圍第1項之一種唯讀記憶體内建自我測試電路 (ROMBIST)中的比較資料(compare data)之儲存方式，其中唯讀 記憶體(ROM)為可清除程式化唯讀記憶體(EPR〇M)。 9·如申請專利範圍第1項之一種唯讀記憶體内建自我測試電路 (ROMBIST)中的比較資料(compare data)之儲存方式，其中唯讀 0己|思體(ROM)為電子式可清除程式化唯讀記憶體(ggpRQM)。 10·如申請專利範圍第1項之一種唯讀記憶體内建自我測試電路 (ROMBIST)中的比較資料(compare data)之儲存方式，其中唯讀 13 1260641 記憶體(ROM)為單次可程式化唯讀記憶體(οτρ ROM)。 11·如申請專利範圍第丨項之一種唯讀記憶體内建自我測試電路 (ROMBIST)中的比較資料(compare data)之儲存方式，其中唯气 記憶體(ROM)為編譯式唯讀記憶體(c〇mpile R〇M)。
12·如申請專利範圍第1項之一種唯讀記憶體内建自我測軾命 (ROMBIST)中的比較資料(compare (jata)之儲存 記憶體(ROM)由熔絲(Fuse)所組成。 选 _____________ . A ’ *中唯讀 十一、圖式：
14
TW094100370A 2005-01-06 2005-01-06 Method for storing compare data in a read-only memory built-in self-test circuit TWI260641B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW094100370A TWI260641B (en) 2005-01-06 2005-01-06 Method for storing compare data in a read-only memory built-in self-test circuit
US11/164,586 US7441165B2 (en) 2005-01-06 2005-11-29 Read-only memory and operational control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094100370A TWI260641B (en) 2005-01-06 2005-01-06 Method for storing compare data in a read-only memory built-in self-test circuit

Publications (2)

Publication Number Publication Date
TW200625323A TW200625323A (en) 2006-07-16
TWI260641B true TWI260641B (en) 2006-08-21

Family

ID=36972423

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094100370A TWI260641B (en) 2005-01-06 2005-01-06 Method for storing compare data in a read-only memory built-in self-test circuit

Country Status (2)

Country Link
US (1) US7441165B2 (zh)
TW (1) TWI260641B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417449B1 (en) * 2005-11-15 2008-08-26 Advanced Micro Devices, Inc. Wafer stage storage structure speed testing
CN101339811A (zh) * 2008-08-14 2009-01-07 四川登巅微电子有限公司 存储器内建自测试方法
US8942051B2 (en) * 2012-07-27 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for built-in self test and repair for memory devices
TWI553648B (zh) * 2014-07-07 2016-10-11 瑞昱半導體股份有限公司 具自我驗證功能的積體電路、其驗證方法及產生自我測試特徵值調整碼的方法
US9689928B2 (en) 2014-09-19 2017-06-27 Infineon Technologies Ag System and method for a built-in self-test of a battery

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2514954B2 (ja) * 1987-03-13 1996-07-10 三菱電機株式会社 Ｉｃカ−ド
US5091908A (en) * 1990-02-06 1992-02-25 At&T Bell Laboratories Built-in self-test technique for read-only memories
US5631913A (en) * 1994-02-09 1997-05-20 Matsushita Electric Industrial Co., Ltd. Test circuit and test method of integrated semiconductor device
DE69500346T2 (de) * 1995-01-23 1997-12-11 Ibm Verbesserte Speicherselbstprüfung
JP2833574B2 (ja) * 1996-03-28 1998-12-09 日本電気株式会社 不揮発性半導体記憶装置
JP2000315772A (ja) * 1999-04-30 2000-11-14 Fujitsu Ltd 半導体集積回路装置
JP2004520673A (ja) * 2001-04-25 2004-07-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 埋設不揮発性メモリの自己診断装置を備える集積回路及び関連する診断方法
US20040193984A1 (en) * 2003-03-28 2004-09-30 Stmicroelectronics Inc. Signature Cell
US20060090105A1 (en) * 2004-10-27 2006-04-27 Woods Paul R Built-in self test for read-only memory including a diagnostic mode

Also Published As

Publication number Publication date
US7441165B2 (en) 2008-10-21
TW200625323A (en) 2006-07-16
US20060206771A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
TWI260641B (en) Method for storing compare data in a read-only memory built-in self-test circuit
JP4328829B2 (ja) ｅＦｕｓｅ、ｅＦｕｓｅの制御方法及びデータ処理装置
KR101472769B1 (ko) 집적 회로의 1회 프로그램 가능 엘리먼트 시스템
US20060083095A1 (en) Integrated circuit chip having non-volatile on-chip memories for providing programmable functions and features
ATE534132T1 (de) Programmierbare niederspannungs-efuse mit differenz-leseverfahren
US20090251169A1 (en) Integration of lbist into array bisr flow
JPWO2016194332A1 (ja) プログラマブル論理集積回路、設計支援システム及びコンフィグレーション方法
US20170287453A1 (en) Musical score display control method, device and program
US8082477B2 (en) Method of memory build-in self-test
JP2008310573A (ja) Ｃａｄ図面の表示方法
US20150287443A1 (en) Default trim code technique
JP2010282317A (ja) 内部電源回路、半導体装置、及び半導体装置の製造方法
JP2006004475A (ja) 半導体集積回路装置
US20170249930A1 (en) Electronic percussion controller, instrument and method
JPWO2007043470A1 (ja) 転写生成物、転写生成物の製造方法、転写生成物の配置位置特定方法
US7257044B2 (en) Semiconductor integrated circuit
JP2002257639A (ja) 電子体温計ｉｃ回路
JP2007094603A (ja) プログラマブルデバイス制御装置およびプログラマブルデバイス制御方法
JP2007328852A (ja) 半導体装置
TWI764434B (zh) 物理參數產生器
US20070252828A1 (en) Display driver integrated circuit which stores output mode of driving circuit control signal in non-volatile memory and method of outputting the driving circuit control signal
US20110099423A1 (en) Unified Boot Code with Signature
CN110299179B (zh) 使用每存储器实例活动定制的动态功率分析
JP3943890B2 (ja) 半導体装置
JP2007516416A (ja) 電子部品における基準電圧の自己診断方法及び装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees