TWI255472B - Semiconductor bare chip, method of recording ID information thereon, and method of identifying the same - Google Patents

Semiconductor bare chip, method of recording ID information thereon, and method of identifying the same Download PDF

Info

Publication number
TWI255472B
TWI255472B TW094119482A TW94119482A TWI255472B TW I255472 B TWI255472 B TW I255472B TW 094119482 A TW094119482 A TW 094119482A TW 94119482 A TW94119482 A TW 94119482A TW I255472 B TWI255472 B TW I255472B
Authority
TW
Taiwan
Prior art keywords
semiconductor bare
information
semiconductor
sheets
wafer
Prior art date
Application number
TW094119482A
Other languages
English (en)
Other versions
TW200605109A (en
Inventor
Yuji Matsuda
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200605109A publication Critical patent/TW200605109A/zh
Application granted granted Critical
Publication of TWI255472B publication Critical patent/TWI255472B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

1255472 九、發明說明: L發明所屬技術領域]1 發明領域 本發明係有關於一種半導體裸晶片,且更特別地,本 5 發明係有關於一種用於鑑認該半導體裸晶片的技術。 I:先前技術3 發明背景 第1圖係一概要圖,描述製造一普通的半導體積體電路 (於其後稱為ICs)方法。 10 第2圖係一流程圖,描述製造顯示於第1圖中之ICs的方 法。 該等圖係該ICs之製造的粗略地方法:一晶圓製造及一 組合方法。 步驟S51 :以批計製備一未加工的裸晶晶圓。一般來 15 說’ 批裸晶晶圓包含25-50個晶圓。在該ICs的製造方法 中’相同批的晶圓之加工順序及在該相同的晶圓上該ICs的 加工順序係被維持成為相同的。 步驟S52:藉由不同的方式加工該裸晶晶圓51,以製造 一具有複數的ICs形成於其上之晶圓52。該加工包括用於電 20 晶體之薄膜的形成、不純物的植入、蝕刻、圖案化,及佈 線。 步驟S53 :形成在該晶圓52上之ICs的檢測。 步驟S54 :將該晶圓52切割,致使各個晶片包括一 1C, 且獲得一晶片53。 5 1255472 步驟S55 :封裝該晶片53,藉此完成一1C封裝54。該封 裴包括結合及封裝至一外殼中。 步驟S56 :該1C封裝54的最後檢測。在通過該最後的檢 測之後,該1C封裝54係被運送。 5
10 15
20 在該等ICs的製造方法中,用於鑑認該晶片之ID資訊, 諸如被置於該封裝之一批數、一晶圓數,及一晶片數。 在最近幾年中,減少元件之主體的尺寸已增加利用裸 晶片鑲嵌之案例的數目。當該裸晶片鑲嵌被利用時,沒有 封裝用於該ID資訊。曰本早期公開專利申請案第H11-87198 號揭示一種技術,致使一裸晶片包括一個別被形成之非揮 發性的記憶體,且該ID資訊係被記錄在該非揮發性的記憶 體上,當須要時可被讀出。 然而,由该日本早期公開專利申請案第mi-87198號所 揭不的技術具有-問題,即當該裸晶片發生問題時,記錄 在該非揮發性的記憶體巾之IDf訊有時無法被讀出,因為 ,晶片有問題時’該非揮發性的記憶體可能發生故 障。無法被讀出獅資訊,不可能去詳細指出該發生問題 之裸晶片的批數。此造忐芦 、成延遲進仃有效的措施,諸如置寺 有問題的裸晶片或再檢測相同批之裸晶片。 片在該非揮發性的記憶體上可能增 製造步驟的數目,及晶片面積至-大的程度。 【明内^L】 發明概要 本發明之一 目的係提供一種協助半導體裸晶片之鑑認 6 1255472 之技術。 本發明之另一目的係提供一種技術,該技術係抑制製 造該半導體裸晶片的步驟之增加5可協助該半導體裸晶片 的鑑認。 5 本發明之另一目的係提供一種技術,該技術係抑制該 半導體裸晶片的晶片面積之增加,可協助該半導體裸晶片 的鑑認。 根據本發明,一具有Π)資訊的半導體裸晶片包含一半 導體基材’且由以^一預定的順序設置在該半導體基材上之 10 複數的片材所組成的ID資訊記錄構件為外部可見地,各個 片材藉由加工可改變外觀,其中該ID資訊記錄構件藉由將 加工之後各個片材的外觀及該等片材的順序結合指出該ID 資訊。 根據本發明之具有ID資訊的半導體裸晶片包含一半導 15 體基材,且由以一預定的順序設置在該半導體基材上之複 數的片材所組成的ID資訊記錄構件為外部可見地。該等片 材已藉由加工選擇性地改變外觀,其中該ID資訊記錄構件 藉由將加工之後各個片材的外觀及該等片材的順序結合指 出該ID資訊。 20 根據上述的解釋,該ID資訊記錄構件為外表上可見 的,且該ID資訊可藉由在加工後視覺地檢查各個片材及該 等片材的順序來獲得。因此,相較於以習知技術所製造的 半導體裸晶片’本發明可協助該半導體裸晶片的鑑認。 根據本發明之半導體裸晶片可進一步包含複數被設置 1255472 在該半導體基材上的墊片,致使一對一的相對於該等片 材,其中各片材具有連接至一相對之墊片之第一部份及一 連接至一設置在該半導體基材上之接地電極的第二部份, 且各片材係藉由熔斷可改變外觀,以一供應至其之電流切 5 斷。 根據上述的解釋,該墊片的使用可協助該等具有電流 之片材熔斷。因此,可抑制製造該半導體裸晶片之步驟的 數目增加,相較於以諸如雷射及钱刻之習知技術所製造的 半導體裸晶片’本發明可協助該半導體裸晶片的鑑認。 10 根據本發明之半導體裸晶片也可為各片材具有一壓縮 於該等第一及第二部份之間之延長的形狀,該二部份係位 於該片材的相對端部。 根據上述的解釋,該壓縮的部份係先被熔合。因此, 可避免一不預期部份的熔合。 15 根據本發明之半導體裸晶片,可更進一步包括一形成 在該半導體基材之一主要表面上之主要電路,其中該等片 材及該主要電路係以一相同的材料形成。 根據上述的解釋,用於該等片材之任何特定的材料係 不必須的,且因此可減少該半導體裸晶片之生產成本。再 20 者,藉由當該主要電路的一部份被形成時,同時形成該等 片材,可抑制製造該半導體裸晶的步驟數目的增加,可協 助該半導體裸晶片的鑑認。 根據本發明之半導體裸晶片可更進一步包括一形成於 該半導體基材之主要表面的主要電路,其中該等片材係被 8 1255472 設置在該主要的表面上。 根據上述的解釋,與該等片材係被形成在不同於該主 要電路所形成的表面上的實例相比較,該等片材的定位係 為簡單的。再者,藉由當該主要電路的一部份被形成時, 5 同時形成該等片材,可抑制製造該半導體裸晶的步驟數目 的增加,可協助該半導體裸晶片的鑑認。 根據本發明,於一半導體裸晶片上記錄ID資訊的方法 係諸如一方法其包含設置在一半導體基材上的複數片材, 致使從外表上為可見的,且包括獲得一二進位數的該ID資 10 訊,該二進位數之數字一對一的相對於該等片材;且基於 該相對的數字之二進位值選擇地加工該等片材。 根據上述的解釋,各個片材基於是否該片材被加工而 表示為一二進位。因此,相對於該等片材的加工為連續的 或逐步的實例,本發明可協助該ID資訊的記錄。 15 根據本發明,記錄ID資訊的方法也可為一主要電路被 形成在該半導體基材的主要表面上,該等片材係為可熔斷 的以一供應至其之電流切斷,且該加工係以被加入一用於 該主要電路之檢測的探測卡之記錄探針,藉由選擇性地供 應該電流至該等片材而進行。 20 根據本發明,記錄ID資訊的方法也可為一主要的電路 被形成在該半導體基材之主要表面上,該等片材係以一塑 膠材料製成,且該加工係以被加入一用於該主要電路之檢 測的探測卡之記錄探針,藉由選擇性地供應該電流至該等 片材而進行。 9 1255472 根據上述的解釋,可在檢測該主要電路之步驟期間, 記錄該ID資訊。因此,可在沒有提供任何額外的步驟下, 記錄該ID資訊。 根據本發明之鑑認半導體裸晶片的方法,包括一步驟 5 係獲取各個顯示各半導體裸晶片獨特形狀之影像,及記錄 在一記錄媒體上關於用來鑑認半導體裸晶片之ID資訊的影 像,及一步驟係取得顯示欲被鑑認之半導體裸晶片之獨特 形狀的影像,及比較顯示在該獲得的影像中之獨特形狀, 其中該獲得的影像具有顯示在記錄媒體中所記錄的影像之 10 獨特形狀,藉此,獲得欲被鑑認之半導體裸晶片的ID資訊, 其中該半導體裸晶片包括一被熔斷之熔絲元件,且各半導 體裸晶片的獨特形狀係為在該熔絲元件之經熔斷的部份之 一表面上之一錯齒狀圖案。 根據上述的解釋,可從外部取得該鋸齒狀的圖案之影 15 像。因此,該ID資訊可藉由取得該鋸齒狀的圖案之影像而 獲得,即使當該半導體裸晶片有些故障。與一習知方法比 較,此協助該半導體裸晶片的鑑認至一大的程度。 根據本發明,鑑認該半導體裸晶片的方法也可為該半 導體裸晶片包括一影像感應器電路,且該熔絲元件係被包 20 括在該影像感應器電路中。 根據上述的解釋,不需要形成一用於鑑認該半導體裸 晶片之額外的炼絲元件。因此’可抑制該半導體裸晶片的 晶片的製造步驟數目及面積的增加,可協助該半導體裸晶 片的鑑認。 10 1255472 …根據本發明之鑑認一半導體裸晶片的方法包含一步驟 :、3乂取σ個顯不各半導體裸晶片獨特形狀之影像,及記錄 在-記錄媒體上關於用來鑑認半導體裸晶片之出資訊的影 象、及纟驟係取得顯不欲被鑑認之半導體裸晶片之獨特 狀的心像’及比較顯不在該獲得的影像中之獨特形狀, 其中該獲得的影像具有顯示在記錄媒體中所記錄的影像之 獨特形狀,藉此,獲得欲被鑑認之半導體裸晶片的ID資訊, 其中該半導體裸晶片係藉由切割一晶圓而獲得,且該各個 10 15 半^體裸曰曰片之獨特的形狀係為一在該半導體裸晶片之經 切割的表面之鋸齒狀的圖案。 根據上述的解釋,可從外部取得該鑛齒狀的圖案之影 像。因此,該m資訊可藉由取得該鑛齒狀的圖案之影像而 獲付’即使當料導體裸晶#有錢障。與—習知方法比 較,此協助該半導體裸晶片的鐘認至一大的程度。再者, 在此用於組倾铸縣晶目料被特別地 化成因此,可抑制該半導體裸晶片的晶片的製造步驟數 積的士曰加,可使該半導體裸晶片的鑑認變得。 圖式簡單說明 本u之及等及其他的目的、優點及特徵將藉由下述 的結合關與本翻之特定具體實施例的内容而更
瞭解。 J 弟1圖係為一槪座同 m 方法; 圖,用於描述半導體ICs之一般製造 第2圖為一流程圖 口 顯不弟1圖中所描述的製造方法; 20 1255472 第3圖為根據本發明的筮 m m ^ u 月的弟一具體貫施之半導體裸晶片 的概要平面圖; 第4圖描述該半導體裸晶片及一探測卡之間的連結; 第5圖係-塊狀圖,描述—晶圓檢測裝置之概要結構; 第6圖係’顯示根據本發明的第—具體實施 例’在該半導體裸晶片上記錄ID資訊的方法; ' 、第7圖係根據本發明之第二具體實施例,描述該半導體 裸晶片及該探測卡之間的連接· 第8圖係—概要圖’根據本發明之第三具體實施例,描 10 述鑑認該半導體裸晶片的方法; 一第9圖係⑽私圖,根據本發明之第三具體實施例,顯 示鑑認該半導體裸晶片的方法;以及 第10圖係一概要圖,根據本發明之第四具體實施例, 描述鑑認該半導體裸晶片的方法。 15 【實施方式】 較佳實施例之詳細說明 下述的内容係伴隨該等附圖,詳細的描述本發明之較 佳具體實施例。 1一具體f施例 20 f 3圖為根據本發明的第—具體實施之半導體裸晶片 的概要平面圖。 4半導體裸晶片係由一半導體基材i所組成,且一咖 成於其上。一主要的電路係被形成在該半導體基材1之一主 要的表面之一區域2中,且炼絲元件fll-仍及墊片pll-pl9 12 1255472 係以一預定的順序被設置在該基材1之主要的表面之一區 域3。 在該第一具體實施例,該9個熔絲元件組成一ID資訊記 錄構件,其藉由是否各個熔絲被熔斷(熔斷的狀態)及該9個 5 熔絲元件的順序鑑認該半導體裸晶片的ID資訊。 各個熔絲元件基於是否該熔絲被熔斷,表現一二進位 值。以該等9個熔絲元件,可表現9-位元的ID資訊。一使用 者藉由觀察該熔絲狀態及該9個熔絲元件的順序,以視覺讀 取該ID資訊。 10 該ID資訊的數字及該等熔絲元件之間,以及該熔斷狀 態及該二進位值之間的相似處可為任何的種類,只要該相 似處係用於各種半導體裸晶片而一般性地被決定。例如, 一顯示於第3圖中的實例表示所提供之該ID資訊 “101101111”,為該熔絲元件Π1表示該最高的數字及該熔絲 15 元件fl9表示該最低的數字,且當熔斷時,各個熔絲元件表 示為“0”。 該等熔絲元件具有一延長的形狀,以一端部連接至一 相對應的墊片,且另一端部連接至一接地電極4。在該等端 部之間的一部件係被壓縮。以此一結構,使更容易在該壓 20 縮的部份(而非其他部份)熔斷該等熔絲元件,且因此在一非 預期的部份之熔斷可被避免。 較佳的是,用於該等熔絲元件的材料係與用於該主要 的電路之材料相同。以此一結構’可減少該半導體裸晶片 的製造成本。例如,多晶石夕、紹、銅,及鎢可被用來作為 13 1255472 該等熔絲元件的材料。 該等熔絲元件被設置在該主要的電路被形成於其上之 主要的表面上,且可以相同於該主要電路被形成之步驟被 形成。藉此,可減少該半導體裸晶片的製造成本。 5 如上所述,根據本發明之第一具體實施例,該半導體 裸晶片包含用於記錄該ID資訊之熔絲元件,該等熔絲元件 被形成在該半導體基材1之主要表面上。該等熔絲元件係為 由外部可見的,且因此,即使當該半導體裸晶片有問題時, 仍可使該使用者獲得該ID資訊。因此,該半導體裸晶片的 10 鑑認可協助至一較大的範圍。 再者,該等熔絲元件可以較形成一非揮發性的記憶體 更少的製造步驟被形成。因此,可大程度的減少該半導體 裸晶片的製造成本。 再者’該下述的内容描述在該半導體裸晶片上記錄該 15 ID資訊的方法。 第4圖描述該半導體裸晶片及一探測卡之間的連結之 實例。 一探測卡5係設有用於檢測該主要電路及用於記錄該 ID資訊之組件。描述在第4圖中之探測卡只顯示用於記錄該 20 ID資訊的組件。該記錄組件包括探針6及開關7。 該探針6係與該等各自的墊片接觸。該開關7係被插入 各別連接於該等探針6及一電源8之間的線路,且根據由一 測試器傳送的控制信號開啟及關閉,該測試器將在下述内 容中描述。 14 1255472 以此一結構,當任何的開關7被關閉時,該相對應的熔 絲元件係被供應一電流,其依序熔斷該元件。在顯示於第4 圖之實例中,該等熔絲元件fl2-fl5係被熔斷。 第5圖係一塊狀圖,描述一晶圓檢測裝置之概要結構。 5 該晶圓檢測裝置係設有該探測卡5、一探針9,及一測 試器10。 該探針9包括一用於置放一晶圓11之基座。藉由移動該 基座,該探測卡5的探針係與形成於該晶圓11上之墊片接 觸。該測試器10傳送該控制信號至該探測卡5。 10 第6圖係一流程圖,顯示根據本發明的第一具體實施 例,在該半導體裸晶片上記錄ID資訊的方法。 該ID資訊的記錄係在一晶圓檢測步驟期間被執行(見 第2圖之步驟S53)。在此,該晶圓11係已被放置在該探針9 的基座上。 15 步驟S11 :該探針9運送該晶圓11,且使該等探針與該 等各別的墊片接觸。 步驟S12 :該探測器10獲得表示欲被記錄之 “101101111”之 ID 資訊。 步驟S13:該探測器10基於所獲得的ID資訊之各別的數 20 字之二進位值,決定是否熔斷該等熔絲元件(熔斷的必須 性)。是否熔斷取決於該ID資訊的數字及該等熔絲元件之間 之預定的相似性。在此具體實施例中,該等熔絲元件fl2及 fl5係設定被“熔斷”,且其餘的熔絲元件設定為“不熔斷”。 步驟S14 :該測試器10根據所決定之熔斷的必須性產生 15 1255472 該等控制信號。該等控制信號開啟欲被熔斷之該等熔絲元 件之該等開關,且關閉非欲熔斷之該等熔絲元件之該等開 關。該測試器10傳送所產生的控制信號至該探測卡5。各個 開關係根據該傳送的控制信號被控制欲開啟及關閉。結 5 果,該等熔絲元件fl2及Π5係被熔斷。 第二具體實施例 一第二具體實施例不同於該第一具體實施例之處係在 於該ID資訊係藉由加壓該ID資訊記錄構件被記錄。該等相 同於該第一具體實施例的特徵於下述内容中不再描述。 10 第7圖係根據本發明之第二具體實施例,描述該半導體 裸晶片及該探測卡之間的連接。 墊片p21至p29係被設置在該半導體裸晶片之基材1的 主要表面之區域3中。 在該第二具體實施例中,該9個墊片組成該ID資訊記鍊 15 構件,該構件藉由是否各個墊片被標記(標記狀態)及該等9 個塾片的順序’鑑認該半導體裸晶片之ID貧訊。 一探測卡13係被設置一用於記錄該ID資訊之組件,其 包括探針14、促動器15,及開關16。 該等探針14係由該等促動器15支撐。當該電力被供應 20 時,該等促動器15移動該等探針14,致使該等探針加壓該 等各別的墊片。該等開關16被插入連接該等促動器15及該 電源8之間之各別的線路,且根據傳送自該測試器之控制信 號開啟及關閉。 各個墊片基於是否該墊片被標記而表示一二進位的 16 1255472 值。一使用者係藉由看見該標記的狀態及該等9個墊片的順 序,以視覺讀取該ID資訊。 一用於該等墊片的材料可為任何種類的塑膠材料,雖 然較佳的是用於該墊片的材料相同於該等用於該主要的電 5 路的材料。以此結構,可減少該半導體裸晶片的製造成本。 例如,一金屬線路材料可被用於該等墊片之材料。 該ID資訊的記錄係如該第一具體實施例,在該晶圓檢 測步驟期間被執行。一不同於該第一體實施之處係在於該 等墊片p22及p25以該等探針14加壓。加壓的結果,該等墊 10 片p22及p25被標記。 該加壓比該熔斷更減低該加壓之一目標的周圍之破 壞。此使得該等墊片之間的間隔變窄,且因此可使該半導 體裸晶片的尺寸變小。 第三具體實施例 15 第8圖係一概要圖,根據本發明之第三具體實施例,描 述鐘認該半導體裸晶片的方法。 該半導體裸晶片係由一半導體基材21所組成’且一影 像形成於其上。一影像的電路22及一電壓調整器電路23被 形成在該半導體基材21的主要表面上。該電壓調整器電路 20 23包括熔絲元件f31至f33、墊片p31-p33,及電阻元件 (resistive elements)r3l-r33 〇 該第三具體實施例的特徵部份係在於在該熔絲元件之 經熔斷部份上的鋸齒狀圖案係被用於鑑認該半導體裸晶 片。在顯微鏡中觀察,該鋸齒狀的圖案係各個半導體裸晶 17 1255472 片所特有的,且因此可被用於該半導體裸晶片的鑑認。一 照相機27取得各個半導體裸晶片的鋸齒狀的圖案之影像, 且在一記錄媒體28中記錄該等影像的數據。 該影像感測器電路24包括作為標準配備之電壓調整器 5 電路23。該電壓調整器電路23係一調整供應至該影像電路 22之電壓的電路,且設置用於調整電阻值之熔絲元件。因 為該等熔絲元件被利用以鑑認該半導體裸晶片,其不必須 提供任何特定的ID記錄構件。 第9圖係一流程圖,根據本發明之第三具體實施例,顯 10 不鑑認該半導體裸晶片的方法。 一特定批數的半導體裸晶片在該運送之後被返回之實 例。 在此,該設置在該半導體裸晶片上之熔絲元件被適當 的熔斷。 15 步驟S21 :尋找在該半導體裸晶片上被熔斷的熔絲元 件,且取得在該熔絲元件之被熔斷的部份上之鋸齒狀的圖 案之影像。如何去處理超過一個熔絲被熔斷的實例,可以 用任何的方式’只要每個半導體裸晶片以相同的方式處 理。例如,一全部的鋸齒狀的圖案之影像被取得。可根據 20 預定的規則選擇用於取得影像之目標,且取得該選擇的目 標的影像。 步驟S22:記錄有關ID資訊之記錄媒體中鋸齒狀圖案的 影像。 該等上述的步驟S21及S22係在運送之前,在所有半導 18 1255472 體裸晶片上進行。 步驟S23 :運送該等半導體裸晶片。 步驟S24 : —半導體裸晶片被返回。 步驟S25:尋找在該返回的半導體裸晶片上被熔斷之熔 5 絲元件,且取得在該熔絲元件之熔斷部份上鋸齒狀的圖案 之影像。 步驟S26:比較在所取得的影像中之鋸齒狀的圖案與在 該記錄媒體中所記錄的影像之複數的鋸齒狀圖案。此比較 係利用一般的圖案配對方法進行。 10 步驟S27:若在該取得的影像中該鋸齒狀的圖案符合在 該記錄媒體中所記錄之影像的鋸齒狀圖案之一時,讀出關 於該符合的鋸齒狀圖案所記錄的ID資訊。因此,可指明該 批數。 如上所述,根據本發明之第三具體實施例鑑認該半導 15 體裸晶片的方法係利用設置在該半導體基材21之主要表面 上之熔絲元件。該等熔絲元件係視覺可見的,且因此該使 用者可獲得該ID資訊,即使當該半導體裸晶片有問題時。 因此,該半導體裸晶片的鑑認可被協助至一大的程度。 再者,該影像感測器電路24係設置該等作為標準配備 20 的熔絲元件。因此,可抑制製造該半導體裸晶片之步驟的 數目之增加,因為任何用來鑑認該半導體裸晶片的額外ID 貢訊記錄構件係不用被設置。 第四具體實施例 第10圖係一概要圖,根據本發明之第四具體實施例, 19 1255472 描述鑑認該半導體裸晶片的方法。 該第四具體實施例不同於該第三具體實施例之處係在 於該半導體裸晶片的側表面(經切割的表面)係被利用為該 半導體裸晶片特有的形狀。該相同於該第三具體實施例的 5 特徵係於下述内容中不再描述。 該半導體裸晶片係措由切割一晶圓所獲得’且該經切 割的表面也同時措由该晶圓的切割而獲付。该晶圓的切割 係利用鋸子進行。 該第四具體實施例的特徵係在於在該半導體裸晶片之 10 切割表面上之鋸齒狀的圖案係被用於鑑認該半導體裸晶 片。在顯微鏡觀察中,該鋸齒狀的圖案係為各個半導體裸 晶片所特有的,且因此可被用來鑑認該半導體裸晶片。一 照相機27係取得各個半導體裸晶片之鋸齒狀的圖案,且在 一記錄媒體上記錄該影像之數據。該欲藉由該照相機27被 15 取得之半導體裸晶片之目標的部份可為任何部份,只要該 部份係被一般地被設定至各個半導體裸晶片。例如,一半 導體裸晶片的全部周長之影像可被取得。例如其他的實施 例,一半導體裸晶片之預定部份的影像可被取得。 如上所述,根據本發明之第四具體實施例之鑑認該半 20 導體裸晶片之方法’其係利用該半導體裸晶片的側表面。 該側表面係為由外部可見的,且因,該使用者可獲得該ID 資訊’即使當該半導體裸晶片有問題。因此’該半導體裸 晶片的鑑認可被協助至一大的程度。 再者,該側表面係不須任何特別用來提供該半導體裸 20 1255472 晶片之鑑認者。因此,可抑制製造該半導體裸晶片之步驟 的數目之增加。 【經變化的實施例】 (1) 在該第一及第二具體實施例中,熔斷及加壓係被引用為 5 該方法的實施例。然而,本發明並不限於該等實施例,且 雷射可被利用作為一選擇。當該等熔絲元件以雷射被熔斷 時,該等墊片及線路係不被必須,因為提供該電路係為不 必須的。 (2) 在該第一及第二具體實施例中,組成該ID資訊記錄構件 10 之該等組件係被設置為一維空間。然而,本發明係不限於 此實施例,且該等組件可被設置為二維空間。 (3) 在該第一及第二具體實施例中,無額外的組件被設置於 在該基材上之ID資訊記錄構件上。然而,本發明不限於該 實施例,若該ID資訊係由外部可見的。例如,該ID資訊記 15 錄構件可藉由一半透明的材料所覆蓋。 (4) 該第三具體實施例描述該電路,其包括作為標準配備的 熔絲元件。然而,本發明不限於此實施例,且該熔絲元件 可被特別地設置,以鑑認該半導體裸晶片。 (5) 該第三具體實施例描述該影像感測器的電路。然而,本 20 發明不限於此實施例,且可獲得與任何電路相同的作用, 若該電路包括作為標準配備的熔絲元件。 雖然本發明以實施例伴隨附圖的方式完全地被描述, 須被注意的是,不同的改變及變化將可被習於本發明之技 藝者所瞭解。因此,除非該等改變及變化偏離本發明之範 21 1255472 圍,應可被瞭解的是,該等 被包括於本發明所保護範圍内㈣本發明的改變及變化係 【圓式簡單說明】 第1圖係為一概要圖,用於 方法; 、祸述半導體ICs之一般製造 弟2圖為一流程圖, 第3圖為根據本發明 的概要平面圖; 顯=第,中所描述的製造方法; 、第具體貫施之半導體裸晶片
10 15
第5圖係^η 晶片及一探測卡之間的連結; 第咖、置之概要处構· 弟6圖係一流程圖,顯示根據本發明㈣構, 在該半導體裸w上記細具體實施 第7圖係根據本發明之第二且杂 裸晶片及該探測卡之間的連接f μ峰描述該半導體 細係-概要圖,根據本發 述鑑認該半導體裸晶片的方法; 弟二八體貫施例,描 例 20 _第9圖係-流程圖,根據本發明之第三具體 示鑑遇該半導體裸晶片的方法;以及 見也列,顯 第10圖係-概要圖,根據本 描述鑑認該半導體裸晶片的方法。 /、菔汽施例, 【主要元件符號說明】 區域 接地電極 探針 1 半導體基材 : 3 區域 / 5 探測卡 , 22 1255472 7 開關 8 電源 9 探針 10 測試器 11 晶圓 13 探測卡 14 探針 15 促動器 16 開關 21 半導體基材 22 電路 23 電壓調整器電路 24 影像感測器電路 27 照相機 28 記錄媒體 51 裸晶晶圓 52 晶圓 53 晶片 54 1C封裝 pll-pl9 墊片 p21-p29 墊片 p31-33 熔絲元件 p31-p33 塾片 r31-r33 電阻元件 fll-fl9 熔絲元件 23

Claims (1)

  1. !255472 十、申請專利範圍: I一種具有ID資訊之半導體裸晶片,包括: 一半導體基材;以及 一ID資訊記錄構件,其係藉由以一預定的順序設置在 5 該半導體基材上之複數片材所組成,致使其為外部可見 的’各個片材之外觀可藉由加工改變,其中 該ID資訊記錄構件藉由將該加工之後各個片材的外觀 % 及該等片材的順序之結合鑑認該ID資訊。 2·如申請專利範圍第1項之半導體裸晶片,更進一步包括·· 设置在該半導體基材上之複數的墊片,致使一對一的 相對於該等片材,其中 15
    20 各個片材具有一連接至一相對的墊片之第-部份及一 連接至設置於該半導體基材上之一接地電極之第二部 份’且藉由溶斷可改變外觀,以一供應至其之電流切斷。 3.如申請專利範圍第2項之半導體裸晶片,其中 各個片材具有一 I缩在該第一及第二部份之間的放大 的形狀,該等部份係在該片材的相對端部。 4·如申請專利範圍第1項之半導體裸晶片,更進_步包括. —形成在該半導體基材之—主要表面上之主=路,· 的電路係、以相同的材_製造。 成在该半導體基材之一主要表面上之主要電路 申4利範㈣1項之半導體裸晶片,更進-步包括. 其中 24 1255472 該等片材係被設置在該主要表面上。 6. —種記錄該半導體裸晶片的ID資訊之方法,該半導體裸 晶片包括複數設置在一半導體基材上之片材,使其為外 部可見的,該方法包括: 5 獲得一二進位數的ID資訊,該二進位數的數字一對一 的相對於該等片材;以及 基於該等相對的數字之二進位值選擇性地加工該等片 材。 7. 如申請專利範圍第6項之記錄ID資訊之方法,其中 10 一主要的電路係被形成在該半導體基材的一主要表面 上, 該等片材係可熔斷的以一供應至其之電流切斷,以及 該加工較佳地係藉由加至用於該主要電路之檢測的探 測卡之記錄探針,選擇性地供應該電路至該等片材。 15 8.如申請專利範圍第6項之記錄ID資訊之方法,其中 一主要電路係被形成在該半導體基材之主要的表面, 該等片材係由一塑膠的材料所製造,以及 該加工係藉由以加至用於該主要電路之檢測的探測卡 之記錄探針,選擇性地加壓該等片材。 20 9.一種鑑認半導體裸晶片之方法,包括: 取得顯示各個半導體裸晶片之特有形狀的各個影像’ 且記錄有關用於鑑認半導體裸晶片之ID資訊之記錄媒體 中之影像的步驟;以及 取得欲被鑑認之各個半導體裸晶片之特有形狀的各個 25 1255472 影像,且比較顯示在該取得影像中之特有形狀及顯示在 該記錄媒體中所記錄之影像中之獨特形狀的步驟,因此 獲得欲被鑑認之該半導體裸晶片之ID資訊’其中 該半導體裸晶片包括一被熔斷之熔絲元件,且各個半 5 導體裸晶片之特有形狀係為一在該熔絲元件之熔斷部份 的表面上之鋸齒狀圖案。 10. 如申請專利範圍第9項之鑑認半導體裸晶片之方法,其 中 該半導體裸晶片包括一影像感測器電路,以及 10 該熔絲元件係被包括於該影像感測器電路中。 11. 一種鑑認半導體裸晶片之方法,包括: 取得顯示各個半導體裸晶片之特有形狀的影像,且記 錄有關用於鑑認半導體裸晶片之資訊之記錄媒體上之 影像的步驟;以及 15 取得欲被鑑認之各個半導體裸晶片之特有形狀的影 像,且比較顯示在該取得影像中之特有形狀及顯示在該 記錄媒體中所記錄之影像中之特有形狀的步驟,因此獲 得欲被鑑認之該半導體裸晶片之ID資訊,其中 該半導體裸晶片係藉由切割一晶圓被獲得,且該各個 20 半導體裸晶片所特有的形狀係該半導體裸晶片之一經切 割的表面之鋸齒狀的圖案。 12. —種具有ID資訊之半導體裸晶片,包括: 一半導體基材; 一 ID資訊記錄構件,其係由以一預定的順序,在該半 26 1255472
    導體基材上設置複數的片材所組成,該等片材係外觀上藉 由加工而選擇性的改變,其中 該ID資訊記錄媒體藉由在加工之後該外觀及該等片材 的順序之結合而被指出。 27
TW094119482A 2004-06-15 2005-06-13 Semiconductor bare chip, method of recording ID information thereon, and method of identifying the same TWI255472B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004176592 2004-06-15

Publications (2)

Publication Number Publication Date
TW200605109A TW200605109A (en) 2006-02-01
TWI255472B true TWI255472B (en) 2006-05-21

Family

ID=35459661

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094119482A TWI255472B (en) 2004-06-15 2005-06-13 Semiconductor bare chip, method of recording ID information thereon, and method of identifying the same

Country Status (4)

Country Link
US (1) US20050275062A1 (zh)
KR (1) KR100683355B1 (zh)
CN (1) CN1713348A (zh)
TW (1) TWI255472B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020264B2 (en) 2015-04-28 2018-07-10 Infineon Technologies Ag Integrated circuit substrate and method for manufacturing the same
CN105895158B (zh) * 2016-04-23 2020-01-31 华为技术有限公司 芯片中的die id的读取电路以及芯片
CN106443399B (zh) * 2016-09-08 2020-11-13 上海华岭集成电路技术股份有限公司 一种防止芯片熔丝误熔断的方法
US10483213B2 (en) * 2017-09-13 2019-11-19 Stmicroelectronics S.R.L. Die identification by optically reading selectively blowable fuse elements

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663902A (en) * 1996-07-18 1997-09-02 Hewlett-Packard Company System and method for disabling static current paths in fuse logic
KR100389040B1 (ko) * 2000-10-18 2003-06-25 삼성전자주식회사 반도체 집적 회로의 퓨즈 회로
US6657905B1 (en) * 2002-05-17 2003-12-02 Micron Technology, Inc. Clamping circuit for the Vpop voltage used to program antifuses

Also Published As

Publication number Publication date
US20050275062A1 (en) 2005-12-15
TW200605109A (en) 2006-02-01
CN1713348A (zh) 2005-12-28
KR100683355B1 (ko) 2007-02-15
KR20060048371A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
JP4359576B2 (ja) 第2の基板上に第1の基板のチップを配置する方法
TWI292602B (zh)
TW461070B (en) Mixed fuse technologies
TWI375039B (zh)
TWI255472B (en) Semiconductor bare chip, method of recording ID information thereon, and method of identifying the same
JP5960389B2 (ja) 半導体集積回路チップを分離および搬送する方法
US7638369B2 (en) Semiconductor chip and method of fabricating the same
US7781901B2 (en) Semiconductor device and processing method of the same
JP2009075059A (ja) プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法
JP2006286966A (ja) 半導体装置の生産管理方法及び半導体基板
JP6652443B2 (ja) 多層配線基板及びこれを用いたプローブカード
JP2005268611A (ja) 半導体装置の製造方法
US10242951B1 (en) Optical electronic-chip identification writer using dummy C4 bumps
TW424290B (en) Semiconductor device having a bonding pad
TW523873B (en) Semiconductor device provided with fuse and method of disconnecting fuse
US20070161285A1 (en) Electrically-conductive-contact holder, electrically-conductive-contact unit, and method for manufacturing electrically-conductive-contact holder
JP2011064513A (ja) 温度測定素子、温度測定装置、基板処理装置及び電子デバイスの製造方法
TWI255520B (en) Device probing using a matching device
US7804312B2 (en) Silicon wafer for probe bonding and probe bonding method using thereof
TWI820734B (zh) 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
JP2006253363A (ja) 半導体装置
JP2006032932A (ja) 半導体ベアチップ、識別情報の記録方法及び半導体ベアチップの識別方法
US6335226B1 (en) Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers
JP2007311372A (ja) 半導体装置及びその製造方法