TWI255107B - Communication apparatus with failure detect function - Google Patents

Communication apparatus with failure detect function Download PDF

Info

Publication number
TWI255107B
TWI255107B TW092118820A TW92118820A TWI255107B TW I255107 B TWI255107 B TW I255107B TW 092118820 A TW092118820 A TW 092118820A TW 92118820 A TW92118820 A TW 92118820A TW I255107 B TWI255107 B TW I255107B
Authority
TW
Taiwan
Prior art keywords
signal
time base
circuit
communication device
mentioned
Prior art date
Application number
TW092118820A
Other languages
English (en)
Other versions
TW200417189A (en
Inventor
Hiroshi Shirota
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200417189A publication Critical patent/TW200417189A/zh
Application granted granted Critical
Publication of TWI255107B publication Critical patent/TWI255107B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

i 1255107 五、發明說明(1) 【發明所屬之技術領域】 本發明係關於一種通信裝置,特別是有關於一種通信 裝置的故障檢測。 【先前技術】 在近年來的各種高速通信規格中,隨著高傳輸率,傳 輸資料的時基誤差成分也跟著提高。為了因應此種高速、 尚時基誤差的資料,在通信設備上,使C D r (C 1 〇 c k D a t a
Recovery)電路、彈性緩衝器(Elasticity Buffer)這一類
用來使外部資料和内部時基同步的電路有高速的動作,使 其構造變得複雜。 例如’在用來連接PC(personai Computer)和周邊設 備的正統標準最新串列介面之通信規格亦即USB 2. 0(Universal Serial Bus Specification Revision 2. 0)中二規=了480MBPS(Mega-Blts Per Second)的高速串 列通k。貝現此種通信規格的通信裝置構造例揭示於 2.0 Transceiver Macrocell Interface (UTMI) Specification Version K〇5 March 29, 2〇〇1 的第2圖 中 ο
另-方面:。此種傳輸率(頻率)、傳輸時基誤差成分 夕措由規格來嚴密規定,通信裝置是否滿足2 〇 速通信規格所要求的傳輸率及傳輸時基誤差成>,_ π 分測試才知道。不過,此時需要可進行與 : 頻動作的高價位測試裝置,於Η傲 成本提高的原因。 於…㈣裝置本身的製
1255107
另 及傳信 回送動 之傳信 可在不 便宜的 所要求 不 的通信 時基誤 些接近 的異常 時基誤 同步的 送動作 機的通】ί匕3,1 =號么:報可知,在内建收信機 作為根據的蜊方’、、、:般的測試方式,有所謂以 機所產生的值以本身之收信機接收本身 生王的傳信信號來進行 ,个呀 於外部安震高價位之測試;置動作’ =傳輸率及傳輪時基誤差成分否滿足向速通信規格 μ、,口此,不可缺少一種可施加具有頻率& 决差、波形變化及相位變化之USB資料的」^差、傳輸時基 置,於是,產生了通信裝置之製造成本^賈高速測試裝 另外,在習知的通信裝置中,包括一:的問題。 地測試USB通信資料的時基誤差成分,衣置,其可定量 作檢測傳信機的波形品質(時基誤差成分’使用回送動 變得困難。因此,需要使用高價高速的=否在規格内就 信機的波形品質是否在規格内,此點引起二装;置來檢測傳 高,進而導致通信裝置的製造成本提高。及試成本的提 裝置中,藉由回送動作,在:時基動作 差、相位變化及時基信號的波::率誤差、傳輪 實際USB通信的動作條件下,不可<<化(工作比等)這 檢測動作。尤其是,對於吸收這:進行通信裝置 差、波形變化及相位變化且使外部:J率誤差、傳輪 時基資料復原電路、彈性緩衝器;貝料和内部時基 中,實際上無法進行異常檢測。 ,在習知的回
1255107 五、發明說明(3) 再者,在習知的通信裝置中,於回送動作時,需要將 多位元低速的收信資料及傳信資料引至通信裝置的外部。 為此,需要設置許多信號輸出入線路,此點導致通信裝置 的成本增高。 另外,在習知的通信裝置方面,在直接連結傳信機輸 出和收信機輸入的半雙工通信裝置中,使用複數個通信裝 置檢測是否異常時,也需要藉由半雙工通信來檢測是否異 常,相較於藉由全雙工來檢測是否異常的情況,檢測的時 間較長,於是此點也導致通信裝置的製造成本提高。 發明内容: 為解決這類問題,本發明的目的在提供一種通信裝 置,其藉由測試成本較低的回送動作,在接近附加有頻率 誤差、傳輸時基誤差、時基撥形變化及相位變化之實際動 作的通信狀態下,可檢測出收信機及傳信機是否異常。 本發明的另一目的在提供一種通信裝置,其可藉由測 試成本較低的回送動作檢測出傳信機的時基誤差成分(波 形成份)並包括一種在該執行該檢測時可減少引至外部之 信號數目的構造。 _ 本發明的又一目的在提供一種通信裝置,其包括可 在半雙工通信裝置中執行高速測試的構造。 本發明之通信裝置包括:傳信機,其具有和傳信時基 同步動作且將傳信資料轉換為傳信信號的編碼器電路;收 信機,其具有和收信時基同步動作且將收信信號轉換為收 信資料的解碼器電路;及時基供應選擇電路,其控制對上
2075>5763-PF(Nl).ptd 第7頁 1255107 五'發明說明(4) 述傳信機及上 的情況;上述 產生内部時基 時基信號為基 差及波形變化 號;上述時基 基信號分別作 應,另一方面 上述傳信時基 述調變時基信 來供應。 本發明之 信號同步動作 路;收信機, 換為收信資料 述時基信號相 號,及時基誤 信信號之偏移 位比較結果之 差。 本發明之 點,其可和其 的傳信資料轉 收信機,其轉 述收信 時基供 信號; 準來強 中至少 供應選 為上述 ,在回 及上述 號、上 機供應上述 應選擇電路 及日基調變 制施加頻中 其中一項所 擇電路在正 傳信時基及 送動作時, 收信時基的 述傳信時基 傳信時 包括: 電路, 誤差、 调變而 常動作 上述收 作為上 一邊來 及上述 基及上述 時基產生 其產生以 相位變化 成的調變 時,將上 信時基來 述内部時 供應,並 收信時基 收信時基 電路,其 上述内部 、時基誤 時基信 述内部時 共用供 基信號、 且作為上 的另一邊 另一通信裝置包括:傳信機,其具有和時基 且將傳信資料轉換為傳信信號的編碼器電 其具有和時基信號同步動作且將收信信號轉 的解碼器電路;時基產生電路,其具有和上 同的頻率且產生複數個相位互異的時基信 差I]試電路,其在回送動作時,根據上述收 邊緣=上述複數個時基信號之偏移邊緣的相 偏移量’測試上述傳信機所產生的時基誤 又通^裝置包括:通信節點及測試通信節 他通^裝置交換信號;傳信機,其將所輸入 換為傳信信號並將之輸出至上述通信節點; 換輸入至收信節點的收信信號並輸出收信資 1255107 五、發明說明(5) 料;及信號開 節點這 其中, 點及通 及各個 模式時 線路。 於 信機及 外使收 誤差、 調變時 試裝置 否異常 另 及傳信 且高價 機的波 再 信節點 開關, 來執行 本 由接下 一邊和 在第一 信節點 其他通 ,於本 是,本 傳信機 信機及 相位變 基信號 來檢測 ,而藉 外,由 機與共 之測試 形品質 者,在 這邊和 將兩個 故障測 發明的 來與圖 關,其用來在上述通信節點及上述測試通信 上述收信節點之間選擇性地形成信號線路; 測試模式時,在上述通信裝置的測試通信節 之間,分別形成信號線路,在上述通信裝置 信裝置之中,上述信號開關在上述第一測試 身的測試通信節點和收信節點之間形成信號 發明的主要優點為 的一邊和内部時基 傳信機的另 化、波形變 同步動作。 接近實際動 由回送動作 於包括時基 用時基同步 裝置將信號 是否異常或 半雙工的通 收信節點之 此種通信裝 試。 上述目的、 面相關連的 一邊和 化及時 所以, 作之狀 來執行 誤差測 動作的 引至外 者說是 信裝置 間可選 置相互 ,在通 同步動 對内部 基誤差 可不使 態下的 該測試 試電路 回送動 部的情 否有時 中,在 擇性形 連接, 信裝置 作,相 時基強 終至少 用高速 收信機 〇 ,可藉 作,在 況下, 基誤差 通信節 成信號 可以全 中,可使收 對於此,另 制施加頻率 其中一項之 且高價的測 及傳信機是 由使收信機 不使用高速 檢測出傳信 的異常。 點及測試通 線路的信號 雙工的型態 其他目的、特徵、情況及優點將 詳細說明來揭示。
2075-5763-PF(Nl).ptd 第9頁 1255107
五、發明說明(6) 【實施方式】 以下參照圖面來說明本發明的實施型態。 實施型態一· ^ 參照第1圖’本發明實施型態一之通信裝置1〇為實現 USB 2.0 Hi-speed ( 480 MBPS)之物理層(ρΗγ 層)的通作 % ° 口、 參照第1圖,通信裝置10包括收信機1〇〇、傳信機 1 0 1、a守基供應選擇電路〗〇 2、資料比較電路丨〇 5、信號 關1 0 6, 1 0 7、時基誤差測試電路1 〇 8。
時基供應選擇電路丨02具有時基產生電路1〇3、時基調 變電路1 0 4、時基開關1 1 6。 時基產生電路1 〇 3遞增來自外部振動器2 〇的外部時基 1 42 ,產生内部時基信號CLK丨及内部時基群1 。内部時基 信唬cui及内部時基群144為頻率48〇MHz的高速時基。例 如’若外部時基142的頻率為12MHz,時基產生電路1〇3則 將外部時基142遞增為40倍。此外,藉由適當設定時基產 生電路103的遞增率,外部時基142的頻率可為不限於上述 1 2 Μ Η z的任意頻率。
> 基供應選擇電路丨〇 2直接將内部時基信號CLK丨作為 收信時基143,將之傳送至收信機100及資料比較電路 10 5内部日可基群1 4 4在4 8 0 Μ Η z的頻率下,具有複數個相位 f異的日^基#號。以下將如後面的詳細說明,在本實施型 悲中’内部時基群丨44由丨〇個具有階段性相位差的時基信 號1 4 4 0 1 4 4 - 9所構成,但關於構成内部時基群1 4 4的時基
2075-5763-PF(Nl).ptd 第10頁 1255107 五、發明說明(7) 信號^目,沒有特別限定,可為任意數目。 時基調變電路1 04藉由選擇性地輸出從時基產生電路 1 y 3所接收之内部時基群1 4 4中的一個時基信號,產生調變 日守基L波1 4 5。調變時基信號丨4 5以傳送至收信機1 0 0的内 部4基信號cLK丨(亦即,收信時基丨4 3 )為基準,強制施加 頻率誤差、相位變化、時基波形變化(工作比等)及時基誤 差中至少其中一項來進行調變。 日可基開關1 1 6對應傳信機i 〇 1而設置,將收信時基 1 j3(内部蚪基信號CLKI )及調變時基信號145這邊作為傳信 時基146,選擇性地供應至資料比較電路丨〇5及傳信機ι〇ι 内的編碼器電路Π 4。 傳#機1 0 1包括編碼器電路丨丨4和差動驅動器丨丨5,苴 :ϊ Γ14藉由以既定通信規格來規定傳信資料130 二,將傳信資料130轉換為傳信信號131。在 示的通信裝置10中,藉由編碼器電路114,八位 订的傳^料13〇被轉換為高料列㈣的傳信信號 參照第2圖,編碼哭雷政彳η站 位暫存器1 1 0 2所構成的平行轉g ^持暫存器1 1 0 1及移 的傳信資料! 30轉換為—/元轉的換串串歹路’將八位元平行 1103及JVRZI (Non Return ' 。〜。位兀停止電路 轉換後的串列信號編碼為遵u seZ£ 2)編碼器1 1 0 4將 # 4 ^ ,1 # ft ^131,;; I" ί ! " "J f ^ ^ ^ 處理串列信號的串列介面通二/代本型態中,將以 乜作為代表例來作詳細說明, 第11頁 2075-5763-PF(Nl).ptd 1255107 五、發明說明(8) 但關的數目’沒有特別限定,可為任意數目。 再-人參照第1圖,差勤 所產生的單邊傳信信心呢動益115接收、·扁碼器電路114 信號TD+及TD-。傳俨:=之轉換為+及'的傳信差動 點132及133。以4。號仙+謂-分別輪出至通信節 器115的差動通信作為//施十型態中’將以包括差動驅動 應用不限定於使用差,,,、動Γ /列f作評細說明,但本發明的 用在單邊通信上。 说的差動通信’本發明也可以應 矛收1: ι::°6在通仏節點132及測1式通信節點1 47這邊 和收u點m之㈣擇性地形成信號線路 , ===節點133及測試通信節點148這邊和收:; ::;Γ二: 形成信號線路。典型的信號開關為 機械開關或電開關,其用來切換信號線路之間的電性連 接0 分別在進行半雙工通信的正常通信動作時(以下稱 「正常動作時」)及回送動作時,信號開關丨〇 6及丨〇 7在通 信節點132、133及收信節點134、135之間形成信號線路。 信號開關1 0 6及1 0 7在後面之實施型態三中所說明、與 回送動作鄉一的另一測試模式(全雙工測試動作)中,在測 試通信節點1 4 7、1 4 8和收信節點1 3 4、1 3 5之間形成信號線 路。如後面所詳細說明的,在此另一測試模式中,來自另 一通信裝置的傳信差動信號被輸入至測試通信節點丨47及 148。 ” 於是,在正常動作時,輪入至通信節點丨3 2, 1 3 3、來
2075-5763-PF(Nl).ptd %\2 頁 : - 1255107 五、發明說明(9) 自另一通L I置中之傳信機的傳信差動信號被作為收信差 動信號RD +, RD-而傳送至收信節點丨34, 135。另_方面, 在回送動作時,本身之傳信機丨〇 1所產生的傳信差動信號 TD +, TD-被作為收信差動信號RD +, RD_而傳送至收信節點 134, 1 35。以下將傳信差動信號TD+,TD_作為一組,將 R D +, R D作為另一組,來說明這作為這兩組的串列介面通 信,但如刖面所述,本發明的應用不限定於此種成對的串 列介面規格。 收信機100包括差動接受器1〇9、信號開關11〇 '時基 資料復原電路1 1 1、彈性緩衝器電路丨丨2、解碼器電路 113 。 差動接受器1 0 9將傳送至收信節點丨34,丨35的收信差 動信號RD +, RD-轉換為單邊的串列信號136。信號開關i 1〇 將由差動接受器1 〇 9所輸出的串列信號i 3 6及由編碼器電路 11 4所輸出的傳信信號丨3 1這邊作為收信信號丨3 7來作選擇 性輸出。 時基資料復原電路丨n從收信信號丨37提取出時基及資 料’產生復原時基1 3 8及復原資料1 3 9。 彈性緩衝器電路11 2作為復原時基丨3 8及收信時基丨4 3 之間的時序差緩衝電路而設置,其以F丨F〇 (F i r s t I ^ First Out)的方式,從復原時基丨μ及復原資料丨μ產生與 收信時基1 4 3同步的同步資料信號丨4 〇。解碼器電路丨丨3將 同步貢料信號1 4 0轉換為八位元平行的收信資料丨4 1。 茶照第3圖,解碼器電路113具有NRZI解碼器11〇5、位
第13頁 2075-5763-PF(Nl).ptd 1255107 五、發明說明(10) 元非分止電路1106、移位暫 ⑽ZI解碼器1105及位元:1107、保持暫存器1108。 同步資料信號140解碼為_列止電路11 06將串列信號的 列資料由移位暫存器U07及保貝#。再,解碼之後的串 轉換平行電路轉換為八位元::::1!08所構成的串列 再次參照第1圖,時基 :=…1關110接收作輪㈣37來傳=傳% 基誤差成分)。 子估傳k機101的波形品質(時 資料比較電路105比較輸入至傳信機101的傳信 =和^收^機100輸出的收信資料141,產生用來顯示比 車乂、、、。果的負料不一致檢測信號1 g 〇。 接下來將說明第1圖所示之通信裝置i 〇的回送動作。 _本^明之通信裝置的回送動作包括第一及第二回送測 忒在第回送測試中,在對收信時基及傳信骑基這邊強 制她加%基疾差、頻率誤差、時基波形變化及相位變化中 至少其中一項的狀態下,執行收信機丨〇 〇或傳信機1 〇 i的故 障檢測測試。另一方面,在第二回送測試中,在將收信時 基及傳L日可基作為共用時基的狀態下,執行用來評估傳信 機1 0 1之波形品質(時基誤差成分)的故障檢測測試。 如已經說明過的,分別在第一及第二回送測試中,信 號開關1 0 6及1 〇 7在通信節點丨3 2,;[ 3 3和收信節點1 3 4, 1 3 5 之間形成彳§號線路,所以,傳信機1 0 1所產生的傳信差動 信號TD +,TD -作為收信差動信號RD+,RD-被傳送至收信節
2075-5763-PF(Nl).ptd 第14頁 1255107 五、發明說明(11) 點 1 3 4,1 3 5。 另外,信號開關1 1 〇將差動接受器丨〇 9所 號136當作收信信細,形成用來將之傳送;== 的信號線路。 王俊权电路群 首先’言兒明第-回送測試。在實施型態—之通 1"的第二回送測試中’對傳信機1〇1的傳信時基i 46強: 施加時基誤差、頻率誤差、波形變化及相位變化中至小苴 中-項。料,時基開關116選擇從時 二: 的調變時基信號145 ’將之作為傳信時基146,電:1〇4:出 器電路1 14及資料比較電路丨〇5。 、、扁碼 時基調變電路104從構成内部時基群144的複數個 互異的時基信號中選擇一個,將之作為調變時基信號 來輸出。後面會說明時基調變電路丨〇4的詳細〜 從内部時基群“4中選擇的那一個相位 = :調變時基信麵的相位。另外,藉由自動選;内;Γ; 土 44,或者精由使用外部控制作動態 信號"5的相位、頻率、時基波形(二 如,藉由將所選擇的時基信號依次切換至相位延遲 的方向’可使调變時基信號145的頻率低於作 部時基信號CLH的頻率(48〇MHz)。相對於此,^之内 擇的時基信號依次切換至相位提早的方向,可 信號145的頻率高於作為基準的頻率(48〇MHz)。灸 - 調變時基信號1 45的頻率可藉由切換内部時基群⑷的
2075-5763-PF(Nl).ptd 第15頁 1255107
選擇來控制。再者 時基的水準偏移邊 亦即時誤差的量。 之選擇的頻繁次數 的相位差來控制。 ’藉由在切換所選 緣,可控制該水準 時基誤差量可藉由 和分別於切換前後 擇之時基的瞬間變化 偏移邊緣的位置變化 切換内部時基群1 4 4 所選擇之時基信號間 Μ = 調變電路1G4所產生的調變時基信號145對 作马基準的内部時基 施加頻率誤黑、士 (亦即,收信時基143)強制 ' π、 目位變化、波形變化及時基誤差中至少其 中一項,來作調變。
f傳信機101中,編碼器電路114和傳信時基丨46同 Αΐ’αΐ二u位元平行的傳信資料130產生串列傳信信號 Z)。此時’由於對傳信時基1 4 6以時基調變電路 #強制施加頻率誤差、相位變化、時基波形變化及時基 ^ 〇中至少其中一項,所以拿與傳信時基1 4 6同步的傳信 ^ 5虎131和作為基準的内部時基信號CLKI(收信時基ι43)作 比車乂,亚對其施加頻率誤差、相位變化、波形變化及時基 誤差中至少其中一項。
傳信信號1 3 1藉由差動驅動器丨丨5轉換為傳信差動信號 Tf +,TD-( 48 0MHz)之後,經過信號開關106及1〇7,作為收 L差動L號r D +, R D -而被輸入至收信機1 〇 〇。結果,連同 48 0MHz的傳信差動信號71) +, tD_及收信差動信號仙+, RD- ’和傳信信號1 3 1 一樣,被施加以頻率誤差、相位變 化、波形變化及時基誤差中至少其中一項。 如已Μ說明過的,在收信機1 〇 〇中,藉由差動接受器
2075-5763-PF(Nl).ptd
第16頁 1255107 五、發明說明(13) 109 ’將收信差動信號rd +, rd-轉換為單邊的串列信號 1 3 6 ’此單邊信號透過信號開關1丨〇,作為收信信號丨3 7被 輸入至時基資料復原電路1 1 1。 時基資料復原電路1 1 1從收信信號1 3 7復原時基及資料 所產生的復原時基1 38及復原資料1 3 9在收信信號1 3 7中包 括了頻率誤差、相位變化、波形變化及時基誤差中至少其 中一項,所以也對復原時基1 3 8作動態的變化。結果,可 動悲地運作時基資料復原電路1 1 1,並在接近實際通信的 狀態下運作收信機1 〇 〇。
反之’在習知之通信裝置的回送動作中,傳信機及收 信機和共用的時基信號同步動作,所以在收信信號丨37中 不含頻率誤差、相位變化、波形變化及時基誤差中的其中 、項。因此’復原時基1 3 8的相位也被固定,於是時基資 料復原電路1 1丨的動作頻率降低,無法在接近實際通信的 狀態下運作收信機1〇〇。 、” " 彈性緩衝器電路112吸收收信時基丨43和時基資料復) 電路111所復原之復原時基138的頻率誤差,產生與收信〖
ί If同步的串列同步資料信號140。同步資料信號140藉 由解,态電路11 3轉換為八位元平行的收信資料丨4丄。 資料比車乂電路1 〇 5根據比較輸入傳信機之傳 =收信機m戶斤輸出之收信:#料144是否一致的專^果貝,2
1255107 五、發明說明(14) 信機1 0 0中沒有異常,資料不一致檢測信號1 5 〇會設定為顯 示傳信資料1 3 0及收信資料1 4 1 一致的水準。於是,藉由提 取一位元的資料不一致檢測信號1 5 0,可從外部判斷收信 機1 0 0是否正常。 如此,在第一回送測試中,收信機1 〇 〇與作為基準的 内部時基信號C L K I同步動作,另一方面,傳信機1 〇 1與調 變時基信號1 4 5同步動作。結果,不必使用高速且高價的 測試裝置,藉由回送動作,便可在各種狀況下運作時基資 料復原電路1 1 1及彈性緩衝器電路11 2,並在接信實際動作 的狀態下執行收信機1 0 〇的異常檢測測試。 接著說明第二回送測試。在第二回送測試中,時基開 關1 1 6選擇和收信時基1 4 3共用的時基亦即内部時基信號 CLK I ’將之作為傳信時基1 4 6並供應至編碼器電路1 1 4及資 料比較電路1 0 5。結果,在收信機1 〇 〇及傳信機丨〇 1這兩 邊’不作調變,而供應作為基準的48〇MHz之内部時基信號 CLKI 〇 藉此’傳信機1 0 1和未調變的内部時基信號CLK丨同 步,產生傳# #號1 3 1及傳信差動信號T D D _。傳信差 動信號TD +,TD-透過信號開關1〇6及1〇7,輸入至收信機 100 ° ,收信機10 〇中,和上述第一回送測試中的情況一 樣,藉由差動接文器1 〇 9所得到的串列信號丨3 信號1 3 7來傳送。 時基誤差測試電路丨08將構成内部時基群1乜的丨〇個相
2075-5763-PF(Nl).ptd 第18頁 1255107 五、發明說明(15) 位互異的時基信號的各邊_ ^ 差動偏移寬度當作時基誤^ Y彳§信號1 3 7的邊緣之間的 得到的差動偏移寬度超過一11剛。具體來說’若如此所 號1 4 9設定為既定水準。 疋7準’便將時基誤差檢測信 藉由包括此種時基誤差測 傳信機101和共用時基同+私、/電路108,在收信機1 00及 且高價的測試裝置,可根攄一的-回送動作中,不必高速 149的輸出,來檢測出傳传機=之時基誤差檢測信號 說是否冑時基誤差的異常械1〇0 ^皮形品質是否異常或者 另外,收信信號137藉由時基資 ;衝器電川Μ解碼^路113,轉換〜位元的收^ 1 4 1。於:在弟一回适測試中,也可藉由資料比較電路 105比較收信機100所得到的收信資料141和輸入至傳信機 101的傳信資料130,檢測出傳信機1〇1或收信機1〇〇是否昱 t ° 、 此外,在以上所說明的第一及第二回送測試中任一測 試中,也可將來自編碼器電路丨丨4的串列傳信信號丨31作為 收信信號1 3 7 ’形成直接傳送至收信機丨〇 〇内部的信號線 路,以此種方式來設定信號開關11 〇。
在此情況下,可繞過差動驅動器1丨5及差動接受器1 〇 9 來執行第一及第二回送測試。藉此,在未曾繞過差動驅動 器1 1 5及差動接受器1 0 9的回送測試中來檢測是否異常,並 且,若藉由繞過差動驅動器1 1 5及差動接受器1 〇 9的線路所 進行的回送測試未檢測出異常,可判斷差動驅動器11 5或
2075-5763-PF(Nl).ptd 第19頁 1255107
可簡易判斷差動接受器 所以要找出異常產生的 差動接受器109為異常。換言之 1 0 9及差動驅動器1 1 5是否有故障 位置變得容易。 圖所示之通信裝置10中的主要電 接者將洋細說明第1 路的構造。 參照第4圖,時基調變電路1〇4具有作為十位元之上/ 下計數器的環型計數器3 0 0和選擇器電路3〇ι。 環型計數器3㈣具有選擇器3ΰ2Λ路Γ㈣3。選擇器 302及正反器3 03 設有構成内部時基群144的10個信號 數。 口儿 第5圖為說明内部時基群1 4 4的波形圖。 參照第5圖,如已經說明過的,内部時基群丨44的相位 互異,而且,由同一頻率(4 80MHz)的10個時基信號 144-0〜144-9所構成。關於時基信號144-〇〜144-9,相鄰之 時基信號之間的相位差均分為1 / 1 〇周期。亦即,時基信號 144-η (η: 0〜9的整數)比時基信號l44-(n-1)要延遲";[〇 周期個相位。另外,時基信號1 4 4 - 0比時基信號1 4 4 - 9要延 遲1 / 1 0周期個相位。 再次參照第4圖,與時基信號1 4 4 - 0對應的選擇器3 〇 2 接收顯示計數值的S C L K [ 0 : 9 ](統一標記為 S C L K ( 0 )〜S C L K ( 9 ),以下關於複數個位元的信號,也作同 樣的標記)中的SCLK(9)及SCLK(1 ),選擇性地輸出與上/下 識別信號3 1 1對應的一邊。以下,輸入至各選擇器3 〇 2的 S C L K [ 0 : 9 ]的位元一 一錯開,例如,對與時基信號1 4 4 - 1對
2075-5763-PF(Nl).ptd 第20頁 1255107 五、發明說明(17) 應的選擇器3 02,輸入了 SCLK(O)及SCLK(2),對與時基信 號144-9對應的選擇器30 2,輸入了SCLK(8)及SCLK(〇)。 與第η (以下亦稱「第η相位」)個時基信號對應的正反 器3 0 3回應用來規定環型計數器3 0 0之計數時序的外部觸發 亦即計數時基3 1 0的偏移邊緣,抓取來自與之對應的選擇 器3 02的輸出,作為SCLK (η)來輸出。此外,計數時基3 可具有固定周期及不固定周期。 結果,SCLK[0 : 9]作為時基選擇信號313,亦即設定為 僅一位元和其他位元不同的水準(例如”丨”)的十位元—丨熱 代碼,傳送至選擇器電路3 〇 1。 … 奚上/下减別#號3 1 1為π 0 "時,回應計數時基3 1 〇並對 SCLK[0 : 9]向下計數,從SCLK(n)二”丨"的狀態變成 SCLK(n- 1 ) = ” 1”的狀態。另外,從SCLK(〇) =,,j”的狀能變成 SCLK(9) = n 1"的狀態。 ^ 相對於此,當上/下識別信號3丨!為"丨”時,回應數 時基310並對SCLK[0:9]向上計數,從SCLK(n) = ”丨" 熊 變成SCLKU+1)二”1”的狀態。另外,從SCLK(9) = ni"的狀。態 變成S C L K ( 0 )二π 1 ”的狀態。 〜
選擇器電路301根據時基選擇信號313選擇 基群144之10個時基信號144_〇〜144_9中的—個, 第0相位 調變時基信號145來輸出。例如,在時基;’ 當SCLIKOPr,時,選擇時基信號144一〇〜144 灿3中 的時基信號1 4 4 - 0。 於疋,在上/下識別信號3 1 1為"0,,的情況下,和計數
2075-5763-PF(Nl).ptd 第21頁 1255107 五、發明說明(18) 時基310的起始邊緣同步,選擇器電路3〇ι所選擇的時基信 號從第η相位的時基信號144-η移位至第(n—〇相位的時基 信號144-(η-1)。不過,在η = 0的情況下,從時基信號 1 4 4 - 0移位至時基信號1 4 4 - 9。結果,調變時基信號η 5的 相位漸漸變快’且頻率變高。另外,調變時基信號145的 邊緣在各個計數時基3丨〇的起始邊緣移位,藉此,可強制 產生時基誤差。 在上/下識別彳㊂$虎3 1 1為π 111的情況下 相反地
數時基310的起始邊緣同步,選擇器電路3〇1所選擇的時邊 信號從第η相位的時基信號丨44_η移位至第(n+l )相位的時 基信號144-( η + 1)。不過’在η = 9的情況下,從時基信號 1 相44位9斬移新位時基信號144 —〇。結果,調變時基信號145的 相位漸漸^慢,日相玄你彳 產生時基誤差。 ^起始邊緣移位,藉Λ,可強制 率誤差、相位的内部時基信號CUI強制施加頻 調變電路104所基誤差中至少其中-項來對時基 接著說明在第周變時基信號145作調變。 構造。 在弟—回送測試中所使用的資料比較電路的 機的八位元平行之2傳衝器電路9〇1接收輪入至傳信 146。如—明貝料130和收信時基⑷、傳信時基 兄月過的,在傳信時基146中,應用時
1255107 五、發明說明(19) 電路1 0 4所產生的調變時基信號1 4 5,收信時基1 4 3相當於 作為基準的内部時基信號CLKI。 彈性緩衝器電路9 〇 1具有與第1圖所示之彈性緩衝器電 路1 1 2相同的功能,其作為用來吸收收信時基1 4 3 (内部時 基信號CLK I )及傳信時基1 4 6 (調變時基信號1 4 5 )之時基間 時序差的緩衝電路來設置。亦即,彈性緩衝器電路9 〇 1接 收傳信資料1 3 0,在其以傳信資料1 3 0和收信資料1 4 1之時 序差的時間内滯留於内部之後,將傳信資料丨3 〇作為信號 9 03輸出。結果,信號90 3和由收信機10〇所輸出的收信資 料141同步。 比較電路9 0 2根據比較來自彈性緩衝器電路9 〇 1之信號 90 3和來自收信機丨00之收信資料丨41是否一致的結果,產 生資料不一致檢測信號1 5 0。 如此’針對收信機1 〇 〇,將作為基準的内部時基信號 C L K I作為收信時基1 4 3來供應,另一方面,針對傳信機 1〇1,在供應調變時基信號145的回送動作(第一回送測試) 中,可使輸入至傳信機的傳信資料和從收信機所得到的收 h資料同步,並執行是否一致的比較。 接著說明在第二回送測試中所使用的時基誤差測試電 路的構造。 參妝第7圖,第1圖所示之時基誤差測試電路丨〇 8具有 日寸基取樣為5 0 1和相位比較電路5 0 4。時基取樣器5 〇丄在回 應串列收信信號137的時序中,對構成内部時基群144的1〇 個時基信號作取樣。如已經說明過的,在回送動作時,作
2075-5763-PF(Nl).ptd 第23頁 1255107 五、發明說明(20) ^收信信號的串列信號1 37為來自本身傳機丨〇 i 號131對應的信號。 ^ 時基取樣器5 0 1根據在串列信號丨3 7之正邊緣(起始 緣)中所取樣的資訊輸出正邊緣位置資訊5〇2 ’根據在°透 緣(起始邊緣)中所取樣的資訊輸出負邊緣位置資訊㈧、。 亦即,正邊緣位置貧訊5 02代表串列信號丨37的正邊 於構成内部時基群144的10個時基信號144_〇~144_9 =在 個相位間。亦即,正邊緣位置資訊5〇 、那 正邊緣的相位。 ^ Μα #^137 ^ 同樣,負邊緣位置資訊50 3代表串列信號137的 存在於構成内部時基群1 44的1 0個時基信號丨44_ 〇〜m逯= 的那個相位間。亦即,負邊緣位置資訊5〇3代表 9中 137的負邊緣的相位。 甲〜包號 相位比較電路504接收用來指示相位比較動作 信號5 0 5、代表時基誤差容許值的信號5〇6、來自日士’始 器501的正邊緣位置資訊5 0 2及負邊緣位置資訊5〇^。土取樣 比較電路5 〇 4檢測出正邊緣位置資訊5 〇 2及負邊緣位相_位 50 3的相差值,若該相差值大於信號5〇4所顯示的規^ =訊 則檢測出其超過時基誤差容許值,將時基誤差 〇 ’ 1 4 9設定為i η n a ν e 1狀態。 ' ° ^ 芩照第8圖,第7圖所示之時基取樣器5 〇 i包括正时 電路6(Π〜6 0 5。各正反器電路601〜6 0 5分別與構成内Λ反士器 群1 4 4的1 〇個時基信號1 4 4 - 0〜1 4 4 - 9對應,统一庐々5日守基 一一設置的正反器。 、、,知冗為1M固
1255107 發明說明(21) 正反器電路601回應串列信號137的正邊緣,從構成内 部時基群1 4 4的1 0個時基信號1 4 4 - 0〜1 4 4 - 9的各個水準中取 樣,產生十位元的信號6 0 6,並將之輸出。同樣,正反器 電路6 0 4回應串列信號1 3 7的負邊緣,從構成内部時基群 144的10個時基信號144-0〜144-9的各個水準中取樣,產生 十位元的信號60 8,並將之輸出。正反器電路6〇2回應串列 信號137的負邊緣,從正反器電路6(Π所輸出的十位元信號 6 0 6取樣,產生十位元的信號6 〇 7,並將之輸出。 °〜
正反器電路60 3回應串列信號137的正邊緣,從正反器 電路6 0 2所輸出的十位元信號6 〇 7取樣,產生十位元的作 號’並將之作為正邊緣位置資訊502來輸出。正反哭電5路 60 5回應串列信號〗37的正邊緣,從正反器電路6〇4^ 的十位7L信號60 8取樣,產生十位元的信號,並將 負邊緣位置資訊5 0 3來輸出。 第9圖說明時基取樣器電路的動作例。 =應串列信號137的正邊緣’從構成内部時基群144的 10個時基信號144-0〜144-9的各個水準中取樣 設定為"1 0, b 1 0 0 0 〇 〇 1 1 1 1 "。亦即 ’ 〇 唬6 0 6 被 元之間所取樣的資料從"Γ變成,即。,二,』和第Η立 置代表正邊緣7〇1的相位。在此情況下此攸主丨變成0的位元位 144-〇及144—1的正邊緣間,存在 下’上表示在時基信號 在此,時基信號144-0及144-1的正t娩137的邊緣。 稱為第0相位範圍’信號606的值則解钱、,間的相位範圍 相同,從第一相位範圍到到第9相°貝,'、、〇」。以下亦 位轮圍’亦存在著信號
1255107 五、發明說明(22) 606的值「1」〜「9」。除了以正反器電路602及603來對此 信號6 0 6取樣外,轉換為與串列信號1 3 7之正邊緣7 0 3同步 之信號的,正是正邊緣位置資訊5 0 2。亦即,正邊緣位置 資訊50 2的值與構成内部時基群1 44的時基信號數對應,存 在於「0」〜「9」之間。在第9圖的範例中,正邊緣位置資 訊 5 02 為·’10’ blO —OOOO — llll,1 ,其值為「〇」。 ' 同樣,藉由正反器電路6 0 3,與串列信號1 3 7的負邊緣 70 2同步並從内部時基群144中取樣,藉此得到信號6〇8。 信號60 8變成”10’ b00 —0111—11〇〇”。在此信號6〇8中,值 在第7位元和第8位元之間從1變成〇,表示負邊緣7 〇 2存在 於時基信號1 4 4 - 7及1 4 4 - 8之間亦即第7相位範圍内。亦 γ ’具有"10, boo-oumoo”之水準的信號6〇8的值被解 呂貝為 7」。 —接著’言兒明接收這些正邊緣位置資訊5〇2及負邊緣位 置貧訊5 0 3之相位比較電路5 〇4的動作。 J 10圖為說明相位比較電路5〇4之動作的流程圖。相 位比較電路5 0 4在各個串列作辦〗q 之流程圖所示的動作 虎137的正邊緣,執行第1。圖 圖鱼當相位比較動作開始時(步驟801),確 涊施加於相位比較電路5 〇 4的 ^ 號⑽的值為|,Γ,㈣1 比=號5(35的值,若開始信 斷為開始比較相位的;;下1始:J目位(步广_。在判 目前的正邊緣位置資訊5 0 2作:為相位比較的初始值,將 等(步驟803 )。在此階段,由於:相位,倚存至暫存器 、未杈測出錯誤,所以時基
1255107 五、發明說明(23) 誤差檢測信號1 4 9的值為”(Γ ,亦即,盔 s 士 ; — η k …、錯铁(步驟8 0 4 ) 〇 另一方面’在步驟8 0 2中,㈣信號5 在相位比較已經開始的情況下,由爷〕值為U , 位置資訊502的值和在步驟8 02中儲存於J :::的正:緣 位的值之間的差的絕對值被計算成相 / 4之初口相 此相差值(相位差)大於信號506所表相;立的差日2驟州)。若 (容許值),則時基誤差檢測信號;^决差珉大值 〇 古品以、^ 攸又疋為1 (步驟80 6 ) 〇 另一方面,右初始相位值的和正邊緣位置資 間的差的絕對值小於時基誤差最大值,則目二 ' 之 置資訊503的值和初始相位的值之間的差的絕?〜邊二位 成相位差,然後判斷此相差值(相位差)和 ^值\4异 的大小關係(步驟8 0 7 )。 、'取 值 在步驟80”,若初始相位的值和目前 資訊的值之間的差在容許值以下,則判斷為無錯誤,置 誤差檢測信號的值被設定為” 〇 ”(步驟8 〇 4 )。士 各:基 =立的正邊緣位置資訊5 0 2及負邊緣位置;此訊5〇當3 :: 移置(相位差)兩者皆小於時基誤差最大值(容許值)日士,0偏 斷為「無錯誤」,當其為在此之外的情況時/判斷z y判 時基誤差」,然後結束相位比較動作(步驟808 )。〜、有 藉此,在收信機100及傳信機1〇1和共用時美同牛 的回送動作(第二回送測試中’不需要高速且高&價的^^乍 裝置’可根據一位元的時基誤差檢測信號丨4 9的輸出,二 測出傳信機1 0 1的波形品質是否異常或者說是 h 差的異常。 男守&疾
2075-5763-PF(Nl).ptd 第27頁 1255107
五、發明說明(24) 之通信裝置, 不需要使用高 可評估接近實 檢測測試及傳 如以上所說明,藉由本發明實施型態一 在第一及第二回送測試中至少其中一測試, 速且高價的測試裝置將許多信號引至外部, 際動作時的狀態下的收信機及傳信機的異常 信機的波形品質(時基誤差成分)。 實施型態二.
參照第11圖,本發明實施型態二之通信裝置1〇#相較 於第1圖所示實施型態一之通信裝置丨〇,時基供應選擇 路102的構造不同。亦即,在實施型態二之通信裝置 中,作為基準的内部時基信號CLKI(48〇MHz)直接1作 日守基1 4 6 #供應至傳信機丨〇 !,另一方面,時基開關1 1 μ與 收信機1 0 0對應而設置。 /' Β守基開關1 1 6選擇性地將作為傳信時基丨4 6 #來使用的 内部時基信號CLKI及時基調變電路丨04所輸出的調變時基 h號1 4 5作為收信時基1 4 3 #供應至收信機1 〇 〇。通信裝置 1 〇 #中其他部分的構造和實施型態一之通信裝置丨〇相同, 在此不再詳細說明。
藉由此種構造,在實施型態二的構造中,不對傳信機 101所產生的傳信信號131及傳信差動信號TD +, TD-施加頻 率誤差、相位變化、波形變化及時基誤差。收信機丨〇 〇將 不具有頻率誤差、相位變化、波形變化及時基誤差的傳信 差動信號TD+,TD-或傳信信號131作為收信信號137來接 收0 不過,用來將收信信號1 3 7轉換為收信資料1 4 1的彈性
2075-5763-PF(Nl).ptd 第28頁 1255107 五、發明說明(25) 一 緩衝器電路1 1 2及解碼器電路丨丨3和調變時基信號丨4 5同步 動作,藉由在和實施型態一相同的第一回送測試,可執行 強制施加頻率誤差、相位變化、波形變化及時基誤差中至 少其中一項的狀態下亦即在接近實際動作的狀態下的收信 機及傳信機的異常檢測測試,而不需要使用高速且高價白3 測試裝置。 ' 另外’若變更時基開關1 1 6的設定,亦可照樣執行與 實施型態一相同的第二會送測試。亦即,藉由包括時基誤 差測試電路,不必使用高速且高價的測試裝置將許多信號
引至外部’便可檢測傳信機的波形品質是否異常或者說是 否有時基誤差的異常。 實施型態三. 在實施型態三中,使用於實施型態二中所說明過的半 雙工通信裝置1 0或1 0 #,以下將說明以全雙工型態來動作 且用來執行高速故障檢測測試的測試模式。 在實施型態三之測試模式中,在第i圖及第丨丨圖分別 所示之通信裝置1 0及1 〇 #上,信號開關丨〇 6及1 〇 7在測試通 信節點1 47、1 48和收信節點丨34、丨3 5之間形成信號線路。 亦即,在各通信裝置1 〇, 1 〇 #的内部,本身的通信節點 1 3 2, 1 3 3和收信節點1 3 4,1 3 5之間的信號線路被遮斷。 在第1 2圖中’顯示實施型態三之測試模式中的通信裝 置間的信號線路。 參照第1 2圖,在實施型態三的測試模式中,兩個通信 I置1 0 A及1 0 B之間的信號被交換。通信裝置1 〇 a於傳信機
2075-5763-PF(Nl).ptd 第29頁 1255107
五、發明說明(26) 101上j字傳信資料2〇1作為傳信資料13〇—a來接收,並轉 為傳#差動信號,從通信節點132-A, 133 — A輸出。同、, 通信裝置10B於傳信機ι〇1上將傳信資料2〇5作為傳信資’ 130-B來接收,並轉換為傳信差動信號,從通信節點、/ 132 - B, 133-B輸出。 再者,在通信裝置10A的通信節點丨32-A, 133-A和通 信裝置10B的測試通信節點147 —B, 148 —B之間形成信號= 路,同樣,在通信裝置1 〇 β的通信節點1 3 2 - B, 1 3 3 - B和通
信裝置10Α的測試通信節點147-八,148 —Α之間形成信號= 路。 於疋 刀別在通“裝置1 〇 Α及1 0 Β上,透過信號開關 106及107,輸入至測試通信節點147, 148的另一通信裝置 所傳來的傳信信號被作為收信信號來接收。 、 藉由形成此種信號線路來執行故障檢測測試,通信裝 置10A的收信機1〇〇接收通信裝置1〇b的傳信機1〇1所產^白^ 傳信信號,產生收信資料2 0 8 ( 1 4 1 - A )。同樣,通信裝置 10B的收信機1〇〇接收通信裝置10A的傳信機1〇1所產生的傳 信信號,產生收信資料2 04 ( 1 4卜B)。
於疋’藉由比較輸入至通信裝置1 〇 A的傳信資料2 〇 1和 由通信裝置1 0 B所輸出的收信資料2 0 4並藉由比較輸入至通 信裝置10B的傳信資料2 0 5及由通信裝置l〇A所輸出的收信 資料20 8,可同時檢測出通信裝置1〇 A及10B是否異常。亦 即,通信裝置的異常檢測可以兩倍的速度來進行。另外, 若對通信裝置10A及10B應用事先判斷無異常的通信裝置,
2075-5763-PF(Nl).ptd 第 30 頁 1255107 五 、發明說明(27) ^ 可以高速檢測出另一 此外,藉由組合實;1 f是否異常。 也可執行實施型態三二=g=的通信裝置10#A A1〇#B, 態-的通信裝置1〇和實施型能式沾或,,藉由組合實施型 行實施型態三的測試楔式。心—的通信袈置10#,也可執 此外,在實施型態二 、^、 、 1 〇 #内的收信時基及傳信時美式中,各通信裝置丨〇, 的目的,和第一及第二回送士應可根據故障檢測測試 如此,在本發明實施型熊二=的,中一動作相同。 置有#號開關的半雙工通作狀置、j °式模式中,可使用配 測試通信節點及通信節點::和收;:點該信號開關可在 成信號線路 '然後藉由將兩個通芦;匕之間選擇性地形 在全雙工狀態下執行高速故障檢;”則試相互連接在-起’ 相對於此,如在實施型態—和實施 的,在各通信裝置中,若藉由信號開關1〇〜^中所說明> 節點132, 133和收信節點1 3 4 1 35 成07,在通化 l7Rt〇T rRli . ! , T Q 1 ^ D之間幵/成k號線路,可 以BIST (Bin It In Self Test)的方式來執行 回送測試。 乐 或弟一 以上在本發明實施型態一至三中說明了遵照US B 2 〇 規格的通信裝置的構造,但本發明的應用不限於此種情 況。亦即,本發明亦可應用於遵照「IEEE ( Insti tute Electrical and Electronic Engineers) 1394」、「PCI Express」、「Serial ATA 」、厂LVDS」、rRapid 10」 等其他任意串列介面規格及「AT A」之類的平行介面規格
2075-5763-PF(Nl).ptd 第31頁 1255107 , 五、發明說明(28) 中的任何一種規格。 另外,關於通信裝置的動作頻率及傳信/收信資料位 元數,不限定於本實施型態中的480 MHz及八位元寬度,同 樣可針對任意條件來應用本發明。 再者,在本發明實施型態一至三中,說明了包括收信 機的通信裝置,其中,收信機油差動接受器、時基資料復 原電路、彈性緩衝器電路及解碼器電路所構成,對於包括 以〇 v e r s a m p 1 i n g方式之收信機為首的其他收信機的通信裝 置,同樣可應用本發明。 到此已詳細說明本發明,但以上這些僅作為範例,並 不限定本發明的應用,本發明的精神和範圍僅規範於附加 的申請專利範圍中。
2075-5763-PF(Nl).ptd 第32頁 1255107 圖式簡單說明 第1圖為方塊圖,顯示本發明實施型態一之通信裝置 的整體構造例。 第2圖為方塊圖,顯示第1圖所示之編碼器電路的構造 例。 第3圖為方塊圖,顯示第1圖所示之解碼器電路的構造 例。 第4圖為方塊圖,顯示第1圖所示之時基調變電路的構 造例。 第5圖為說明内部時基群的波形圖。 第6圖為方塊圖,顯示第1圖所示之比較電路的構造 例。 第7圖為方塊圖,顯示第1圖所示之時基誤差測試電路 的構造例。 第8圖為電路圖,顯示第7圖所示之時基取樣器的構造 例。 第9圖說明第8圖所示之時基取樣器電路的動作例。 第1 0圖為流程圖,說明第7圖所示之相位比較電路的 動作例。 第1 1圖為方塊圖,顯示本發明實施型態二之通信裝置 的整體構造例。 第1 2圖說明本發明實施型態三之測試模式中通信裝置 間的信號線路。 【符號說明】 10, 10A, 10B, 10#, 10#A, 10#B 通信裝置
2075-5763-PF(Nl).ptd 第33頁 1255107 圖式簡單說明 100 收信機 101 傳信機 102 時基供應選擇電路 103 時基產生電路 104 時基調變電路 105 資料比較電路 106, 107, 110 信號開關 108 時基誤差測試電路 109 差動接受器 1105 NRZI解碼器 1106 位元非停止電路 1 107 移位暫存器 1108 保持暫存器 111 時基資料復原電路 112, 90 1 彈性緩衝器電路 113 解碼器電路 1 14 編碼器電路 115 差動驅動器 1 16 時基開關 131 傳信信號 130, 130-A, 130-B, 201, 205 傳信資料 132, 133, 132-A, 133-A, 132- B, 133-B 通信節, 134, 135 收信節點 137 收信信號(串列信號) 138 復原時基 139 復原資料 140 同步資料信號 141, 141-A, 141-B, 204, 208 收信資料 142 外部時基 143, 143# 收信時基 144 内部時基群 144-0 〜144-9 時基信號 145 調變時基信號 146, 146# 傳信時基 147, 1 4 8, 1 4 7-A, 148 - A, 147- B, 148-B 測試通
2075-5763-PF(Nl).ptd 第34頁 1255107
圖式簡單說明 149 時基誤差檢測信號 150 資料不一致檢測 300 環型計數器 301 選擇器電路 302 選擇器 303 正反器 310 計數時基 311 上/下識別信號 313 時基選擇信號 501 時基取樣器 502 正邊緣位置資訊 503 負邊緣位置資訊 504 相位比較電路 505 開始信號 60卜 6 0 5 正反器電路 6 0 6, 6 0 8 信號 701 正邊緣 702 負邊緣 902 比較電路 CLKI 内部時基 RD +, RD- 收信差動信號 TD +, TD- 傳信差動信 2075-5763-PF(Nl).ptd 第35頁

Claims (1)

1255107
1 · 一種通信裝置 傳信機,其具有 換為傳信信號的編碼 ,包括: 和傳信時基同步動作且將 器電路; 傳信 資料轉 收^機,甘目士《彳 〃具有和收信時基同步動作且將收信 換為$ k貧料的解碼器電路·,及 日守基供應選擇電路,其控制對上述傳信機及上 機供應上述僖彳* I 、、k1寻七日守基及上述收信時基的情況; 上述時基供應選擇電路包括: 信號轉 述收信 日守基產生電路,其產生内部時基信號;及 日2基调變電路,其產生以上述内部時基信號為基準來 強制施加頻率誤差、相位變化、時基誤差及波形變化中至 少其中一項所調變而成的調變時基信號; 上述時基供應選擇電路在正常動作時,將上述内部時 基信號分別作為上述傳信時基及上述收信時基來共用供 應,另一方面,在回送動作時,作為上述内部時基信號、 上述傳信時基及上述收信時基的一邊來供應,並且作為υ 述調變時基信號、上述傳信時基及上述收信時基的二 來供應。 乃一邊 2 ·如申請專利範圍第1項之通信裝置,其中,上士 $供應選擇電路包括與上述傳信機對應而設置的: 關,上述時基開關對上述傳信機而言,在上述正汗 將上述内料基信號作為上述傳信時基來供库,= 方面,在上述回送動作時,其將上述調變時基芦^另一 述傳信時基來供應,上述時基供應選擇電路對^為上
1255107 六、申請專利範圍 而言,分別在上述正常動及上述回送動作時,將上述内部 時基信號作為上述收信時基來供應。 3. 如申請專利範圍第1項之通信裝置,其中,上述時 基供應選擇電路包括與上述收信機對應而設置的時機開 關,上述時基開關對上述收信機而言,在上述正常動作 時,將上述内部時基信號作為上述收信時基來供應,另一 方面,在上述回送動作時,其將上述調變時基信號作為上 述收信時基來供應,上述時基供應選擇電路對上述傳信機 而言,分別在上述正常動及上述回送動作時,將上述内部 時基信號作為上述傳信時基來供應。 4. 如申請專利範圍第1項之通信裝置,其中,上述時 基產生電路具有和上述内部時基信號相同的頻率,並且進 一步產生複數個相位互異的時基信號, 上述時基調變電路包括: 計數器電路,其和外部觸發同步來變化計數值;及 選擇器電路,其從上述時基產生電路接收上述複數個 時基信號,並將上述複數個時基信號中對應上述計數值的 一個信號作為上述調變時基信號,對其作選擇性輸出。 5. 如申請專利範圍第1項之通信裝置,其中,該通信 裝置進一步包括資料比較電路,其比較輸入至上述編碼器 電路的傳信資料和從上述解碼器電路輸出的收信資料,並 產生與比較結杲對應的信號。 6. 如申請專利範圍第5項之通信裝置,其中,上述資 料比較電路包括:
2075-5763-PF(Nl).ptd 第37頁 1255107 六、申請專利範圍 緩衝電路,其接收上述傳信資料,僅於上述内部時基 信號和上述調變信號之時序差的時間内將其滯留於内部 後,輸出上述傳信資料;及 比較器,其比較從上述緩衝電路輸出的傳信資料和來 自上述解碼電路的收信資料。 7. 如申請專利範圍第1項之通信裝置,其中,上述傳 信機進一步包括將單邊信號之上述傳信信號轉換為差動信 號來輸出的差動驅動器, 上述收信機進一步包括將所輸入之差動信號轉換為單 邊信號之上述收信信號的差動接受器,上述通信裝置進一 步包括信號開關,在上述回送動作時,繞過上述差動驅動 器及上述差動接受器,直接將從上述編碼器電路所輸出的 傳信信號作為上述收信信號,該信號開關根據此信號線路 的需要而形成。 8. —種通信裝置,包括: 傳信機,其具有和時基信號同步動作且將傳信資料轉 換為傳信信號的編碼器電路; 收信機,其具有和時基信號同步動作且將收信信號轉 換為收信資料的解碼器電路; 時基產生電路,其具有和上述時基信號相同的頻率且 產生複數個相位互異的時基信號;及 時基誤差測試電路,其在回送動作時,根據上述收信 信號之偏移邊緣和上述複數個時基信號之偏移邊緣的相位 比較結果之偏移量,測試上述傳信機所產生的時基誤差。
2075-5763-PF(Nl).ptd 第38頁 1255107 六、申請專利範圍 9·如申請專利範圍第8項之通信裝置,其中,上述日士 基誤差測試電路包括: & ^ 時基取樣電路,其在上述各個收信信號的偏移邊緣 中,檢測出上述複數個時基中的每一個的水準;及 相位比=電路,其將在上述收信信號的偏移邊緣之 間、由上述時基取樣電路所檢測出的複數個時基水準 移量轉換為相位差。 1 0 ·如申請專利範圍第9項之通信裝置,其中,上述相 位比較電路產生檢測信號,其顯示轉換上述複數個時基水目 準之偏移量所得到的相位差是否超過既定的時基誤差^許 值。 1 1 ·如申請專利範圍第8項之通信裝置,其中,上述傳 信機進一步包括將單邊信號之上述傳信信號轉換為差動作 號來輸出的差動驅動器,上述收信機進一步包括將所輸又 之差動信號轉換為單邊信號之上述收信信號的差動接^ 器, & 上述通信裝置進一步包括信號開關,在上述回送動作 時,繞過上述差動驅動為及上述差動接受器,直接將從上 述編碼器電路所輸出的傳信信號作為上述收信信號,該信 號開關根據此信號線路的需要而形成。 1 2 · —種通信裝置,包括·· 通信節點及測試通信節點,其可和其他通信裝置交換 信號; 傳彳§機,其將所輸入的傳信資料轉換為傳信信號並將
2075-5763-PF(Nl).ptd 1255107
六、申凊專利範圍 之輸出$ u ^上述通信節點; 信資料.R ,、轉換輸入至收信節點的收信信號並輸出收 * 及 iB BB og ❿ 點這〜邊纟、、其用來在上述通信節點及上述測試通信節 其中,°上,收信節點之間選擇性地形成信號線路; 信節點及、^ ^,測試模式時’在上述通信裝置的測試通 裝置及各=L命點之間,分別形成信號線路,在上述通信 測試镇式日^ ^他通彳5 l置之中,上述信號開關在上述第一 信號線路。了’於本身的測試通信節點和收信節點之間形成 第一 申請專利範圍第Η項之通信裝置,其中,所謂 疋常動作二式,係指分別在與之相異的第二測試模式時及 通信節Ιέ it,上述通信裝置的信號開關在上述通信裝置的 i ^和收信節點之間形成信號線路。 作,&上述收信機分別與傳信時基及收信時基同步動 射上ϋ通信裝置進一步包括時基供應選擇電路,其控制 時基的情況, 纪得乜叶基及上述收信 上述時基供應選擇電路包括: 時基產生電路,其產生内部時基信號;及 日可基调變電路,其產生以上述内部時基信唯 強制施加頻率誤差、相位變化、時基 :二;土準來 了&决爰及波形變化中至
2075-5763-PF(Nl).ptd 第40頁 1255107 申請專利範圍 其:::;:::而成的調變時基信號; #琥分別作為上 2動作訏,將上述内部時 ’另-方面,在ΪΓ第;ίΐ述收信時基來共用供 ::J、上述傳信時基及上述收信守作為上述内部時 作為上述調、變拉I T基的一邊來批座,、, S 、广 基信號、上述傳传日车“? 應亚 另一邊來供應。 呀基及上述收信時基 1 5 ·如申請專利範圍 信機具有和上述時基信號+通信裝置,其中,上述 信信號的編碼器電路,;b " V作且將傳信資料轉換為 上述收信機具有和上 號轉換為收信資料的解碼器電ς j唬同步動作且將收信信 上述通信裝置進一步Z括·’ 時基產生電路,其具有和上、厂士 ^ 產生複數個相位互里沾士 述日守基#號相同的頻率且 , ,、的日守基信號;及 4基誤差測試電路, 收信信號之偏移邊缘* μ ::在弟—測試模式時,根據上述 相位比較結果之偏_曰述稷數個時基信號之偏移邊緣的 差。 …’測試上述傳信機所產生的時基誤
TW092118820A 2003-02-27 2003-07-10 Communication apparatus with failure detect function TWI255107B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003050683A JP2004260677A (ja) 2003-02-27 2003-02-27 通信装置

Publications (2)

Publication Number Publication Date
TW200417189A TW200417189A (en) 2004-09-01
TWI255107B true TWI255107B (en) 2006-05-11

Family

ID=33116033

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118820A TWI255107B (en) 2003-02-27 2003-07-10 Communication apparatus with failure detect function

Country Status (4)

Country Link
US (1) US20040205416A1 (zh)
JP (1) JP2004260677A (zh)
CN (1) CN100344089C (zh)
TW (1) TWI255107B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6925136B1 (en) * 2001-08-29 2005-08-02 The United States Of America As Represented By The Secretary Of The Navy Simultaneous frequency and phase synchronizer
US7486752B1 (en) * 2003-12-17 2009-02-03 Altera Corporation Alignment of clock signal with data signal
JP4676792B2 (ja) * 2005-03-17 2011-04-27 株式会社リコー データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置
JP2006303786A (ja) * 2005-04-19 2006-11-02 Kawasaki Microelectronics Kk データ送受信回路
JP4948077B2 (ja) * 2005-10-14 2012-06-06 ルネサスエレクトロニクス株式会社 送受信装置及びそれを用いた通信システム
JP2007155587A (ja) * 2005-12-07 2007-06-21 Nec Electronics Corp 通信装置
TWI332771B (en) * 2006-09-04 2010-11-01 Via Tech Inc Receiver and test method therefor
JP5096024B2 (ja) 2007-03-19 2012-12-12 株式会社リコー Usbコントローラ及びusbコントローラ試験方法
JPWO2008152695A1 (ja) * 2007-06-12 2010-08-26 富士通株式会社 電子装置、電子装置の試験方法
US20080310315A1 (en) * 2007-06-18 2008-12-18 Lecroy Corporation Equalized trigger
CN101378278B (zh) * 2007-08-29 2014-08-06 安捷伦科技有限公司 无线多入多出通信系统的信道测量
WO2009076097A1 (en) * 2007-12-06 2009-06-18 Rambus Inc. Edge-based loss-of-signal detection
JP5074300B2 (ja) * 2008-06-09 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置
CN102592636A (zh) * 2011-01-11 2012-07-18 上海华虹集成电路有限责任公司 一种nrzi解码并行设计电路
US8468398B2 (en) * 2011-01-20 2013-06-18 Advanced Micro Devices, Inc. Loopback testing with phase alignment of a sampling clock at a test receiver apparatus
CN104572543B (zh) * 2013-10-12 2019-04-09 成都信息工程大学 一种过采样高速串行接收器
US10289511B2 (en) * 2016-08-19 2019-05-14 Mixel, Inc. Differential physical layer device with testing capability
CN106500739B (zh) * 2016-11-18 2019-01-25 威科达(东莞)智能控制有限公司 一种与绝对值编码器通信的方法
US11334459B2 (en) * 2020-08-18 2022-05-17 Advantest Corporation Flexible test systems and methods
CN114338463B (zh) * 2021-12-31 2023-05-16 武汉为德股权投资合伙企业(有限合伙) 基于脉冲收缩延时链的安全检测电路、设备及检测方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06311208A (ja) * 1993-04-23 1994-11-04 Yokogawa Electric Corp 通信制御装置
US5714904A (en) * 1994-06-06 1998-02-03 Sun Microsystems, Inc. High speed serial link for fully duplexed data communication
US5793822A (en) * 1995-10-16 1998-08-11 Symbios, Inc. Bist jitter tolerance measurement technique
US5787114A (en) * 1996-01-17 1998-07-28 Lsi Logic Corporation Loop-back test system and method
JP2001034949A (ja) * 1999-07-23 2001-02-09 Matsushita Electric Ind Co Ltd ジッタ検出回路
US6816987B1 (en) * 2000-03-25 2004-11-09 Broadcom Corporation Apparatus and method for built-in self-test of a data communications system
US20030038681A1 (en) * 2000-06-02 2003-02-27 Masoud Djafari System and method of digital tuning a voltage controlled oscillator
US7486894B2 (en) * 2002-06-25 2009-02-03 Finisar Corporation Transceiver module and integrated circuit with dual eye openers
US6885209B2 (en) * 2002-08-21 2005-04-26 Intel Corporation Device testing

Also Published As

Publication number Publication date
US20040205416A1 (en) 2004-10-14
JP2004260677A (ja) 2004-09-16
CN1525681A (zh) 2004-09-01
TW200417189A (en) 2004-09-01
CN100344089C (zh) 2007-10-17

Similar Documents

Publication Publication Date Title
TWI255107B (en) Communication apparatus with failure detect function
KR100904476B1 (ko) 하이브리드 병렬/직렬 버스 인터페이스
AU2013330114B2 (en) Synchronization time-division multiplexing bus communication method adopting serial communication interface
US8423823B2 (en) Communications architecture for providing data communication, synchronization and fault detection between isolated modules
US20100017553A1 (en) Interface between a twin-wire bus and a single-wire bus
EP1606713A2 (en) A high performance serial bus testing methodology
KR101918627B1 (ko) 데이터 수신장치 및 그 테스트 방법
CN109815099B (zh) Jesd204b控制器的fpga验证方法
TW201128203A (en) Communication system, data transmitter, data receiver, and method of testing the same
US20130238935A1 (en) Methods and Systems for Testing Electrical Behavior of an Interconnect Having Asymmetrical Link
US20170093512A1 (en) Clock interface with propagation delay calibration function
JP2007155587A (ja) 通信装置
US7107479B2 (en) Apparatus and method for bidirectional transfer of data by a base station
EP3734465A1 (en) Data transmission code and interface
CN201708806U (zh) 时钟同步信号传输电路
KR101272886B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
CN114935677A (zh) 一种实现异步传输时数据延时固定的采样装置
US20160337556A1 (en) Signal multiplexing apparatus and transmission apparatus
JP2011071579A (ja) PCIExpress通信システム
JP2012133444A (ja) 遠隔デバッグシステム、遠隔デバッグ装置、及び遠隔デバッグ方法
CN104407534A (zh) 一种分集式多芯片同步系统
CN109857687B (zh) 量测系统及数据传输接口
US10985949B2 (en) Transmission control device, reception control device, and transmission/reception control system
CN107924378B (zh) 高带宽通道的无缝添加
CN104734471A (zh) 平衡功率半导体的电流

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees