CN107924378B - 高带宽通道的无缝添加 - Google Patents

高带宽通道的无缝添加 Download PDF

Info

Publication number
CN107924378B
CN107924378B CN201680044352.4A CN201680044352A CN107924378B CN 107924378 B CN107924378 B CN 107924378B CN 201680044352 A CN201680044352 A CN 201680044352A CN 107924378 B CN107924378 B CN 107924378B
Authority
CN
China
Prior art keywords
high bandwidth
lane
sequence
slave
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680044352.4A
Other languages
English (en)
Other versions
CN107924378A (zh
Inventor
E·琳达
A·萨拉蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valens Semiconductor Ltd
Original Assignee
Valens Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valens Semiconductor Ltd filed Critical Valens Semiconductor Ltd
Publication of CN107924378A publication Critical patent/CN107924378A/zh
Application granted granted Critical
Publication of CN107924378B publication Critical patent/CN107924378B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4273—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

高带宽通道的无缝添加包括步骤：与在主至从(m2s)和从至主(s2m)活跃高带宽通道上以固定延迟发送和接收8b/10b数据并行地，由主设备在新的高带宽通道上利用7b/10b码字发送空闲序列；在数据包间间隙期间并行地发送同步序列和已知非空闲序列；由从设备利用已知非空闲序列来对新的高带宽通道进行偏移校正；和由主设备在m2s活跃高带宽通道和新的高带宽通道两者上发送过渡序列，并且紧接着之后，主设备准备好在m2s活跃高带宽通道和新的高带宽通道两者上利用8b/10b码字传输高带宽数据。

Description

高带宽通道的无缝添加
背景技术
为了节省电子设备的能量，需要在硬件模块(例如芯片间通信通道(信道))停用时关闭它们。然而，在固定延迟的高带宽通信网络中打开和关闭所有的芯片间通信通道是有问题的，这是因为在另外的通信通道的训练阶段期间需要缓冲来保持该固定延迟。
发明内容
在一个实施例中，用于在第一设备和第二设备之间无缝添加新的高带宽通道的方法包括以下步骤：在第一和第二设备之间交换与添加所述新的高带宽通道有关的指示；其中，在交换指示期间，第一设备在至少一个第一至第二(f2s)活跃高带宽通道上利用8b/10b码字以固定延迟向第二设备发送数据，第二设备在至少一个第二至第一(s2f)活跃高带宽通道上利用8b/10b码字以固定延迟向第一设备发送数据；并且新的高带宽通道是关闭的；其中，添加新的高带宽通道将顺畅地、在不中断在f2s和s2f活跃高带宽通道上的固定延迟传输的情况下完成；与在f2s和s2f活跃高带宽通道上以固定延迟继续发送和接收8b/10b数据并行地，由第一设备在新的高带宽通道上利用7b/10b码字发送空闲序列；由第一设备在数据包间间隙期间在至少一个f2s活跃高带宽通道上发送同步序列；并且还包括由第一设备在新的高带宽通道上且与同步序列内的预定点并行地发送已知非空闲序列；由第二设备利用该已知非空间序列来对新的高带宽通道进行偏移校正；并且由第一设备在至少一个f2s活跃高带宽通道和新的高带宽通道两者上发送过渡序列，并且紧接着之后，第一设备准备好在至少一个f2s活跃高带宽通道和新的高带宽通道两者上利用8b/10b码字传输高带宽数据。
在另一实施例中，用于无缝添加高带宽通道的方法包括：在从设备和主设备之间交换消息；其中，在交换消息期间，从设备在从至主(s2m)活跃高带宽通道上利用8b/10b码字以固定延迟向主设备发送数据，主设备在主至从(m2s)活跃高带宽通道上利用8b/10b码字以固定延迟向从设备发送数据，并且新的高带宽通道是关闭的；其中，所交换的消息与将新的高带宽通道添加到s2m活跃高带宽通道有关；并且其中，添加新的高带宽通道顺畅地、在不中断在s2m和m2s活跃高带宽通道上的固定延迟传输的情况下完成。与在s2m和m2s活跃高带宽通道上以固定延迟继续发送和接受8b/10b数据并行地，由从设备在新的高带宽通道上利用7b/10b的码字发送空闲序列。由从设备在数据包间间隙期间在s2m活跃高带宽通道上发送同步序列；并且由从设备在新的高带宽通道上且与同步序列内的预定点并行地发送已知非空闲序列。由主设备利用已知非空闲序列来对新的高带宽通道进行偏移校正。并且由从设备在s2m活跃高带宽通道和新的高带宽通道两者上发送过渡序列，并且紧接着之后，从设备准备好在s2m活跃高带宽通道和新的高带宽通道两者上利用8b/10b码字传输高带宽数据。
附图说明
本文中参照附图仅通过示例描述了实施例。在附图中：
图1A图示了包括芯片间双向连接的系统的一个实施例，其包括十个低压差分信号(LVDS)对；
图1B图示了根据与芯片间双向连接的启动阶段对应的操作模式被配置的通道的一个实施例；
图1C、图1D、图1E、图1F、图1G和图1H图示了具有主设备和从设备配置的各个通道操作模式；
图1I图示了不包括指定时钟通道的系统的一个实施例；
图2A图示了物理编码子层(PCS)的一个实施例，所述PCS使用字串并转换器来在从主设备指向从设备的通道上传播码字；
图2B和图2C图示了用于无缝添加从主设备到从设备的高带宽通道的新方法的一个实施例；
图2D图示了用于无缝移除从主设备到从设备的高带宽通道的方法的一个实施例；
图2E和图2F图示了用于无缝添加从从设备至主设备的高带宽通道的新方法的一个实施例。
具体实施方式
图1A图示了包括芯片间双向连接的系统的一个实施例，其包括十个低压差分信号(LVDS)对D0至D9。通道D0将时钟从主设备210运载到从设备212。通道D1为主设备210到从设备212的单向通信链路。根据主设备210和/或从设备212的操作模式，单向通道D2至D8能够被双路使用。通道D9为从从设备212至主设备210的单向通信链路。在一个示例中，每个LDVS通道D1至D9均能够以8b/10b的编码传输超过1Gbps的高带宽通信。在另一示例中，每个LDVS通道D1至D9均能够以8b/10b的编码传输高达约2.5Gbps的高带宽通信。在又一示例中，LVDS时钟通道D0在250MHz的频率下操作，并且时钟由主设备210提供。
在不同实施例中，包含在芯片间双向连接D0-D9中的连接的数量可以不同于十个图示的低压差分信号(LVDS)对。例如，在一些实施例中，连接的数量可以大于十或小于十。然而，无论连接的数量如何，芯片间双向连接会包括至少以下连接：从主设备至从设备的至少一个高带宽通道，从从设备至主设备的至少一个高带宽通道，和能够根据系统的操作模式被双路使用的至少一个单向通道。本公开中，通道在芯片间双向连接中的顺序(例如像它们在图1A显示的那样)仅为了说明的目的，并且可以采用任何通道顺序。例如，包括芯片间双向连接的一个系统可以包括四个LVDS对，包括：从从设备至主设备的高带宽通道、能够根据操作模式被双路使用的单向通道、从主设备至从设备的高带宽通道、和时钟通道。在另一示例中，包括芯片间双向连接的另一系统可以包括十四个LVDS对，包括：从从设备至主设备的高带宽通道、能够根据操作模式被双路使用的十一个单向通道、从主设备至从设备的高带宽通道、和时钟通道。
图1B图示了包括芯片间双向连接的系统的一个实施例。在该实施例中，通信通道根据与芯片间双向连接的启动阶段对应的操作模式而配置。启动阶段以设置从主设备210至从设备212的单向通道D0和D1以及从从设备212至主设备210的单向通道D9开始。通道D2至D8的虚线表示它们在启动阶段期间是关闭的。
图1C图示了包括芯片间双向连接的系统，其具有根据如下操作模式配置的通信通道，在该操作模式下，所述芯片间芯片双向连接从主设备210至从设备212地操作两个单向高带宽通道D1-D2。另外，在该操作模式下，从从设备212至主设备210地操作两个单向通道D8-D9。在系统处于图1C图示的该操作模式下时，通道D3-D7是关闭的。
图1D图示了包括芯片间双向连接的系统，其具有根据如下操作模式配置的通信通道，在该操作模式下，芯片间双向连接从主设备210至从设备212地操作四个单向高带宽通道D1-D4。另外，在该操作模式下，从从设备212至主设备210地操作四个单向通道D6-D9。通道D5在系统处于图1D所示的操作模式下时是关闭的。
图1E图示了包括集成芯片芯片间双向连接的系统，其具有根据如下操作模式配置的通信通道，在该操作模式下，芯片间双向连接从主设备210至从设备212地操作八个单向高带宽通道D1-D8。另外，在该操作模式下，从从设备212至主设备210地操作一个单向通道D9。
图1F图示了包括芯片间双向连接的系统，其具有根据如下操作模式配置的通信通道，在该操作模式下，芯片间双向连接从主设备210至从设备212地操作一个单向高带宽通道D1。另外，在该操作模式下，从从设备212至主设备210地操作八个单向通道D2-D9。
图1G图示了包括芯片间双向连接的系统，其具有根据如下操作模式配置的通信通道，在该操作模式下，芯片间双向连接从主设备210至从设备212地操作四个单向高带宽通道D1-D4。另外，在该操作模式下，从从设备212至主设备210地操作一个单向通道D9。通道D5-D8在系统处于图1G所示的操作模式时是关闭的。
图1H图示了包括芯片间双向连接的系统，其具有根据如下操作模式配置的通信通道，在该操作模式下，芯片间双向连接从主设备210至从设备212地操作一个单向高带宽通道D1。另外，在该操作模式下，从从设备212至主设备210地操作四个单向通道D6-D9。通道D2-D5在系统处于图1H所示的操作模式时是关闭的。
在一个实施例中，为了从第一操作模式切换至第二操作模式、同时保持固定延迟且无需使用缓冲来补偿训练时间，主设备210和从设备212交换与模式切换相关的消息。可选地，该交换在通道D1至D9上进行。此后，主设备210和从设备212利用已知训练序列进行通道获取，同时于在第一和第二操作模式中共享的通道上继续传输数据。
并行通信链路(例如以上实施例中描述的那些)的问题之一在于在获取通道之后确定何时开始在所有通道上以同步方式传输数据。为了解决该问题，训练序列和空闲序列利用以相同方向在所有高带宽通道上传播的已知序列。
图2A图示了物理编码子层(PCS)的一个实施例，该PCS使用字串并转换器224来在从主设备210指向从设备212的通道上传播码字。在一个示例中，在训练时间和空闲时间期间，PCS采用7b/10b编码，而在数据时间期间采用8b/10b编码。在训练和空闲时间期间的7b/10b编码所需的7位字可以从PCS加扰器接收，该PCS加扰器可以每个时钟周期行进7位。在数据时间期间的8b/10b编码所需的8位字从链路层220接收。字串并转换器224在从主设备210指向从设备212的高带宽通道上分发从PCS 222接收的码字。在一个示例中，字串并转换器224使用预定调度、例如轮循调度，并且串行化每个通道的码字，最低有效位(LSB)最先。
图2B和图2C图示了用于无缝添加从主设备210至从设备212的高带宽通道的新方法的一个实施例。
在步骤240，主设备210在一个或更多个主至从(m2s)活跃高带宽通道D1-D(m)(以230表示)上以固定延迟向从设备212发送数据；从设备212在一个或更多个从至主(s2m)活跃高带宽通道D(10-x)-D(9)(以231表示)上以固定延迟向主设备210发送数据；并且，一个或更多个新的高带宽通道D(m+1)-D(n)(以232表示)是关闭的。为了顺畅地且在不中断在m2s和s2m活跃高带宽通道上的固定延迟传输的情况下添加新的高带宽通道D(m+1)-D(n)，主设备210和从设备212交换消息(233a，233b)。
在步骤241，主设备210在新的高带宽通道D(m+1)-D(n)上发送空闲序列。在此期间，主设备210和从设备212分别在活跃高带宽通道230和231上以固定延迟继续发送高带宽数据。可选地，利用主设备PCS加扰器的8位中7个LSB的7b/10b编码进行编码。
在步骤242，在数据包间间隙(IPG)期间主设备210在活跃高带宽通道D(1)-D(m)上向从设备212发送同步序列。同步序列以比数据载荷的抗误差性(erro resistance)更高的抗误差性被编码，并由此同步序列使得从设备212能够以比识别数据载荷的可能性更高的可能性识别同步序列。在一个示例中，同步序列包括预期空闲码字的至少一个按位求补的7b/10b码字，之后是至少一个空闲7b/10b码字。在图2B所示的另一示例中，同步序列234包括预期空闲码字的两个按位求补的7b/10b码字(由COMP表示)，之后是在活跃高带宽通道D1-D(m)上发送的两个空闲7b/10b码字(由IDLE表示)。
与同步序列中的预定点平行地，主设备210在新的高带宽通道D(m+1)-D(n)上向从设备212发送包括一个或更多个非空闲符号的已知非空闲序列。在一个示例中，已知非空闲序列为/K/符号。在另一示例中，利用主设备PCS加扰器的8位中7个LSB的7b/10b编码对空闲序列进行编码，并且不以与空闲序列相同的方式对已知非空闲序列进行编码。在又一示例中，已知非空闲序列是预期空闲码字的按位求补的码字。在一个示例中，同步序列内预定点的精确度是一位。图2B图示了一个示例，其中与第二个按位求补的码字并行地在新的高带宽通道D(n+1)-D(m)上发送/K/符号235。在另一示例中，在m2s活跃高带宽通道和新的高带宽通道两者上并行地发送/K/符号。
也被称为/K/的/K28.5/符号是7b/10b和8b/10b行代码中的特殊控制符号。分散在数据流中的/K/符号允许使主设备和从设备同步。7b/10b行代码将7位符号映射到10位符号以实现DC平衡和受限差异(bounded disparity)，同时提供足够的状态变化以允许合理的时钟恢复。/K/符号包括特殊位序列，该特殊位序列不出现在以7b/10b编码生成的位序列中，即使跨过符号边界也是如此。
在步骤243，从设备212利用与同步序列内的预定点并行发送的已知非空闲序列来相对于活跃高带宽通道D1-D(m)对新的高带宽通道D(m+1)-D(n)进行偏移校正。
可选地，根据需要重复步骤242-243。在一个示例中，每65至128个7b/10b符号随机地重复步骤242-243。/K/符号被从设备212用于将其本身同步为10B符号界限以及用于对通道D(m+1)-D(n)进行偏移校正。另外，从设备212可以在通道D(10-x)-D(9)上将所接收的/K/符号反射回主设备210，使得主设备210能够通过对发送/K/符号和接收反射的/K/符号之间的时间进行计算来测量主设备210和从设备212之间的往返延迟。对至少一个空闲码字之前的至少一个按位求补的码字进行传输的该独特方法使得从设备212能够在新的高带宽通道上同步它自己，而不中断活跃高带宽通道上的固定延迟传输。在一个示例中，该独特方法在没有用于存储和延迟会在新的高带宽通道的设置时间期间要发送的全部业务的缓冲的情况下操作。
在可选的步骤244，从设备212向主设备210发送指示其准备好接收数据的消息。可选地，准备消息在至少一个活跃高带宽通道D(10-x)-D(9)上从从设备传输至主设备。另外地或替代地，从设备和/或主设备可以对时间和/或时钟周期进行计算，直到从设备被假定为准备好接收数据为止。
并且，在步骤245，在活跃高带宽通道D1-D(m)上的IPG期间，主设备210在m2s活跃高带宽通道和新的高带宽通道D1-D(n)两者上发送过渡序列。紧接着之后(即下一个符号时间上)，主设备210准备好在活跃的和新的高带宽通道D1-D(n)两者上传输高带宽数据包。过渡序列包括预期空闲码字的至少一个按位求补的码字，之后是在活跃的和新的高带宽通道D1-D(n)两者上被发送的至少一个空闲码字。在图2B所示的一个示例中，过渡序列238包括预期空闲码字的两个按位求补的码字，之后是在高带宽通道D1-D(n)上发送的两个空闲码字，然后是从主设备指向从设备的高带宽通道D1-D(n)上发送的高带宽数据239。过渡序列可以与同步序列相同或可以与其不同。
在一个实施例中，空闲序列和训练序列(在步骤241-244中使用)之间的差别在于在获取通道之后训练序列还包括在空闲序列中不包含的/K/符号。可以设想其他实现方式，例如涉及基于结合了/K/符号的修改的空闲序列的训练序列的实施方式。
图1I图示了不包含固定时钟通道的系统的一个实施例。在这种情况下，主设备和从设备被概化为第一设备和第二设备，其中第一设备和第二设备的具体实施例包括主设备和从设备之间的时钟通道。应注意的是，顺序并不重要，主设备可以是第一设备或第二设备。图1I图示了芯片间双向连接，包括九个低压差分信号(LVDS)对D1至D9。通道D1是从第一设备214至第二设备216的单向通信链路。根据第一和第二设备214和216的操作模式，单向通道D2至D8能够被双路使用。通道D9为从第二设备216至第一设备214的单向通信链路。
在一个实施例中，用于在第一和第二设备之间无缝添加新的高带宽通道的方法包括以下步骤：(i)在第一和第二设备之间交换与添加新的高带宽通道有关的指示；其中，在交换指示期间，第一设备在至少一个第一至第二(f2s)活跃高带宽通道上利用8b/10b码字以固定延迟向第二设备发送数据，第二设备在至少一个第二至第一(s2f)活跃高带宽通道上利用8b/10b码字以固定延迟向第一设备发送数据，并且新的高带宽通道是关闭的；其中，添加新的高带宽通道会顺畅地且在不中断f2s和s2f活跃高带宽通道上的固定延迟传输的情况下完成；(ii)与在f2s和s2f活跃高带宽通道上以固定延迟继续发送和接收8b/10b数据并行地，由第一设备利用7b/10b的码字在新的高带宽通道上发送空闲序列；(iii)在数据包间间隙期间，通过第一设备在至少一个f2s活跃高带宽通道上发送同步序列；并且还包括，在新的高带宽通道上且与同步序列内的预定点并行地，由第一设备发送已知非空闲序列；(iv)由第二设备利用已知非空闲序列来对新的高带宽通道进行偏移校正；和(v)由第一设备在至少一个f2s活跃高带宽通道和新的高带宽通道两者上发送过渡序列，并且紧接着之后，第一设备准备好在至少一个f2s活跃高带宽通道和新的高带宽通道两者上利用8b/10b码字传输高带宽数据。
图2D图示了用于无缝移除从主设备210至从设备212的高带宽通道的方法的一个实施例。
主设备210在一个或更多个m2s活跃高带宽通道D1-D(m)(由280表示)上以固定延迟向从设备212发送数据。另外，主设备210在一个或更多个m2s活跃高带宽通道D(m+1)-D(n)(由282表示)上以固定延迟向从设备212发送数据。从设备212在一个或更多个s2m活跃高带宽通道D(10-x)-D(9)(由281表示)上以固定延迟向主设备210发送数据。为了顺畅地且在不中断在m2s和s2m活跃高带宽通道280和281上的固定延迟传输的情况下移除m2s活跃高带宽通道282，主设备210和从设备212交换消息(283a、283b)。该交换之后，在IPG期间，主设备210在活跃高带宽通道282上向从设备212发送之后跟随有至少一个空闲符号的通道关闭序列，并且然后高带宽通道282被关闭。在图2D所示的一个示例中，在高带宽通道282上发送的通道关闭序列包括预期空闲码字的两个按位求补的7b/10b码字，之后是至少三个空闲7b/10码字。
图2E和图2F图示了用于无缝添加从从设备212至主设备210的高带宽通道的新方法的一个实施例。
在步骤270，从设备212在一个或更多个从至主(s2m)活跃高带宽通道D(10-n)-D(9)(由261表示)上以固定延迟向主设备210发送数据。主设备210在一个或更多个主至从(m2s)活跃高带宽通道D1-D(x)(由260表示)上向从设备发送数据。另外，在该步骤期间，一个或更多个新的高带宽通道D(10-m)-D(10-n-1)(由262表示)是关闭的。为了顺畅地且在不中断m2s和s2m活跃高带宽通道上的固定延迟传输的情况下添加新的高带宽通道262，主设备210和从设备212交换消息(263a、263b)。
在步骤271，从设备212在新的高带宽通道262上发送空闲序列。在此期间，主设备210和从设备212分别在活跃高带宽通道260和261上以固定延迟继续发送高带宽数据。可选地，利用从设备PCS加扰器的8位中7个LSB的7b/10b编码对空闲序列进行编码。
在步骤272，在IPG期间从设备212在活跃高带宽通道261上向主设备210发送同步序列。同步序列以比数据载荷的抗误差性更高的抗误差性编码，并且由此同步序列使得主设备210能够以比识别数据负载载荷的可能性更高的可能性来识别同步序列。在一个示例中，同步序列包括预期空闲码字的至少一个按位求补的7b/10b码字，其后跟随有至少一个空闲7b/10b码字。在图2E所示的另一示例中，同步序列264包括预期空闲码字的两个按位求补的7b/10b码字，其后跟随有两个空闲7b/10b码字，其在活跃高带宽通道261上被发送。
与同步序列中的预定点并行地，从设备212在新的高带宽通道262上向主设备210发送已知非空闲序列。在一个示例中，已知非空闲序列为单个/K/符号。图2E图示了一个示例，其中与第二个按位求补的码字并行地，在新的高带宽通道262上发送/K/符号265。在另一示例中，/K/符号在s2m活跃高带宽通道和新的高带宽通道262两者上并行发送。
在步骤273，主设备210利用与同步序列中的预定点并行发送的已知非空闲序列来相对于s2m活跃高带宽通道261对新的高带宽通道262进行偏移校正。
可选地，根据需要重复步骤272-273。在一个示例中，每65至128个7b/10b符号随机地重复步骤272-273。/K/符号由主设备201使用来将其本身同步到10B符号界限(symbolboundary)并且用于对新的高带宽通道262进行偏移校正。另外，从设备212可以通过对发送/K/符号和接收反射的/K/符号之间的时间进行计算来测量从设备212和主设备210之间的往返延迟。传输跟随有至少一个空闲码字的至少一个按位求补的码字的该独特方法使得主设备210能够在新的高带宽通道262上同步其本身，而不会中断s2m和m2s活跃高带宽通道上的固定延迟传输。在一个示例中，该独特方法在没有用于存储和延迟在新的高带宽通道的设置时间期间要在s2m活跃高带宽通道261上发送的全部业务的缓冲的情况下操作。
在可选的步骤274，主设备210向从设备212发送指示它已经准备好接收数据的消息。可选地，准备消息在m2s活跃高带宽通道中的至少一个上传输。另外地或替代地，主设备和/或从设备可以对时间和/或时钟周期进行计算，直到主设备被假定为准备好接收数据为止。
并且，在步骤275，在IPG期间于s2m活跃高带宽通道上，从设备212在s2m活跃高带宽通道261和新的高带宽通道262两者上发送过渡序列。紧接着在此之后，从设备212准备好在s2m活跃高带宽通道261和新的高带宽通道262两者上传输高带宽数据包。过渡序列包括预期空闲码字的至少一个按位求补的码字，其后是在s2m活跃高带宽通道261和新的高带宽通道262两者上发送的至少一个空闲码字。在图2E所示的一个示例中，过渡序列268包括预期空闲码字的两个按位求补的码字，之后是在s2m活跃高带宽通道261和新的高带宽通道262两者上发送的两个空闲码字，之后是在s2m活跃高带宽通道261和新的高带宽通道262上发送的高带宽数据269。
本文中，预定值、例如预定置信等级或预定阈值为固定值和/或在执行将某个值与预定值进行比较的计算之前的任何时间确定的值。一个值在被用于确定是否达到利用该值的阈值的逻辑于开始执行用于确定是否达到该阈值的计算之前是已知的时也被认为是预定值。
在本说明书中，参照“一个实施例”是指所提及的特征可以被包含在本发明的至少一个实施例中。而且，本说明书中单独提及“一个实施例”或“一些实施例”不一定指的是同一实施例。另外，提及“一个实施例”和“另一实施例”可以不一定指的是不同的实施例，而是有时可以是被用于说明一个实施例的不同方面的术语。
本发明的实施例可以包括本文中描述的实施例的特征的组合和/或综合的任何变型。虽然一些实施例可以描绘连续操作，但是实施例可以并行和/或以与所描绘的那些不同的顺序执行某些操作。而且，文本和/或附图中的重复附图标记和/或字母的使用是为了简便和清楚的目的，而其本身并不指示所讨论的各个实施例和/或配置之间的关系。实施例在其应用中并不限于在说明书、附图、或示例中设置的、方法的操作的步骤的次序或顺序的细节，或设备的实施的细节。而且，附图中图示的单独框可以是功能性质的，并且因此可以不一定对应于离散的硬件元件。
虽然已经参照以特定次序执行的特定步骤描述和示出了本文中公开的方法，但是应理解的是，在不脱离实施例的教导的情况下，可以结合、细分、和/或重新排序这些步骤以形成等同方法。因此，除非本文中明确指出，步骤的次序和分组不是对实施例的限制。而且，为了清楚起见，有时会以单数形式描述实施例的方法和机制。然而，除非另外指出，一些实施例可以包括方法的多次迭代或机制的多次实例化。结合具体示例描述的实施例是通过示例而非限制呈现的。而且，明显的是，许多替代、修改、和变化对本领域技术人员将是显而易见的。应理解的是，在不脱离实施例的范围的情况下，可以利用其他实施例并且可以做出结构上的改变。因此，本公开旨在包括落入所附权利要求及其等同物的精神和范围内的所有这样的替代、修改、和变化。

Claims (19)

1.一种用于无缝添加新的高带宽通道的方法，包括：
在第一设备和第二设备之间交换与添加所述新的高带宽通道有关的指示；其中，在交换所述指示期间，所述第一设备在至少一个第一至第二活跃高带宽通道上利用8b/10b码字以固定延迟向所述第二设备发送数据，所述第二设备在至少一个第二至第一活跃高带宽通道上利用8b/10b码字以固定延迟向所述第一设备发送数据，并且所述新的高带宽通道是关闭的；其中添加所述新的高带宽通道将在不中断所述第一至第二活跃高带宽通道和所述第二至第一活跃高带宽通道上的固定延迟传输的情况下完成；
与在所述第一至第二活跃高带宽通道和所述第二至第一活跃高带宽通道上以固定延迟继续发送和接收8b/10b数据并行地，由所述第一设备在所述新的高带宽通道上利用7b/10b码字发送空闲序列；
由所述第一设备在数据包间间隙期间在所述至少一个第一至第二活跃高带宽通道上发送同步序列；并且还包括，由所述第一设备在所述新的高带宽通道上且与所述同步序列中的预定点并行地发送已知非空闲序列；
由所述第二设备利用所述已知非空闲序列来对所述新的高带宽通道进行偏移校正；和
由所述第一设备在所述至少一个第一至第二活跃高带宽通道和所述新的高带宽通道两者上发送过渡序列。
2.根据权利要求1所述的方法，其中，紧接在发送所述过渡序列之后，所述第一设备准备好在所述至少一个第一至第二活跃高带宽通道和所述新的高带宽通道两者上利用8b/10b码字传输高带宽数据。
3.根据权利要求1所述的方法，其中，利用所述第一设备的加扰器的8位中7个最低有效位的7b/10b编码对所述空闲序列进行编码。
4.根据权利要求1所述的方法，其中，以比数据载荷的抗误差性更高的抗误差性对所述同步序列进行编码。
5.根据权利要求4所述的方法，其中，所述同步序列包括预期空闲码字的至少一个按位求补的7b/10b码字，之后是至少一个空闲7b/10b码字。
6.根据权利要求4所述的方法，其中，所述同步序列包括预期空闲码字的两个按位求补的7b/10b码字，之后是两个空闲7b/10b码字。
7.根据权利要求6所述的方法，其中，所述已知非空闲序列为7b/10b和8b/10b行代码中的/K/符号。
8.根据权利要求6所述的方法，其中，与第二个按位求补的码字并行地，在所述新的高带宽通道上发送所述/K/符号。
9.根据权利要求4所述的方法，其中，所述/K/符号在所述至少一个第一至第二活跃高带宽通道和所述新的高带宽通道两者上并行发送。
10.根据权利要求1所述的方法，其中，所交换的指示选自不是由包传送的消息和信号指示。
11.根据权利要求1所述的方法，还包括：每65至128个7b/10b码字的符号，随机地重复与对所述新的高带宽通道进行偏移校正相关的步骤，至少到实现偏移校正为止。
12.根据权利要求1所述的方法，还包括：通过所述第二设备在所述第二至第一高带宽通道上将所接收的已知非空闲序列反射回所述第一设备，所述第一设备测量所述第一设备和所述第二设备之间的往返延迟，以及由所述第一设备对传输序列到反射序列之间的时间进行计算。
13.根据权利要求1所述的方法，其中，在所述至少一个第一至第二活跃高带宽通道和所述新的高带宽通道两者上被发送的过渡序列在数据包间间隙期间、在所述第二至第一活跃高带宽通道上被发送。
14.根据权利要求1所述的方法，还包括：由所述第二设备发送指示其准备好在所述新的高带宽通道上接收数据的消息。
15.一种用于无缝添加新的高带宽通道的方法，包括：
在从设备和主设备之间交换消息；其中，在交换所述消息期间，所述从设备在从至主活跃高带宽通道上利用8b/10b码字以固定延迟向所述主设备发送数据，所述主设备在主至从活跃高带宽通道上利用8b/10b码字以固定延迟向从设备发送数据，所述主设备在时钟通道上向所述设备发送时钟指示，并且所述新的高带宽通道是关闭的；其中，所交换的消息与将所述新的高带宽通道添加到所述从至主活跃高带宽通道有关；并且其中，添加所述新的高带宽通道将在不中断所述从至主活跃高带宽通道和所述主至从活跃高带宽通道上的固定延迟传输的情况下完成；
与在所述从至主活跃高带宽通道和所述主至从活跃高带宽通道上以固定延迟继续发送和接收8b/10b数据并行地，由所述从设备在所述新的高带宽通道上利用7b/10b码字发送空闲序列；
由所述从设备在数据包间间隙期间在所述从至主活跃高带宽通道上发送同步序列；并且还包括，由所述从设备在所述新的高带宽通道上且与所述同步序列中的预定点并行地发送已知非空闲序列；
由所述主设备利用所述已知非空闲序列来对所述新的高带宽通道进行偏移校正；和
由所述从设备在所述从至主活跃高带宽通道和所述新的高带宽通道两者上发送过渡序列。
16.根据权利要求15所述的方法，其中，紧接在发送所述过渡序列之后，所述从设备准备好在所述至少一个从至主活跃高带宽通道和所述新的高带宽通道两者上利用8b/10b码字传输高带宽数据。
17.根据权利要求15所述的方法，其中，利用所述从设备的加扰器的8位中7个最低有效位的7b/10b编码对所述空闲序列进行编码。
18.根据权利要求15所述的方法，其中，所述同步序列包括预期空闲码字的至少一个按位求补的7b/10b码字，之后是至少一个空闲7b/10b码字。
19.根据权利要求15所述的方法，其中，所述已知非空闲序列为7b/10b和8b/10b行代码中的/K/符号。
CN201680044352.4A 2015-07-30 2016-07-19 高带宽通道的无缝添加 Expired - Fee Related CN107924378B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562198724P 2015-07-30 2015-07-30
US62/198,724 2015-07-30
PCT/IB2016/054296 WO2017017562A1 (en) 2015-07-30 2016-07-19 Seamless addition of high bandwidth lanes

Publications (2)

Publication Number Publication Date
CN107924378A CN107924378A (zh) 2018-04-17
CN107924378B true CN107924378B (zh) 2020-12-18

Family

ID=57884222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680044352.4A Expired - Fee Related CN107924378B (zh) 2015-07-30 2016-07-19 高带宽通道的无缝添加

Country Status (5)

Country Link
EP (1) EP3329381B1 (zh)
JP (1) JP6665380B2 (zh)
KR (1) KR20180036758A (zh)
CN (1) CN107924378B (zh)
WO (1) WO2017017562A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070150762A1 (en) * 2005-12-28 2007-06-28 Sharma Debendra D Using asymmetric lanes dynamically in a multi-lane serial link
JP2011114625A (ja) * 2009-11-27 2011-06-09 Panasonic Corp 通信システムおよび通信装置
US20110173352A1 (en) * 2010-01-13 2011-07-14 Mellanox Technologies Ltd Power Reduction on Idle Communication Lanes
US20140112339A1 (en) * 2012-10-22 2014-04-24 Robert J. Safranek High performance interconnect
US20150067210A1 (en) * 2012-10-22 2015-03-05 Intel Corporation High performance interconnect physical layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539809B2 (en) * 2005-08-19 2009-05-26 Dell Products L.P. System and method for dynamic adjustment of an information handling systems graphics bus
CN101447962B (zh) * 2007-11-27 2011-06-08 华为技术有限公司 同步信息的发送与接收方法及装置、同步系统
DE102009025263A1 (de) * 2009-06-17 2010-12-30 Amusys Amusement Systems Electronics Gmbh Verfahren und Vorrichtung zur Übertragung von Ereignisdaten
US9286035B2 (en) * 2011-06-30 2016-03-15 Infosys Limited Code remediation
US20130077701A1 (en) * 2011-09-23 2013-03-28 Advanced Micro Devices, Inc. Method and integrated circuit for adjusting the width of an input/output link
US8614634B2 (en) * 2012-04-09 2013-12-24 Nvidia Corporation 8b/9b encoding for reducing crosstalk on a high speed parallel bus
US8437343B1 (en) * 2012-05-22 2013-05-07 Intel Corporation Optimized link training and management mechanism
CN104214378B (zh) * 2013-05-31 2019-06-25 北京谊安医疗系统股份有限公司 安全阀
JP6241156B2 (ja) * 2013-09-11 2017-12-06 株式会社ソシオネクスト 並列データを受信するために使用するクロックの位相を決定する方法、受信回路及び電子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070150762A1 (en) * 2005-12-28 2007-06-28 Sharma Debendra D Using asymmetric lanes dynamically in a multi-lane serial link
JP2011114625A (ja) * 2009-11-27 2011-06-09 Panasonic Corp 通信システムおよび通信装置
US20110173352A1 (en) * 2010-01-13 2011-07-14 Mellanox Technologies Ltd Power Reduction on Idle Communication Lanes
US20140112339A1 (en) * 2012-10-22 2014-04-24 Robert J. Safranek High performance interconnect
WO2014065878A1 (en) * 2012-10-22 2014-05-01 Venkatraman Iyer High performance interconnect physical layer
US20150067210A1 (en) * 2012-10-22 2015-03-05 Intel Corporation High performance interconnect physical layer
CN104737147A (zh) * 2012-10-22 2015-06-24 英特尔公司 高性能互连物理层

Also Published As

Publication number Publication date
WO2017017562A1 (en) 2017-02-02
JP6665380B2 (ja) 2020-03-13
KR20180036758A (ko) 2018-04-09
CN107924378A (zh) 2018-04-17
EP3329381A4 (en) 2018-10-31
EP3329381B1 (en) 2020-02-26
JP2018528640A (ja) 2018-09-27
EP3329381A1 (en) 2018-06-06

Similar Documents

Publication Publication Date Title
US8971352B2 (en) High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers
US9300421B2 (en) Methods to achieve accurate time stamp in IEEE 1588 for system with FEC encoder
US20180123714A1 (en) Method, Device, and System for Sending and Receiving Code Block Data Stream
EP3729734B1 (en) Methods and apparatus for configuring a flex ethernet node
US9992125B2 (en) Single-lane, twenty-five gigabit ethernet
US8494009B2 (en) Network clock synchronization timestamp
WO2008125025A1 (en) Inter-packet gap network clock synchronization
WO2008125043A1 (en) Multi-frame network clock synchronization
WO2008125051A1 (en) Network clock synchronization floating window and window delineation
JP5230367B2 (ja) パラレル光伝送装置及び方法
JP4923124B2 (ja) データ伝送装置およびデータ伝送システム
US20160373198A1 (en) Serial communication device and serial communication method
CN111193635A (zh) 测量递送等待时间的方法、系统和计算机可读介质
CN104052588B (zh) 用于为利用fec编码器的系统实现按ieee1588的精确时间戳的方法
US9594719B2 (en) Seamless addition of high bandwidth lanes
CN107924378B (zh) 高带宽通道的无缝添加
CN111385058A (zh) 一种数据传输的方法和装置
CN104184678A (zh) 一种用于实现高可靠性无缝冗余环网的帧副本丢弃的方法
JP2001352318A (ja) 送信回路とその方法、受信回路とその方法およびデータ通信装置
JP2013005056A (ja) 光通信装置および信号調整方法
JP2009239449A (ja) 高精度同期型ネットワーク装置、ネットワークシステム及びフレーム転送方法
US9071374B2 (en) System and method of real time synchronization through a communication system
WO2019085879A1 (zh) 一种比特块处理方法及节点
CN104320237A (zh) 一种秒脉冲编码对时方法
CN111181677B (zh) 时间同步方法、网络设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201218

CF01 Termination of patent right due to non-payment of annual fee