JP2018528640A - 高帯域幅レーンのシームレスな追加 - Google Patents

高帯域幅レーンのシームレスな追加 Download PDF

Info

Publication number
JP2018528640A
JP2018528640A JP2017567725A JP2017567725A JP2018528640A JP 2018528640 A JP2018528640 A JP 2018528640A JP 2017567725 A JP2017567725 A JP 2017567725A JP 2017567725 A JP2017567725 A JP 2017567725A JP 2018528640 A JP2018528640 A JP 2018528640A
Authority
JP
Japan
Prior art keywords
high bandwidth
lane
slave
bandwidth lane
active high
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017567725A
Other languages
English (en)
Other versions
JP6665380B2 (ja
Inventor
リダ、アイラン
サラモン、アヴィヴ
Original Assignee
ヴァレンス セミコンダクター リミテッド
ヴァレンス セミコンダクター リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァレンス セミコンダクター リミテッド, ヴァレンス セミコンダクター リミテッド filed Critical ヴァレンス セミコンダクター リミテッド
Publication of JP2018528640A publication Critical patent/JP2018528640A/ja
Application granted granted Critical
Publication of JP6665380B2 publication Critical patent/JP6665380B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4273Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3253Power saving in bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1678Details of memory controller using bus width
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/404Coupling between buses using bus bridges with address mapping
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

高帯域幅レーンのシームレスな追加であって、マスターが、マスターツースレーブアクティブ高帯域幅レーン(m2sアクティブ高帯域幅レーン)及びスレーブツーマスターアクティブ高帯域幅レーン(s2mアクティブ高帯域幅レーン)を通じて、固定遅延付き8b/10bデータを送受信することと並行して、7b/10bコードワードを用い、新規高帯域幅レーンを通じてアイドルシーケンスを送信する段階と、同期シーケンス及び既知の非アイドルシーケンスを、パケット間ギャップの間に並行して送信する段階と、スレーブが、新規高帯域幅レーンをデスキューするために、既知の非アイドルシーケンスを利用する段階と、マスターが、m2sアクティブ高帯域幅レーン及び新規高帯域幅レーンの両方を通じて、移行シーケンスを送信する段階であって、その直後に、マスターは、8b/10bコードワードを用い、m2sアクティブ高帯域幅レーン及び新規高帯域幅レーンの両方を通じて高帯域幅データを送信する準備ができている、送信する段階とを含む。

Description

電子デバイスの電力を節約するために、チップ間通信レーン(チャネル)などのハードウェアモジュールが使用されていないときには、それらの電源をオフにする必要がある。しかし、チップ間通信レーンの全てでオン/オフを切り替えるのは、固定遅延の高帯域幅通信ネットワークでは問題が多い。それは、追加された通信レーンのトレーニング段階中に固定遅延を維持するために、バッファを必要とするからである。
1つの実施形態において、新規高帯域幅レーンを第1のデバイスと第2のデバイスとの間にシームレスに追加するための方法が、次の段階を含む。すなわち、第1のデバイスと第2のデバイスとの間で、新規高帯域幅レーンを追加することに関する指示を交換し合う段階であって、当該指示を交換し合う段階の間に、第1のデバイスは、固定遅延付き8b/10bコードワードを用い、少なくとも1個の第1−第2アクティブ高帯域幅レーン(f2sアクティブ高帯域幅レーン)を通じてデータを第2のデバイスへ送信し、第2のデバイスは、固定遅延付き8b/10bコードワードを用い、少なくとも1個の第2−第1アクティブ高帯域幅レーン(s2fアクティブ高帯域幅レーン)を通じてデータを第1のデバイスへ送信し、新規高帯域幅レーンはオフであり、新規高帯域幅レーンを追加することが、スムーズに且つ固定遅延の送信を妨げることなく、f2sアクティブ高帯域幅レーン及びs2fアクティブ高帯域幅レーンを通じて行われる、交換し合う段階と、第1のデバイスが、f2sアクティブ高帯域幅レーン及びs2fアクティブ高帯域幅レーンを通じて、固定遅延付き8b/10bデータを引き続き送受信することと並行して、7b/10bコードワードを用い、新規高帯域幅レーンを通じてアイドルシーケンスを送信する段階と、第1のデバイスが、少なくとも1個のf2sアクティブ高帯域幅レーンを通じて、パケット間ギャップの間に、同期シーケンスを送信する段階であって、さらに第1のデバイスが、新規高帯域幅レーンを通じて且つ同期シーケンス内の予め定められたポイントと並行して、既知の非アイドルシーケンスを送信する段階を含む、送信する段階と、第2のデバイスが、新規高帯域幅レーンをデスキュー(deskew)するために、既知の非アイドルシーケンスを利用する段階と、第1のデバイスが、少なくとも1個のf2sアクティブ高帯域幅レーン及び新規高帯域幅レーンの両方を通じて、移行シーケンスを送信する段階であって、その直後に第1のデバイスは、8b/10bコードワードを用い、少なくとも1個のf2sアクティブ高帯域幅レーン及び新規高帯域幅レーンの両方を通じて高帯域幅データを送信する準備ができている、送信する段階とを含む。
別の実施形態において、高帯域幅レーンをシームレスに追加するための方法が、以下の段階を含む。スレーブとマスターとの間でメッセージを交換し合う段階であって、メッセージを交換し合う間に、スレーブは、固定遅延付き8b/10bコードワードを用い、スレーブツーマスターアクティブ高帯域幅レーン(s2mアクティブ高帯域幅レーン)を通じてデータをマスターへ送信し、マスターは、固定遅延付き8b/10bコードワードを用い、マスターツースレーブアクティブ高帯域幅レーン(m2sアクティブ高帯域幅レーン)を通じてデータをスレーブへ送信し、新規高帯域幅レーンはオフであり、交換し合ったメッセージは、新規高帯域幅レーンをs2mアクティブ高帯域幅レーンに追加することに関するものであり、新規高帯域幅レーンを追加することは、スムーズに且つ固定遅延の送信を妨げることなく、s2mアクティブ高帯域幅レーン及びm2sアクティブ高帯域幅レーンを通じて行われる、交換し合う段階。スレーブが、s2mアクティブ高帯域幅レーン及びm2sアクティブ高帯域幅レーンを通じて、固定遅延付き8b/10bデータを引き続き送受信することと並行して、7b/10bコードワードを用い、新規高帯域幅レーンを通じてアイドルシーケンスを送信する段階。スレーブが、s2mアクティブ高帯域幅レーンを通じて、パケット間ギャップの間に同期シーケンスを送信する段階、及び、スレーブが、新規高帯域幅レーンを通じて且つ同期シーケンス内の予め定められたポイントと並行して、既知の非アイドルシーケンスを送信する段階。マスターが、新規高帯域幅レーンをデスキューするために、既知の非アイドルシーケンスを利用する段階。並びに、スレーブが、s2mアクティブ高帯域幅レーン及び新規高帯域幅レーンの両方を通じて、移行シーケンスを送信する段階であって、その直後にスレーブは、8b/10bコードワードを用い、s2mアクティブ高帯域幅レーン及び新規高帯域幅レーンの両方を通じて高帯域幅データを送信する準備ができている、送信する段階。
各実施形態は、添付している図面を参照しながら、本明細書に例としてのみ説明される。それらの図面は以下の通りである。
10個の低電圧差動信号(LVDS)対を含んだ、チップ間双方向接続を含むシステムの1つの実施形態を示す。 チップ間双方向接続の始動段階に対応する動作モードに従って構成されたレーンの1つの実施形態を示す。 マスタースレーブ構成を用いた、1つのレーン動作モードを示す。 マスタースレーブ構成を用いた、1つのレーン動作モードを示す。 マスタースレーブ構成を用いた、1つのレーン動作モードを示す。 マスタースレーブ構成を用いた、1つのレーン動作モードを示す。 マスタースレーブ構成を用いた、1つのレーン動作モードを示す。 マスタースレーブ構成を用いた、1つのレーン動作モードを示す。 指定されたクロックレーンを含まないシステムの1つの実施形態を示す。 符号化されたワードを、マスターからスレーブへ向けられた各レーンを通じて拡散するために、ワード・デシリアライザを用いる物理符号化サブレイヤ(PCS)の1つの実施形態を示す。 マスターからスレーブへの高帯域幅レーンを、シームレスに追加するための新たな方法に関する1つの実施形態を示す。 マスターからスレーブへの高帯域幅レーンを、シームレスに追加するための新たな方法に関する1つの実施形態を示す。 マスターからスレーブへの高帯域幅レーンを、シームレスに除去するための方法に関する1つの実施形態を示す。 スレーブからマスターへの高帯域幅レーンを、シームレスに追加するための新たな方法に関する1つの実施形態を示す。 スレーブからマスターへの高帯域幅レーンを、シームレスに追加するための新たな方法に関する1つの実施形態を示す。
図1Aは、10個の低電圧差動信号(LVDS)対D0〜D9を含んだ、チップ間双方向接続を含むシステムの1つの実施形態を示す。レーンD0は、マスター210からスレーブ212へクロックを搬送する。レーンD1は、マスター210からスレーブ212への一方向通信リンクである。一方向レーンD2〜D8は、マスター210及び/又はスレーブ212の動作モードに応じて、双方向で利用され得る。レーンD9は、スレーブ212からマスター210への一方向通信リンクである。1つの例において、各LVDSレーンD1〜D9は、8b/10b符号化で1Gbpsを超える高帯域幅通信を送信することができる。別の例において、各LVDSレーンD1〜D9は、8b/10b符号化で約2.5Gbpsまで送信することができる。さらに別の例において、LVDSクロックレーンD0は、250MHzの周波数で動作し、クロックはマスター210により提供される。
異なる実施形態において、チップ間双方向接続D0〜D9に含まれる接続の数は、示された10個の低電圧差動信号(LVDS)対と異なってよい。例えば、実施形態によっては、接続の数が10個より多くても、10個より少なくてもよい。しかし、チップ間双方向接続は、接続の数に関係なく少なくとも以下の接続を含む。すなわち、マスターからスレーブへの少なくとも1個の高帯域幅レーンと、スレーブからマスターへの少なくとも1個の高帯域幅レーンと、システムの動作モードに応じて双方向で利用され得る少なくとも1個の一方向レーンとを含む。本開示では、例えば、図1Aに見られるようなチップ間双方向接続のレーンの順序は、例示を目的としているだけであり、あらゆるレーン順序に従ってよい。例えば、チップ間双方向接続を含む1つのシステムが、スレーブからマスターへの高帯域幅レーンと、動作モードに応じて双方向で利用され得る一方向レーンと、マスターからスレーブへの高帯域幅レーンと、クロックレーンとを含む、4個のLVDS対を含んでよい。別の例において、チップ間双方向接続を含む別のシステムが、スレーブからマスターへの高帯域幅レーンと、動作モードに応じて双方向で利用され得る11個の一方向レーンと、マスターからスレーブへの高帯域幅レーンとクロックレーンとを含む、14個のLVDS対を含んでよい。
図1Bは、チップ間双方向接続を含むシステムの1つの実施形態を示す。本実施形態では、チップ間双方向接続の始動段階に対応する動作モードに従って、通信レーンが構成されている。この始動段階は、マスター210からスレーブ212への一方向レーンD0及びD1、並びにスレーブ212からマスター210への一方向レーンD9を設定することから始まる。レーンD2〜D8の点線は、これらのレーンが始動段階中はオフであることを表す。
図1Cは、チップ間双方向接続を含むシステムを示し、これらの通信レーンは、チップ間双方向接続がマスター210からスレーブ212への2個の一方向高帯域幅レーンD1〜D2を動作させる動作モードに従って、構成されている。さらに、この動作モードでは、2個の一方向レーンD8〜D9が、スレーブ212からマスター210へ動作する。システムが、図1Cに示されたこの動作モードである場合、レーンD3〜D7はオフである。
図1Dは、チップ間双方向接続を含むシステムを示し、これらの通信レーンは、チップ間双方向接続がマスター210からスレーブ212への4個の一方向高帯域幅レーンD1〜D4を動作させる動作モードに従って、構成されている。さらに、この動作モードでは、4個の一方向レーンD6〜D9が、スレーブ212からマスター210へ動作する。システムが、図1Dに示された動作モードである場合、レーンD5はオフである。
図1Eは、チップ間双方向接続を含むシステムを示し、これらの通信レーンは、チップ間双方向接続がマスター210からスレーブ212への8個の一方向高帯域幅レーンD1〜D8を動作させる動作モードに従って、構成されている。さらに、この動作モードでは、1個の一方向レーンD9が、スレーブ212からマスター210へ動作する。
図1Fは、チップ間双方向接続を含むシステムを示し、これらの通信レーンは、チップ間双方向接続がマスター210からスレーブ212への1個の一方向高帯域幅レーンD1を動作させる動作モードに従って、構成されている。さらに、この動作モードでは、8個の一方向レーンD2〜D9が、スレーブ212からマスター210へ動作する。
図1Gは、チップ間双方向接続を含むシステムを示し、これらの通信レーンは、チップ間双方向接続がマスター210からスレーブ212への4個の一方向高帯域幅レーンD1〜D4を動作させる動作モードに従って、構成されている。さらに、この動作モードでは、1個の一方向レーンD9が、スレーブ212からマスター210へ動作する。システムが、図1Gに示された動作モードである場合、レーンD5〜D8はオフである。
図1Hは、チップ間双方向接続を含むシステムを示し、通信レーンが、チップ間双方向接続がマスター210からスレーブ212への1個の一方向高帯域幅レーンD1を動作させる動作モードに従って、構成されている。さらに、この動作モードでは、4個の一方向レーンD6〜D9が、スレーブ212からマスター210へ動作する。システムが、図1Hに示された動作モードである場合、レーンD2〜D5はオフである。
1つの実施形態において、第1の動作モードから第2の動作モードへ切り替えるために、固定遅延を維持しながら且つトレーニング時間を補償するバッファを用いることなく、マスター210及びスレーブ212は、モード切り替えに関するメッセージを交換し合う。任意選択で、このやり取りは、レーンD1〜D9を通じて実行される。その後、マスター210及びスレーブ212は、既知のトレーニングシーケンスを用いてレーン取得を実行し、その間、第1の動作モード及び第2の動作モードの間で共有されるレーンを通じて、データを引き続き送信する。
上記の実施形態などで説明された並列通信リンクの課題の1つは、レーン取得後に、全てのレーンにわたって同期した方式で、データ送信をいつ開始するかを決定することである。この課題を解決するために、トレーニングシーケンス及びアイドルシーケンスは、全ての高帯域幅レーンにわたって、同じ方向に拡散された既知のシーケンスを利用する。
図2Aは、符号化されたワードを、マスター210からスレーブ212へ向けられた各レーンを通じて拡散するために、ワード・デシリアライザ224を用いる物理符号化サブレイヤ(PCS)の1つの実施形態を示す。1つの例において、PCSは、トレーニング時間中及びアイドル時間中に7b/10b符号化を適用し、データ時間中に8b/10b符号化を適用する。トレーニング時間中及びアイドル時間中の7b/10b符号化に必要とされる7ビットワードは、クロックサイクルごとに7ビット進めることができるPCSスクランブラから受信されてよい。データ時間中の8b/10b符号化に必要とされる8ビットワードは、リンクレイヤ220から受信される。ワード・デシリアライザ224は、マスター210からスレーブ212へ向けられた高帯域幅レーンを通じてPCS222から受信されたコードワードを速やかに処理する。1つの例において、ワード・デシリアライザ224は、ラウンドロビンスケジューリングなどの予め定められたスケジューリングを用い、各ワードを、レーンごとに、最下位ビット(LSB)を先にしてシリアル化する。
図2B及び図2Cは、マスター210からスレーブ212への高帯域幅レーンを、シームレスに追加するための新たな方法に関する1つの実施形態を示す。
段階240において、マスター210は、230で示された、1つ又は複数のマスターツースレーブアクティブ高帯域幅レーン(m2sアクティブ高帯域幅レーン)D1〜D(m)を通じて、固定遅延付きでデータをスレーブ212へ送信し、スレーブ212は、231で示された、1つ又は複数のスレーブツーマスターアクティブ高帯域幅レーン(s2mアクティブ高帯域幅レーン)D(10−x)〜D(9)を通じて、固定遅延付きでデータをマスター210へ送信し、232で示された1つ又は複数の新規高帯域幅レーンD(m+1)〜D(n)はオフである。新規高帯域幅レーンD(m+1)〜D(n)を、スムーズに且つ固定遅延の送信を妨げることなく、m2sアクティブ高帯域幅レーン及びs2mアクティブ高帯域幅レーンを通じて追加するために、マスター210及びスレーブ212はメッセージを交換し合う(233a、233b)。
段階241において、マスター210は、新規高帯域幅レーンD(m+1)〜D(n)を通じて、アイドルシーケンスを送信する。この間に、マスター210及びスレーブ212は、それぞれアクティブ高帯域幅レーン230及び231を通じて、固定遅延付き高帯域幅データを引き続き送信する。任意選択で、アイドルシーケンスは、マスターPCSスクランブラの8ビットのうち、7個のLSBの7b/10b符号化を用いて符号化される。
段階242において、マスター210は、アクティブ高帯域幅レーンD(1)〜D(m)を通じて、パケット間ギャップ(IPG)の間に、同期シーケンスをスレーブ212へ送信する。同期シーケンスは、データペイロードのエラー耐性より高いエラー耐性で符号化され、したがって、この同期シーケンスによって、スレーブ212は、データペイロードを識別する確率より高い確率で同期シーケンスを識別することが可能になる。1つの例において、同期シーケンスは、期待されるアイドルコードワードの少なくとも1つのビット単位の補数7b/10bコードワードを含み、その後に、少なくとも1つのアイドル7b/10bコードワードが続く。別の例において、図2Bに示される同期シーケンス234は、期待されるアイドルコードワードの2個のビット単位の補数7b/10bコードワード(「補数」で示されている)を含み、その後に、2個のアイドル7b/10bコードワード(「アイドル」で示されている)が続き、これらはアクティブ高帯域幅レーンD1〜D(m)を通じて送信される。
同期シーケンス内の予め定められたポイントと並行して、マスター210は、新規高帯域幅レーンD(m+1)〜D(n)を通じて、1つ又は複数の非アイドル符号を含む既知の非アイドルシーケンスをスレーブ212へ送信する。1つの例において、既知の非アイドルシーケンスは、「K」符号である。別の例において、アイドルシーケンスは、マスターPCSスクランブラの8ビットのうち、7個のLSBの7b/10b符号化を用いて符号化され、既知の非アイドルシーケンスは、アイドルシーケンスと同じように符号化されない。さらに別の例において、既知の非アイドルシーケンスは、期待されるアイドルコードワードのビット単位の補数コードワードである。1つの例において、同期シーケンス内の予め定められたポイントの精度は、1ビットである。図2Bは、「K」符号235が、新規高帯域幅レーンD(m+1)〜D(n)を通じて、第2のビット単位の補数コードワードと並行して送信される1つの例を示す。別の例において、「K」符号は、m2sアクティブ高帯域幅レーン及び新規高帯域幅レーンの両方を通じて並行して送信される。
「K28.5」符号は、「K」としても知られており、7b/10bラインコード及び8b/10bラインコード内の特別な制御符号である。データストリーム内に分散された「K」符号により、マスターとスレーブとを同期させることが可能になる。7b/10bラインコードは、7ビット符号を10ビット符号にマッピングしてDCバランス及び有界ディスパリティを実現するとともに、十分な状態変化をもたらして合理的なクロックリカバリを可能にする。「K」符号は、7b/10b符号化で生成されたビットシーケンスにおいて、符号境界を越えても発生しない特別なビットシーケンスを含む。
段階243において、スレーブ212は、既知の非アイドルシーケンスを利用し、この非アイドルシーケンスは、アクティブ高帯域幅レーンD1〜D(m)に対して新規高帯域幅レーンD(m+1)〜D(n)をデスキューするために、同期シーケンス内の予め定められたポイントと並行して送信された。
任意選択で、段階242〜243は、必要に応じて繰り返される。1つの例において、段階242〜243は、65〜128個の7b/10b符号ごとに、ランダムに繰り返される。「K」符号は、スレーブ212が自身を10B符号境界に同期させ、レーンD(m+1)〜D(n)をデスキューするために用いられる。さらに、スレーブ212は、受信された「K」符号を、レーンD(10−x)〜D(9)を通じてマスター210へ送り返してよく、これにより、マスター210は、「K」符号の送信と送り返された「K」符号の受信との間の時間をカウントすることで、マスター210とスレーブ212との間の往復遅延を測定することが可能になる。少なくとも1つのビット単位の補数コードワードに続いて少なくとも1つのアイデアコードワードを送信するという、この独自の方法により、スレーブ212は、アクティブ高帯域幅レーンを通じた固定遅延の送信を妨げることなく、自身を新規高帯域幅レーンに同期させることが可能になる。1つの例において、この独自の方法は、新規高帯域幅レーンのセットアップ時間中に送信されるトラフィック全体を格納し遅延させるためのバッファを用いずに動作する。
任意選択の段階244において、スレーブ212は、データを受信する準備ができたことを示すメッセージをマスター210へ送信する。任意選択で、準備完了メッセージは、アクティブ高帯域幅レーンD(10−x)〜D(9)のうち少なくとも1つを通じて、スレーブからマスターへ送信される。追加的に又は代替的に、スレーブ及び/又はマスターは、スレーブがデータを受信する準備ができたと推定されるまで、時間及び/又はクロックサイクルをカウントすることができる。
その後、段階245において、アクティブ高帯域幅レーンD1〜D(m)のIPGの間に、マスター210は、m2sアクティブ高帯域幅レーン及び新規高帯域幅レーンD1〜D(n)の両方を通じて、移行シーケンスを送信する。その直後に(すなわち、次の符号時に)マスター210は、アクティブ高帯域幅レーン及び新規高帯域幅レーンD1〜D(n)の両方を通じて、高帯域幅データパケットを送信する準備ができている。移行シーケンスには、期待されるアイドルコードワードの少なくとも1つのビット単位の補数コードワードが含まれ、その後に、アクティブ高帯域幅レーン及び新規高帯域幅レーンD1〜D(n)の両方を通じて送信される少なくとも1つのアイドルコードワードが続く。図2Bに示される1つの例において、移行シーケンス238には、期待されるアイドルコードワードの2個のビット単位の補数コードワードが含まれ、その後に2個のアイドルコードワードが続き、これらは高帯域幅レーンD1〜D(n)を通じて送信され、その後に、マスターからスレーブへ向けられた高帯域幅レーンD1〜D(n)を通じて送信される高帯域幅データ239が続く。移行シーケンスは、同期シーケンスと同じであってよく、又は同じでなくてもよい。
1つの実施形態において、アイドルシーケンスとトレーニングシーケンス(段階241〜244で用いられる)との間の差異は、トレーニングシーケンスには、レーン取得後に、アイドルシーケンスに含まれていない「K」符号も含まれているということである。「K」符号と組み合わされた修正アイドルシーケンスに基づいているトレーニングシーケンスを含む実施態様など、他の実施態様が考えられてよい。
図1Iは、固定されたクロックレーンを含まないシステムの1つの実施形態を示す。この場合では、マスター及びスレーブは、第1のデバイス及び第2のデバイスとして一般化されており、第1のデバイス及び第2のデバイスの特定の実施形態には、マスターデバイスとスレーブデバイスとの間にクロックレーンが含まれていない。順序は重要ではなく、マスターは、第1のデバイスでも第2のデバイスでもよいことに留意されたい。図1Iは、9個の低電圧差動信号(LVDS)対D1〜D9を含んだ、チップ間双方向接続を示す。レーンD1は、第1のデバイス214から第2のデバイス216への一方向通信リンクである。一方向レーンD2〜D8は、第1のデバイス214及び第2のデバイス216の動作モードに応じて、双方向で利用され得る。レーンD9は、第2のデバイス216から第1のデバイス214への一方向通信リンクである。
1つの実施形態において、新規高帯域幅レーンを第1のデバイスと第2のデバイスとの間にシームレスに追加するための方法が、次の段階を含む。すなわち、(i)第1のデバイスと第2のデバイスとの間で、新規高帯域幅レーンを追加することに関する指示を交換し合う段階であって、当該指示を交換し合う段階の間に、第1のデバイスは、固定遅延付き8b/10bコードワードを用い、少なくとも1個の第1−第2アクティブ高帯域幅レーン(f2sアクティブ高帯域幅レーン)を通じてデータを第2のデバイスへ送信し、第2のデバイスは、固定遅延付き8b/10bコードワードを用い、少なくとも1個の第2−第1アクティブ高帯域幅レーン(s2fアクティブ高帯域幅レーン)を通じてデータを第1のデバイスへ送信し、新規高帯域幅レーンはオフであり、新規高帯域幅レーンを追加することが、スムーズに且つ固定遅延の送信を妨げることなく、f2sアクティブ高帯域幅レーン及びs2fアクティブ高帯域幅レーンを通じて行われる、交換し合う段階と、(ii)第1のデバイスが、f2sアクティブ高帯域幅レーン及びs2fアクティブ高帯域幅レーンを通じて、固定遅延付き8b/10bデータを引き続き送受信することと並行して、7b/10bコードワードを用い、新規高帯域幅レーンを通じてアイドルシーケンスを送信する段階と、(iii)第1のデバイスが、少なくとも1個のf2sアクティブ高帯域幅レーンを通じて、パケット間ギャップの間に、同期シーケンスを送信する段階であって、さらに第1のデバイスが、新規高帯域幅レーンを通じて且つ同期シーケンス内の予め定められたポイントと並行して、既知の非アイドルシーケンスを送信する段階を含む、送信する段階と、(iv)第2のデバイスが、新規高帯域幅レーンをデスキューするために、既知の非アイドルシーケンスを利用する段階と、(v)第1のデバイスが、少なくとも1個のf2sアクティブ高帯域幅レーン及び新規高帯域幅レーンの両方を通じて、移行シーケンスを送信する段階であって、その直後に第1のデバイスは、8b/10bコードワードを用い、少なくとも1個のf2sアクティブ高帯域幅レーン及び新規高帯域幅レーンの両方を通じて高帯域幅データを送信する準備ができている、送信する段階とを含む。
図2Dは、マスター210からスレーブ212への高帯域幅レーンを、シームレスに除去するための方法に関する1つの実施形態を示す。
マスター210は、280で示される1つ又は複数のm2sアクティブ高帯域幅レーンD1〜D(m)を通じて、固定遅延付きでデータをスレーブ212へ送信する。さらに、マスター210は、282で示される1つ又は複数のm2sアクティブ高帯域幅レーンD(m+1)〜D(n)を通じて、固定遅延付きでデータをスレーブ212へ送信する。スレーブ212は、281で示される1つ又は複数のs2mアクティブ高帯域幅レーンD(10−x)〜D(9)を通じて、固定遅延付きでデータをマスター210へ送信する。m2sアクティブ高帯域幅レーン282を、スムーズに且つ固定遅延の送信を妨げることなく、m2sアクティブ高帯域幅レーン280及びs2mアクティブ高帯域幅レーン281を通じて除去するために、マスター210及びスレーブ212はメッセージを交換し合う(283a、283b)。このやり取りに従って、マスター210は、アクティブ高帯域幅レーン282を通じて、レーンオフシーケンスをIPGの間にスレーブ212へ送信し、その後に少なくとも1つのアイドル符号が続き、その後、高帯域幅レーン282がオフになる。図2Dに示される1つの例において、高帯域幅レーン282を通じて送信されるレーンオフシーケンスには、期待されるアイドルコードワードの2個のビット単位の補数7b/10bコードワードが含まれ、その後に少なくとも3個のアイドル7b/10bコードワードが続く。
図2E及び図2Fは、スレーブ212からマスター210への高帯域幅レーンを、シームレスに追加するための新たな方法に関する1つの実施形態を示す。
段階270において、スレーブ212は、261で示される1つ又は複数のスレーブツーマスターアクティブ高帯域幅レーン(s2mアクティブ高帯域幅レーン)D(10−n)〜D(9)を通じて、固定遅延付きでデータをマスター210へ送信する。マスター210は、260で示される1つ又は複数のマスターツースレーブアクティブ高帯域幅レーン(m2sアクティブ高帯域幅レーン)D1〜D(x)を通じて、固定遅延付きでデータをスレーブへ送信する。さらに、この段階中に、262で示される1つ又は複数の新規高帯域幅レーンD(10−m)〜D(10−n−1)がオフになる。新規高帯域幅レーン262を、スムーズに且つ固定遅延の送信を妨げることなく、m2sアクティブ高帯域幅レーン及びs2mアクティブ高帯域幅レーンを通じて追加するために、マスター210及びスレーブ212はメッセージを交換し合う(263a、263b)。
段階271において、スレーブ212は、新規高帯域幅レーン262を通じて、アイドルシーケンスを送信する。この間に、マスター210及びスレーブ212は、それぞれアクティブ高帯域幅レーン260及び261を通じて、固定遅延付き高帯域幅データを引き続き送信する。任意選択で、アイドルシーケンスは、スレーブPCSスクランブラの8ビットのうち、7個のLSBの7b/10b符号化を用いて符号化される。
段階272において、スレーブ212は、アクティブ高帯域幅レーン261を通じて、IPGの間に同期シーケンスをマスター210へ送信する。同期シーケンスは、データペイロードのエラー耐性より高いエラー耐性で符号化され、したがって、この同期シーケンスによって、マスター210は、データペイロードを識別する確率より高い確率で同期シーケンスを識別することが可能になる。1つの例において、同期シーケンスは、期待されるアイドルコードワードの少なくとも1つのビット単位の補数7b/10bコードワードを含み、その後に、少なくとも1つのアイドル7b/10bコードワードが続く。別の例において、図2Eに示される同期シーケンス264は、期待されるアイドルコードワードの2個のビット単位の補数7b/10bコードワードを含み、その後に、2個のアイドル7b/10bコードワードが続き、これらはアクティブ高帯域幅レーン261を通じて送信される。
同期シーケンス内の予め定められたポイントと並行して、スレーブ212は、新規高帯域幅レーン262を通じて、既知の非アイドルシーケンスをマスター210へ送信する。1つの例において、既知の非アイドルシーケンスは、単一の「K」符号である。図2Eは、「K」符号265が、新規高帯域幅レーン262を通じて、第2のビット単位の補数コードワードと並行して送信される1つの例を示す。別の例において、「K」符号は、s2mアクティブ高帯域幅レーン及び新規高帯域幅レーン262の両方を通じて並行して送信される。
段階273において、マスター210は、既知の非アイドルシーケンスを利用し、この非アイドルシーケンスは、s2mアクティブ高帯域幅レーン261に対して新規高帯域幅レーン262をデスキューするために、同期シーケンス内の予め定められたポイントと並行して送信された。
任意選択で、段階272〜273は、必要に応じて繰り返される。1つの例において、段階272〜273は、65〜128個の7b/10b符号ごとに、ランダムに繰り返される。「K」符号は、マスター201が自身を10B符号境界に同期させ、新規高帯域幅レーン262をデスキューするために用いられる。さらに、スレーブ212は、「K」符号の送信と送り返された「K」符号の受信との間の時間をカウントすることで、スレーブ212とマスター210との間の往復遅延を測定することができる。少なくとも1つのビット単位の補数コードワードに続いて少なくとも1つのアイデアコードワードを送信するという、この独自の方法により、マスター210は、s2mアクティブ高帯域幅レーン及びm2sアクティブ高帯域幅レーンを通じた固定遅延の送信を妨げることなく、自身を新規高帯域幅レーン262に同期させることが可能になる。1つの例において、この独自の方法は、s2mアクティブ高帯域幅レーン261を通じて、新規高帯域幅レーン262のセットアップ時間中に送信されるトラフィック全体を格納し遅延させるためのバッファを用いずに動作する。
任意選択の段階274において、マスター210は、データを受信する準備ができたことを示すメッセージをスレーブ212へ送信する。任意選択で、準備完了メッセージは、m2sアクティブ高帯域幅レーンのうち少なくとも1つを通じて送信される。追加的に又は代替的に、マスター及び/又はスレーブは、マスターがデータを受信する準備ができたと推定されるまで、時間及び/又はクロックサイクルをカウントすることができる。
その後、段階275において、s2mアクティブ高帯域幅レーンのIPGの間に、スレーブ212は、s2mアクティブ高帯域幅レーン261及び新規高帯域幅レーン262の両方を通じて、移行シーケンスを送信する。その直後に、スレーブ212は、s2mアクティブ高帯域幅レーン261及び新規高帯域幅レーン262の両方を通じて、高帯域幅データパケットを送信する準備ができている。移行シーケンスには、期待されるアイドルコードワードの少なくとも1つのビット単位の補数コードワードが含まれ、その後に、s2mアクティブ高帯域幅レーン261及び新規高帯域幅レーン262の両方を通じて送信される少なくとも1つのアイドルコードワードが続く。図2Eに示される1つの例において、移行シーケンス268には、期待されるアイドルコードワードの2個のビット単位の補数コードワードが含まれ、その後に2個のアイドルコードワードが続き、これらはs2mアクティブ高帯域幅レーン261及び新規高帯域幅レーン262の両方を通じて送信され、その後に、s2mアクティブ高帯域幅レーン261及び新規高帯域幅レーン262を通じて送信される高帯域幅データ269が続く。
ここで、予め定められた信頼度又は予め定められた閾値などの予め定められた値は、固定値、及び/又はある値を予め定められた値と比較する計算を実行する前にいつでも決定される値である。値は、当該値を利用する閾値に達したかどうかを判定するのに用いられる論理が、閾値に達したかどうかを判定する計算の実行を開始する前に既知である場合にも、予め定められた値であるとみなされる。
本明細書では、「1つの実施形態」への言及は、言及されている特徴が、本発明の少なくとも1つの実施形態に含まれ得ることを意味する。さらに、本明細書における「1つの実施形態」又は「いくつかの実施形態」への別の言及が、必ずしも同じ実施形態を意味するわけではない。さらに、「1つの実施形態」及び「別の実施形態」への言及が、必ずしも異なる実施形態を意味しなくてよいが、場合によっては、ある実施形態の異なる態様を示す
のに用いられる用語であってよい。
本発明の実施形態は、本明細書に説明された実施形態の特徴に関してあらゆる種類の組み合わせ、及び/又は統合形態を含んでよい。いくつかの実施形態が、連続した動作を示すことがあるが、これらの実施形態は、特定の動作を並行して、及び/又は示された順序とは異なる順序で実行してよい。さらに、本文及び/又は図面において、参照数字及び/又は参照文字を繰り返し用いることは、簡潔さと明確さを目的としており、これ自体で、論じられた様々な実施形態及び/又は構成の間の関係を規定するわけではない。各実施形態は、それらの応用において、本明細書、図面、又は実施例に示された、方法の動作段階の順序若しくはシーケンスの詳細、又は、デバイスの実施態様の詳細に限定されない。さらに、図に示された個々のブロックは機能的な性質であってよく、したがって、必ずしも別個のハードウェア要素に対応しなくてよい。
本明細書に開示された方法が、特定の順序で実行される特定の段階を参照して説明され示されているが、これらの段階は、本実施形態の教示から逸脱することなく均等な方法を形成するために、組み合わされ、細分化され、及び/又は並べ換えられてよいことを理解されたい。したがって、本明細書に明確に示されていない限り、各段階の順序及びグループ化は、実施形態を限定してはいない。さらに、実施形態の方法及びメカニズムが、明確さを目的に単数形で説明されることがある。しかし、特に記述がない限り、いくつかの実施形態は、方法について複数の繰り返しを含んでよく、又はメカニズムについて複数の具体例を含んでよい。特定の実施例と関連して説明される実施形態が、限定としてではなく、例として提供されている。さらに、多くの代替形態、修正形態、変形形態が、当業者には容易に認められることは、明らかである。他の実施形態が利用されてよく、実施形態の範囲を逸脱することなく、構造的な変更が行われてよいことを理解されたい。したがって、本開示は、添付の請求項の精神及び範囲の中に含まれる、そのような全ての代替形態、修正形態、及び変形形態、並びにそれらの均等な形態を包含することが意図されている。

Claims (19)

  1. 新規高帯域幅レーンをシームレスに追加するための方法であって、
    第1のデバイスと第2のデバイスとの間で、前記新規高帯域幅レーンを追加することに関する指示を交換し合う段階であって、前記指示を前記交換し合う段階の間に、前記第1のデバイスは、固定遅延付き8b/10bコードワードを用い、少なくとも1個の第1−第2アクティブ高帯域幅レーン(f2sアクティブ高帯域幅レーン)を通じてデータを前記第2のデバイスへ送信し、前記第2のデバイスは、固定遅延付き8b/10bコードワードを用い、少なくとも1個の第2−第1アクティブ高帯域幅レーン(s2fアクティブ高帯域幅レーン)を通じてデータを前記第1のデバイスへ送信し、前記新規高帯域幅レーンはオフであり、前記新規高帯域幅レーンを追加することが、スムーズに且つ固定遅延の前記送信を妨げることなく、前記f2sアクティブ高帯域幅レーン及び前記s2fアクティブ高帯域幅レーンを通じて行われる、交換し合う段階と、
    前記第1のデバイスが、前記f2sアクティブ高帯域幅レーン及び前記s2fアクティブ高帯域幅レーンを通じて、固定遅延付き8b/10bデータを引き続き送受信することと並行して、7b/10bコードワードを用い、前記新規高帯域幅レーンを通じてアイドルシーケンスを送信する段階と、
    前記第1のデバイスが、前記少なくとも1個のf2sアクティブ高帯域幅レーンを通じて、パケット間ギャップの間に、同期シーケンスを送信する段階であって、前記第1のデバイスが、前記新規高帯域幅レーンを通じて且つ前記同期シーケンス内の予め定められたポイントと並行して、既知の非アイドルシーケンスを送信する段階をさらに含む、送信する段階と、
    前記第2のデバイスが、前記新規高帯域幅レーンをデスキューするために、既知の前記非アイドルシーケンスを利用する段階と、
    前記第1のデバイスが、前記少なくとも1個のf2sアクティブ高帯域幅レーン及び前記新規高帯域幅レーンの両方を通じて、移行シーケンスを送信する段階と
    を備える、方法。
  2. 前記移行シーケンスを送信した直後に、前記第1のデバイスは、8b/10bコードワードを用い、前記少なくとも1個のf2sアクティブ高帯域幅レーン及び前記新規高帯域幅レーンの両方を通じて高帯域幅データを送信する準備ができている、請求項1に記載の方法。
  3. 前記アイドルシーケンスは、前記第1のデバイスのスクランブラの8ビットのうち、7個の最下位ビットの7b/10b符号化を用いて符号化される、請求項1又は2に記載の方法。
  4. 前記同期シーケンスは、データペイロードのエラー耐性より高い前記エラー耐性で符号化される、請求項1から3のいずれか一項に記載の方法。
  5. 前記同期シーケンスは、期待されるアイドルコードワードの少なくとも1つのビット単位の補数7b/10bコードワードを含み、その後に、少なくとも1つのアイドル7b/10bコードワードが続く、請求項4に記載の方法。
  6. 前記同期シーケンスは、期待されるアイドルコードワードの2個のビット単位の補数7b/10bコードワードを含み、その後に、2個のアイドル7b/10bコードワードが続く、請求項4に記載の方法。
  7. 既知の前記非アイドルシーケンスは7b/10bラインコード及び8b/10bラインコード内の「K」符号である、請求項6に記載の方法。
  8. 「K」符号は、前記新規高帯域幅レーンを通じて、第2のビット単位の補数コードワードと並行して送信される、請求項6に記載の方法。
  9. 「K」符号は、前記少なくとも1個のf2sアクティブ高帯域幅レーン及び前記新規高帯域幅レーンの両方を通じて、並行して送信される、請求項4に記載の方法。
  10. 交換し合った前記指示は、パケットにより伝達されないメッセージ及び信号の指示から選択される、請求項1から9のいずれか一項に記載の方法。
  11. 7b/10bコードワードの65〜128個の符号ごとに、前記新規高帯域幅レーンをランダムにデスキューすることに関する段階を、少なくともデスキューを達成するまで繰り返す段階をさらに含む、請求項1から10のいずれか一項に記載の方法。
  12. 前記第2のデバイスが、受信された既知の前記非アイドルシーケンスを、前記s2fアクティブ高帯域幅レーンを通じて前記第1のデバイスへ送り返すことにより、前記第1のデバイスが、前記第1のデバイスと前記第2のデバイスとの間の往復遅延を測定する段階と、前記第1のデバイスが、送信された既知の前記非アイドルシーケンスと送り返された既知の前記非アイドルシーケンスとの間の時間をカウントする段階とをさらに備える、請求項1から11のいずれか一項に記載の方法。
  13. 前記少なくとも1個のf2sアクティブ高帯域幅レーン、及び前記新規高帯域幅レーンの両方を通じて送信される前記移行シーケンスは、m2sアクティブ高帯域幅レーンを通じて、パケット間ギャップの間に送信される、請求項1から12のいずれか一項に記載の方法。
  14. 前記第2のデバイスが前記新規高帯域幅レーンを通じてデータを受信する準備ができたことを示すメッセージを、前記第2のデバイスが送信する段階をさらに備える、請求項1から13のいずれか一項に記載の方法。
  15. 新規高帯域幅レーンをシームレスに追加するための方法であって、
    スレーブとマスターとの間でメッセージを交換し合う段階であって、前記メッセージを前記交換し合う段階の間に、前記スレーブは、固定遅延付き8b/10bコードワードを用い、スレーブツーマスターアクティブ高帯域幅レーン(s2mアクティブ高帯域幅レーン)を通じてデータを前記マスターへ送信し、前記マスターは、固定遅延付き8b/10bコードワードを用い、マスターツースレーブアクティブ高帯域幅レーン(m2sアクティブ高帯域幅レーン)を通じてデータを前記スレーブへ送信し、前記マスターは、クロックレーンを通じてクロック指示を前記スレーブへ送信し、前記新規高帯域幅レーンはオフであり、交換し合った前記メッセージは、前記新規高帯域幅レーンを前記s2mアクティブ高帯域幅レーンに追加することに関するものであり、前記新規高帯域幅レーンを追加することは、スムーズに且つ固定遅延の前記送信を妨げることなく、前記s2mアクティブ高帯域幅レーン及び前記m2sアクティブ高帯域幅レーンを通じて行われる、交換し合う段階と、
    前記スレーブが、前記s2mアクティブ高帯域幅レーン及び前記m2sアクティブ高帯域幅レーンを通じて、固定遅延付き8b/10bデータを引き続き送受信することと並行して、7b/10bコードワードを用い、前記新規高帯域幅レーンを通じてアイドルシーケンスを送信する段階と、
    前記スレーブが、前記s2mアクティブ高帯域幅レーンを通じて、パケット間ギャップの間に同期シーケンスを送信する段階であって、前記スレーブが前記新規高帯域幅レーンを通じて且つ前記同期シーケンス内の予め定められたポイントと並行して、既知の非アイドルシーケンスを送信する段階をさらに含む、送信する段階と、
    前記マスターが、前記新規高帯域幅レーンをデスキューするために、既知の前記非アイドルシーケンスを利用する段階と、
    前記スレーブが、前記s2mアクティブ高帯域幅レーン及び前記新規高帯域幅レーンの両方を通じて、移行シーケンスを送信する段階と
    を備える、方法。
  16. 前記移行シーケンスを送信した直後に、前記スレーブは、8b/10bコードワードを用い、少なくとも1個の前記s2mアクティブ高帯域幅レーン及び前記新規高帯域幅レーンの両方を通じて高帯域幅データを送信する準備ができている、請求項15に記載の方法。
  17. 前記アイドルシーケンスは、前記スレーブのスクランブラの8ビットのうち、7個の最下位ビットの7b/10b符号化を用いて符号化される、請求項15又は16に記載の方法。
  18. 前記同期シーケンスは、期待されるアイドルコードワードの少なくとも1つのビット単位の補数7b/10bコードワードを含み、その後に、少なくとも1つのアイドル7b/10bコードワードが続く、請求項15から17のいずれか一項に記載の方法。
  19. 既知の前記非アイドルシーケンスは7b/10bラインコード及び8b/10bラインコード内の「K」符号である、請求項15から18のいずれか一項に記載の方法。
JP2017567725A 2015-07-30 2016-07-19 高帯域幅レーンのシームレスな追加 Expired - Fee Related JP6665380B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562198724P 2015-07-30 2015-07-30
US62/198,724 2015-07-30
PCT/IB2016/054296 WO2017017562A1 (en) 2015-07-30 2016-07-19 Seamless addition of high bandwidth lanes

Publications (2)

Publication Number Publication Date
JP2018528640A true JP2018528640A (ja) 2018-09-27
JP6665380B2 JP6665380B2 (ja) 2020-03-13

Family

ID=57884222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017567725A Expired - Fee Related JP6665380B2 (ja) 2015-07-30 2016-07-19 高帯域幅レーンのシームレスな追加

Country Status (5)

Country Link
EP (1) EP3329381B1 (ja)
JP (1) JP6665380B2 (ja)
KR (1) KR20180036758A (ja)
CN (1) CN107924378B (ja)
WO (1) WO2017017562A1 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539809B2 (en) * 2005-08-19 2009-05-26 Dell Products L.P. System and method for dynamic adjustment of an information handling systems graphics bus
US7809969B2 (en) * 2005-12-28 2010-10-05 Intel Corporation Using asymmetric lanes dynamically in a multi-lane serial link
CN101447962B (zh) * 2007-11-27 2011-06-08 华为技术有限公司 同步信息的发送与接收方法及装置、同步系统
DE102009025263A1 (de) * 2009-06-17 2010-12-30 Amusys Amusement Systems Electronics Gmbh Verfahren und Vorrichtung zur Übertragung von Ereignisdaten
JP2011114625A (ja) * 2009-11-27 2011-06-09 Panasonic Corp 通信システムおよび通信装置
US20110173352A1 (en) * 2010-01-13 2011-07-14 Mellanox Technologies Ltd Power Reduction on Idle Communication Lanes
US9286035B2 (en) * 2011-06-30 2016-03-15 Infosys Limited Code remediation
US20130077701A1 (en) * 2011-09-23 2013-03-28 Advanced Micro Devices, Inc. Method and integrated circuit for adjusting the width of an input/output link
US8614634B2 (en) * 2012-04-09 2013-12-24 Nvidia Corporation 8b/9b encoding for reducing crosstalk on a high speed parallel bus
US8437343B1 (en) * 2012-05-22 2013-05-07 Intel Corporation Optimized link training and management mechanism
WO2014065880A1 (en) * 2012-10-22 2014-05-01 Robert Beers Coherence protocol tables
US9600431B2 (en) * 2012-10-22 2017-03-21 Intel Corporation High performance interconnect physical layer
CN104214378B (zh) * 2013-05-31 2019-06-25 北京谊安医疗系统股份有限公司 安全阀
JP6241156B2 (ja) * 2013-09-11 2017-12-06 株式会社ソシオネクスト 並列データを受信するために使用するクロックの位相を決定する方法、受信回路及び電子装置

Also Published As

Publication number Publication date
EP3329381B1 (en) 2020-02-26
EP3329381A4 (en) 2018-10-31
CN107924378A (zh) 2018-04-17
CN107924378B (zh) 2020-12-18
EP3329381A1 (en) 2018-06-06
WO2017017562A1 (en) 2017-02-02
KR20180036758A (ko) 2018-04-09
JP6665380B2 (ja) 2020-03-13

Similar Documents

Publication Publication Date Title
KR101616488B1 (ko) 차분 디코더
US9992125B2 (en) Single-lane, twenty-five gigabit ethernet
US8452908B2 (en) Low latency serial memory interface
US20230118809A1 (en) Method and apparatus for sending and receiving multiframe, device, system, and storage medium
JP2016528589A5 (ja)
CN104639477A (zh) 用于高速网络初始化的反向通道通信
JP5230367B2 (ja) パラレル光伝送装置及び方法
US10511406B1 (en) Power saving in a twisted wire pair communication network
WO2015100624A1 (zh) 一种crc计算方法及装置
EP2928108A1 (en) System, method and apparatus for multi-lane auto-negotiation over reduced lane media
CN105262555A (zh) 一种时间同步方法、可编程逻辑器件、单板及网元
KR20150099446A (ko) 공유된 데이터 경로를 사용하는 다수의 이더넷 포트들 및 포트 타입들
JP2013012879A (ja) 通信装置、通信回路および通信方法
US20140365835A1 (en) Receiver Bit Alignment for Multi-Lane Asynchronous High-Speed Data Interface
JP2001352318A (ja) 送信回路とその方法、受信回路とその方法およびデータ通信装置
JP5090934B2 (ja) インターフェース装置及びチップ間通信インターフェース装置
JP6665380B2 (ja) 高帯域幅レーンのシームレスな追加
US9594719B2 (en) Seamless addition of high bandwidth lanes
JP2001024712A (ja) 並列システムをデータ・ストローブ型の送受信器とインタフェース接続するための伝送システム、送信器、受信器、及びインタフェース装置
CN103763063A (zh) 不改变数据传输波特率而减少数据位宽的变速箱电路及工作方法
JP6205152B2 (ja) シリアル通信システム、受信装置およびシリアル通信方法
IL259732A (en) Serial data multiplication
TWI698092B (zh) 用於高速序列資料通訊系統的編碼和解碼架構及其相關方法、實體層電路、發射器與接收器及其中的通訊系統
US9154454B1 (en) Fabric link physical coding sublayer packing scheme
EP3694125B1 (en) Bit block processing method, and node

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R150 Certificate of patent or registration of utility model

Ref document number: 6665380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

LAPS Cancellation because of no payment of annual fees