JP6665380B2 - 高帯域幅レーンのシームレスな追加 - Google Patents
高帯域幅レーンのシームレスな追加 Download PDFInfo
- Publication number
- JP6665380B2 JP6665380B2 JP2017567725A JP2017567725A JP6665380B2 JP 6665380 B2 JP6665380 B2 JP 6665380B2 JP 2017567725 A JP2017567725 A JP 2017567725A JP 2017567725 A JP2017567725 A JP 2017567725A JP 6665380 B2 JP6665380 B2 JP 6665380B2
- Authority
- JP
- Japan
- Prior art keywords
- high bandwidth
- lane
- slave
- active high
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 43
- 230000000295 complement effect Effects 0.000 claims description 18
- 230000007704 transition Effects 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 13
- 230000002452 interceptive effect Effects 0.000 claims description 7
- 230000002457 bidirectional effect Effects 0.000 description 18
- 238000004891 communication Methods 0.000 description 17
- 239000000872 buffer Substances 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4273—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/404—Coupling between buses using bus bridges with address mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Description
のに用いられる用語であってよい。
Claims (18)
- 新規高帯域幅レーンをシームレスに追加するための方法であって、
第1のデバイスと第2のデバイスとの間で、前記新規高帯域幅レーンを追加することに関する指示を交換し合う段階であって、前記指示を前記交換し合う段階の間に、前記第1のデバイスは、固定遅延付き8b/10bコードワードを用い、少なくとも1個の第1−第2アクティブ高帯域幅レーン(f2sアクティブ高帯域幅レーン)を通じてデータを前記第2のデバイスへ送信し、前記第2のデバイスは、固定遅延付き8b/10bコードワードを用い、少なくとも1個の第2−第1アクティブ高帯域幅レーン(s2fアクティブ高帯域幅レーン)を通じてデータを前記第1のデバイスへ送信し、前記新規高帯域幅レーンはオフであり、前記新規高帯域幅レーンを追加することが、前記f2sアクティブ高帯域幅レーン及び前記s2fアクティブ高帯域幅レーンを通じた固定遅延の前記送信を妨げることなく行われる、交換し合う段階と、
前記第1のデバイスが、前記f2sアクティブ高帯域幅レーン及び前記s2fアクティブ高帯域幅レーンを通じて、固定遅延付き8b/10bデータを引き続き送受信することと並行して、7b/10bコードワードを用い、前記新規高帯域幅レーンを通じてアイドルシーケンスを送信する段階と、
前記第1のデバイスが、前記少なくとも1個のf2sアクティブ高帯域幅レーンを通じて、パケット間ギャップの間に、同期シーケンスを送信する段階であって、前記第1のデバイスが、前記新規高帯域幅レーンを通じて且つ前記同期シーケンス内の予め定められたポイントと並行して、既知の非アイドルシーケンスを送信する段階をさらに含む、送信する段階と、
前記第2のデバイスが、前記新規高帯域幅レーンをデスキューするために、既知の前記非アイドルシーケンスを利用する段階と、
前記第1のデバイスが、前記少なくとも1個のf2sアクティブ高帯域幅レーン及び前記新規高帯域幅レーンの両方を通じて、移行シーケンスを送信する段階と
を備える、方法。 - 前記移行シーケンスを送信した直後に、前記第1のデバイスは、8b/10bコードワードを用い、前記少なくとも1個のf2sアクティブ高帯域幅レーン及び前記新規高帯域幅レーンの両方を通じて高帯域幅データを送信する準備ができている、請求項1に記載の方法。
- 前記アイドルシーケンスは、前記第1のデバイスのスクランブラの8ビットのうち、7個の最下位ビットの7b/10b符号化を用いて符号化される、請求項1又は2に記載の方法。
- 前記同期シーケンスは、データペイロードのエラー耐性より高い前記エラー耐性で符号化される、請求項1から3のいずれか一項に記載の方法。
- 前記同期シーケンスは、期待されるアイドルコードワードの少なくとも1つのビット単位の補数7b/10bコードワードを含み、その後に、少なくとも1つのアイドル7b/10bコードワードが続く、請求項4に記載の方法。
- 前記同期シーケンスは、期待されるアイドルコードワードの2個のビット単位の補数7b/10bコードワードを含み、その後に、2個のアイドル7b/10bコードワードが続く、請求項4に記載の方法。
- 既知の前記非アイドルシーケンスは7b/10bラインコード及び8b/10bラインコード内の「K」符号である、請求項6に記載の方法。
- 「K」符号は、前記新規高帯域幅レーンを通じて、第2のビット単位の補数コードワードと並行して送信される、請求項6に記載の方法。
- 「K」符号は、前記少なくとも1個のf2sアクティブ高帯域幅レーン及び前記新規高帯域幅レーンの両方を通じて、並行して送信される、請求項4に記載の方法。
- 7b/10bコードワードの65〜128個の符号ごとに、前記新規高帯域幅レーンをランダムにデスキューすることに関する段階を、少なくともデスキューを達成するまで繰り返す段階をさらに含む、請求項1から9のいずれか一項に記載の方法。
- 前記第2のデバイスが、受信された既知の前記非アイドルシーケンスを、前記s2fアクティブ高帯域幅レーンを通じて前記第1のデバイスへ送り返すことにより、前記第1のデバイスが、前記第1のデバイスと前記第2のデバイスとの間の往復遅延を測定する段階と、前記第1のデバイスが、送信された既知の前記非アイドルシーケンスと送り返された既知の前記非アイドルシーケンスとの間の時間をカウントする段階とをさらに備える、請求項1から10のいずれか一項に記載の方法。
- 前記少なくとも1個のf2sアクティブ高帯域幅レーン、及び前記新規高帯域幅レーンの両方を通じて送信される前記移行シーケンスは、前記f2sアクティブ高帯域幅レーンを通じて、パケット間ギャップの間に送信される、請求項1から11のいずれか一項に記載の方法。
- 前記第2のデバイスが前記新規高帯域幅レーンを通じてデータを受信する準備ができたことを示すメッセージを、前記第2のデバイスが前記s2fアクティブ高帯域幅レーンを通じて送信する段階をさらに備える、請求項1から12のいずれか一項に記載の方法。
- 新規高帯域幅レーンをシームレスに追加するための方法であって、
スレーブとマスターとの間でメッセージを交換し合う段階であって、前記メッセージを前記交換し合う段階の間に、前記スレーブは、固定遅延付き8b/10bコードワードを用い、スレーブツーマスターアクティブ高帯域幅レーン(s2mアクティブ高帯域幅レーン)を通じてデータを前記マスターへ送信し、前記マスターは、固定遅延付き8b/10bコードワードを用い、マスターツースレーブアクティブ高帯域幅レーン(m2sアクティブ高帯域幅レーン)を通じてデータを前記スレーブへ送信し、前記マスターは、クロックレーンを通じてクロック指示を前記スレーブへ送信し、前記新規高帯域幅レーンはオフであり、交換し合った前記メッセージは、前記新規高帯域幅レーンを前記s2mアクティブ高帯域幅レーンに追加することに関するものであり、前記新規高帯域幅レーンを追加することは、前記s2mアクティブ高帯域幅レーン及び前記m2sアクティブ高帯域幅レーンを通じた固定遅延の前記送信を妨げることなく行われる、交換し合う段階と、
前記スレーブが、前記s2mアクティブ高帯域幅レーン及び前記m2sアクティブ高帯域幅レーンを通じて、固定遅延付き8b/10bデータを引き続き送受信することと並行して、7b/10bコードワードを用い、前記新規高帯域幅レーンを通じてアイドルシーケンスを送信する段階と、
前記スレーブが、前記s2mアクティブ高帯域幅レーンを通じて、パケット間ギャップの間に同期シーケンスを送信する段階であって、前記スレーブが前記新規高帯域幅レーンを通じて且つ前記同期シーケンス内の予め定められたポイントと並行して、既知の非アイドルシーケンスを送信する段階をさらに含む、送信する段階と、
前記マスターが、前記新規高帯域幅レーンをデスキューするために、既知の前記非アイドルシーケンスを利用する段階と、
前記スレーブが、前記s2mアクティブ高帯域幅レーン及び前記新規高帯域幅レーンの両方を通じて、移行シーケンスを送信する段階と
を備える、方法。 - 前記移行シーケンスを送信した直後に、前記スレーブは、8b/10bコードワードを用い、少なくとも1個の前記s2mアクティブ高帯域幅レーン及び前記新規高帯域幅レーンの両方を通じて高帯域幅データを送信する準備ができている、請求項14に記載の方法。
- 前記アイドルシーケンスは、前記スレーブのスクランブラの8ビットのうち、7個の最下位ビットの7b/10b符号化を用いて符号化される、請求項14又は15に記載の方法。
- 前記同期シーケンスは、期待されるアイドルコードワードの少なくとも1つのビット単位の補数7b/10bコードワードを含み、その後に、少なくとも1つのアイドル7b/10bコードワードが続く、請求項14から16のいずれか一項に記載の方法。
- 既知の前記非アイドルシーケンスは7b/10bラインコード及び8b/10bラインコード内の「K」符号である、請求項14から17のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562198724P | 2015-07-30 | 2015-07-30 | |
US62/198,724 | 2015-07-30 | ||
PCT/IB2016/054296 WO2017017562A1 (en) | 2015-07-30 | 2016-07-19 | Seamless addition of high bandwidth lanes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018528640A JP2018528640A (ja) | 2018-09-27 |
JP6665380B2 true JP6665380B2 (ja) | 2020-03-13 |
Family
ID=57884222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017567725A Expired - Fee Related JP6665380B2 (ja) | 2015-07-30 | 2016-07-19 | 高帯域幅レーンのシームレスな追加 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP3329381B1 (ja) |
JP (1) | JP6665380B2 (ja) |
KR (1) | KR20180036758A (ja) |
CN (1) | CN107924378B (ja) |
WO (1) | WO2017017562A1 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7539809B2 (en) * | 2005-08-19 | 2009-05-26 | Dell Products L.P. | System and method for dynamic adjustment of an information handling systems graphics bus |
US7809969B2 (en) * | 2005-12-28 | 2010-10-05 | Intel Corporation | Using asymmetric lanes dynamically in a multi-lane serial link |
CN101447962B (zh) * | 2007-11-27 | 2011-06-08 | 华为技术有限公司 | 同步信息的发送与接收方法及装置、同步系统 |
DE102009025263A1 (de) * | 2009-06-17 | 2010-12-30 | Amusys Amusement Systems Electronics Gmbh | Verfahren und Vorrichtung zur Übertragung von Ereignisdaten |
JP2011114625A (ja) * | 2009-11-27 | 2011-06-09 | Panasonic Corp | 通信システムおよび通信装置 |
US20110173352A1 (en) * | 2010-01-13 | 2011-07-14 | Mellanox Technologies Ltd | Power Reduction on Idle Communication Lanes |
US9286035B2 (en) * | 2011-06-30 | 2016-03-15 | Infosys Limited | Code remediation |
US20130077701A1 (en) * | 2011-09-23 | 2013-03-28 | Advanced Micro Devices, Inc. | Method and integrated circuit for adjusting the width of an input/output link |
US8614634B2 (en) * | 2012-04-09 | 2013-12-24 | Nvidia Corporation | 8b/9b encoding for reducing crosstalk on a high speed parallel bus |
US8437343B1 (en) * | 2012-05-22 | 2013-05-07 | Intel Corporation | Optimized link training and management mechanism |
WO2014065879A1 (en) * | 2012-10-22 | 2014-05-01 | Venkatraman Iyer | High performance interconnect physical layer |
US9600431B2 (en) * | 2012-10-22 | 2017-03-21 | Intel Corporation | High performance interconnect physical layer |
CN104214378B (zh) * | 2013-05-31 | 2019-06-25 | 北京谊安医疗系统股份有限公司 | 安全阀 |
JP6241156B2 (ja) * | 2013-09-11 | 2017-12-06 | 株式会社ソシオネクスト | 並列データを受信するために使用するクロックの位相を決定する方法、受信回路及び電子装置 |
-
2016
- 2016-07-19 EP EP16829923.8A patent/EP3329381B1/en active Active
- 2016-07-19 JP JP2017567725A patent/JP6665380B2/ja not_active Expired - Fee Related
- 2016-07-19 KR KR1020187006011A patent/KR20180036758A/ko not_active Application Discontinuation
- 2016-07-19 WO PCT/IB2016/054296 patent/WO2017017562A1/en active Application Filing
- 2016-07-19 CN CN201680044352.4A patent/CN107924378B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP3329381A1 (en) | 2018-06-06 |
CN107924378B (zh) | 2020-12-18 |
EP3329381B1 (en) | 2020-02-26 |
EP3329381A4 (en) | 2018-10-31 |
WO2017017562A1 (en) | 2017-02-02 |
KR20180036758A (ko) | 2018-04-09 |
CN107924378A (zh) | 2018-04-17 |
JP2018528640A (ja) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101616488B1 (ko) | 차분 디코더 | |
CN104620542B (zh) | 具有灵活数据速率的控制器局域网 | |
US9992125B2 (en) | Single-lane, twenty-five gigabit ethernet | |
JP2016528589A5 (ja) | ||
CN104639477A (zh) | 用于高速网络初始化的反向通道通信 | |
US9900268B2 (en) | System, method and apparatus for multi-lane auto-negotiation over reduced lane media | |
KR101664658B1 (ko) | 공유된 데이터 경로를 사용하는 다수의 이더넷 포트들 및 포트 타입들 | |
JP5230367B2 (ja) | パラレル光伝送装置及び方法 | |
JP2012075103A (ja) | データ伝送方法 | |
US9979507B1 (en) | Methods and network device for generating communication frames in 1000BASE-T1 ethernet | |
WO2015100624A1 (zh) | 一种crc计算方法及装置 | |
JP2013012879A (ja) | 通信装置、通信回路および通信方法 | |
CN101552725B (zh) | 聚合子链路恢复处理方法、系统及设备 | |
JP6665380B2 (ja) | 高帯域幅レーンのシームレスな追加 | |
JP5090934B2 (ja) | インターフェース装置及びチップ間通信インターフェース装置 | |
CN104184678A (zh) | 一种用于实现高可靠性无缝冗余环网的帧副本丢弃的方法 | |
US9594719B2 (en) | Seamless addition of high bandwidth lanes | |
US11947475B2 (en) | Synchronized processing of process data and delayed transmission | |
JP2001024712A (ja) | 並列システムをデータ・ストローブ型の送受信器とインタフェース接続するための伝送システム、送信器、受信器、及びインタフェース装置 | |
US20180316465A1 (en) | Apparatuses and methods to change information values | |
JP6205152B2 (ja) | シリアル通信システム、受信装置およびシリアル通信方法 | |
CN104917704A (zh) | 同一架构中复用10GBase-R PCS和40GBase-R PCS的方法及系统 | |
IL259732A (en) | Serial data multiplication | |
US10084488B1 (en) | Chip-to-chip port coherency without overhead | |
CN103763231A (zh) | 不改变数据传输波特率而增加数据位宽的变速箱电路及工作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6665380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
LAPS | Cancellation because of no payment of annual fees |