JP6205152B2 - シリアル通信システム、受信装置およびシリアル通信方法 - Google Patents
シリアル通信システム、受信装置およびシリアル通信方法 Download PDFInfo
- Publication number
- JP6205152B2 JP6205152B2 JP2013062432A JP2013062432A JP6205152B2 JP 6205152 B2 JP6205152 B2 JP 6205152B2 JP 2013062432 A JP2013062432 A JP 2013062432A JP 2013062432 A JP2013062432 A JP 2013062432A JP 6205152 B2 JP6205152 B2 JP 6205152B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- period
- data field
- data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
このような通信システムは、伝送路であるLINバス10と、マスタノード(master node)11と、2個のスレーブノード(slave node)12A、12Bと、を有する。マスタノード11とスレーブノード12A、12Bは、LINバス10を介して通信可能に接続される。LINバス10に接続するスレーブノードの個数は1以上であればよく、2に限定されるものではない。マスタノード11は、マスタノードが行う処理であるマスタタスク(master task)と共に、スレーブノードに対するスレーブ・タスク(slave task)を実行する。スレーブノード12A、12Bは、それぞれスレーブ・タスクを実行する。
ノード間の通信は、フレーム(Frame)(通信パケット)を使用して行われる。
図2は、フレーム構造を示す図である。
1フレームは、ヘッダ部分(Header)と、レスポンス部分(Response)と、を有する。ヘッダ部分は、開始フィールド(Break field)と、同期フィールド(Sync field)と、動作指示フィールド(Protected identifier field)と、を有する。同期フィールドと動作指示フィールドの間には、分離スペース(Inter-byte space)が設けられる。以下、開始フィールドをブレークフィールド、同期フィールドを同期バイト、動作指示フィールドをIDフィールド、と称する場合がある。
Response部分は、マスタノード(マスタノードからスレーブノードへの通信の場合)、スレーブノード(スレーブノードからマスタノードへの通信の場合、スレーブノードからスレーブノードへの通信の場合)が送出する。
図3では、この場合、マスタノード11は、マスタタスクと共に、スレーブ・タスク受信処理およびスレーブ・タスク送信処理をスレーブ・タスクとして実行する。スレーブノード12、12A、12Bは、それぞれスレーブ・タスク受信処理およびスレーブ・タスク送信処理をスレーブ・タスクとして実行する。
Break fieldは、フレーム(Frame)の開始を示す。図4の(A)に示すように、マスタノードは、13ビット時間以上の間”L”を出力する。スレーブノードは11ビット時間以上の間”L”レベルを検出し続けると、Break fieldと認識する。
スレーブノード12は、クロック生成器21と、ボーレートジェネレータ22と、シリアルパラレル変換器23と、同期フィールド(Sync field)検出器24と、エッジ検出器25と、カウンタ26と、シフタ27と、を有する。
シフタ27は、Sync field長カウント値を除算して1/8の値を求め、ボーレートジェネレータ設定値として出力する。この処理は、16進のSync field長カウント値を3ビット分シフトすることにより生成される。Sync field長カウント値は、8ビット分の伝送が行われた時間を測定したものであるため、カウンタ値を8で除算(右3ビットシフト)し、1ビット分の伝送時間を算出する。この1ビット分の伝送時間がボーレートジェネレータ設定値となる。
マスタノードは、送信フレームの先頭でフレーム開始を示すBreak fieldに続き、Sync fieldと呼ばれる特殊な固定パターンを送信する。
スレーブノードは、Break field及びSync fieldを認識し、Sync field内の二つのパルスエッジ(測定対象フィールド部)の間隔を測定する。この測定値はマスタノードの8ビット転送時間をスレーブノードの内部クロックでカウントしたものとなる。
上記の一連の処理を実行することにより、Data fieldにおいてスレーブノードはマスタノードのタイミングに合わせたサンプリングタイミングでシリアルデータを受信することができる。
スレーブノード30は、クロック生成器21と、ボーレートジェネレータ22と、シリアルパラレル変換器23と、Sync field検出器24と、エッジ検出器25と、カウンタ26と、シフタ27と、を有する。さらに、スレーブノード30は、Data field検出器31と、Data fieldエッジ検出器32と、Data fieldカウンタ33と、除算器34と、2個のラッチ28および35と、エッジ切替器36と、セレクタ37と、を有する。
Data field検出器31は、Data fieldエッジ検出器32が各Data field(Data)の開始ビットの立下りエッジを検出するタイミングを示すData field検出信号を生成して出力する。Data field検出器31は、Header部分の受信終了後からその後の最初の立下りエッジ(Start bit)までの間および各Data fieldの終了ビット(Stop bit)からその後の最初の立下りエッジ(Start bit)までの間、Data field検出信号である出力をアサートする。Header部分の受信終了後からその後の最初の立下りエッジ(Start bit)までの間は、図2のResponse spaceに相当する。回路構成は、Sync field検出器24と類似している。
スレーブノード(受信ノード)では、Frameの受信待ち状態の時、ボーレートジェネレータ設定値としてあらかじめ設定された初期値を使用するか、直前のボーレートジェネレータ設定値を使用する。
図4の(D)に示すように、Data field(Byte field)は、最初の1ビットは”L”のスタートビット(Start bit)であり、最後の1ビットは”H”のストップビット(Stop bit)である。このようなData fieldが連続すると、その境界部分では、”H”のストップビットの後に”L”のスタートビットが配置されることになる。言い換えれば、論理値が逆のビットが隣接して配置されることになり、必ず論理値の変化(立下りエッジ)が存在する。図8では、Data fieldの境界部分のストップビットとスタートビットが連続する部分を[a]で示している。
上記Byte fieldの長さのカウント値を10で除算することにより、測定対象Byte fieldの1ビット転送時間(=ボーレートの逆数)を求めることができる。
図9に示すように、一つのフレームにおけるData field(Byte field)の個数が増加するので、一つのフレームで送信できるデータ量が増加する。
第2実施形態のスレーブノード40は、Data fieldカウンタ33および除算器34の代わりに、BCD(Binary Coded Decimal)カウンタ41およびシフタ42を設けたことが第1実施形態と異なり、他は同じである。
図11は、十進数値”9317”の10による除算の変化を示している。図11に示すように、十進数(BCDカウンタ値)で表した場合の10による除算は、4ビットシフト(4ビット削除)で行えるが、二進数表示の場合には、10による除算は、単純なビットシフトで実現することができない。
第3実施形態のスレーブノード50は、クロック生成器21と、ボーレートジェネレータ22と、シリアルパラレル変換器23と、を有する。スレーブノード50は、さらに、field検出器51と、エッジ検出器52と、カウンタ53と、シフタ27と、ラッチ28と、除算器34と、ラッチ35と、セレクタ37と、を有する。
カウンタ53は、カウンタ26およびData fieldカウンタ33と同じ構成を有する。
以上説明したように、実施形態によれば、最新の送信ボーレートを受信側クロックでカウントし、その結果で受信ボーレートを設定することにより、マスタノードとスレーブノードの間のボーレートをFrameデータ転送中でも合わせることができる。
(1)安定した通信をコストの安い、すなわちクロック安定性が悪いクロック生成器を使用して実現できる。
(2)一つのフレームで多量(実質上無限)のデータを転送することができる。
12、12A、12B 受信ノード(スレーブノード)
21 クロック生成器
22 ボーレートジェネレータ
23 シリアルパラレル変換器
24 Sync field検出器
25 エッジ検出器
26 カウンタ
27 シフタ
28 ラッチ
31 Data field検出器
32 Dataエッジ検出器
33 Dataカウンタ
34 除算器
35 ラッチ
36 エッジ検出切替器
37 セレクタ
Claims (11)
- 送信ノードと、少なくとも1つの受信ノードと、前記送信ノードおよび前記少なくとも1つの受信ノードを接続する伝送路と、を備え、
1フレームが、開始フィールドと、同期フィールドと、複数のデータフィールドと、を有し、
前記開始フィールドおよび前記同期フィールドは、前記送信ノードから送信され、
前記複数のデータフィールドは、前記送信ノードまたは前記少なくとも1つの受信ノードから送信され、
前記少なくとも1つの受信ノードは、
前記同期フィールドの信号に応じてボーレートを設定し、設定した前記ボーレートで、前記複数のデータフィールドの送信または受信を行い、
前記データフィールドの時間長を検出して、前記ボーレートを更新し、
前記受信ノードは、
受信信号の前記同期フィールドにおける同期信号の周期を検出し、受信クロックの周期が、検出した前記同期信号の周期に対応するように、受信クロックの生成のためのクロックの分周比を設定する同期フィールド検出回路と、
前記受信信号の各データフィールドの周期を検出し、前記受信クロックの周期が、検出した前記データフィールドの周期に対応するように前記分周比を変更するデータフィールド周期検出回路と、
前記分周比の設定値を、1番目の前記データフィールドの間は、前記同期フィールド検出回路の設定した分周比に、2番目の前記データフィールド以降には、前記データフィールド周期検出回路が変更した分周比に切り替えるセレクタと、
を有することを特徴とするシリアル通信システム。 - 各受信ノードは、
前記クロックを出力するクロック生成器と、
前記クロックを前記分周比で分周して前記受信クロックを生成するボーレートジェネレータと、
を備えることを特徴とする請求項1記載のシリアル通信システム。 - 前記同期フィールド検出回路は、
送信クロックの周期の2倍の周期の前記同期信号の4パルス分の時間をカウントする同期信号カウント回路と、
前記同期信号カウント回路のカウント値の1/8の値を演算するシフト回路と、を備え、
前記データフィールド周期検出回路は、
前記送信クロックの周期の10倍の前記データフィールドの時間をカウントするデータフィールドカウント回路と、
前記データフィールドカウント回路のカウント値から前記送信クロックの周期の1/10の時間を演算する除算回路と、を備えることを特徴とする請求項2記載のシリアル通信システム。 - 前記データフィールドカウント回路は、前記データフィールドの時間を10進法でカウントするBCDカウント回路であり、
前記除算回路は、BCDカウント回路のカウント値を4ビットシフト演算するシフト回路であることを特徴とする請求項3記載のシリアル通信システム。 - 前記同期信号カウント回路と前記データフィールドカウント回路は共通であることを特徴とする請求項3記載のシリアル通信システム。
- 伝送路を介して送信ノードに接続され、前記送信ノードとの間でシリアル通信を行う受信装置であって、
1フレームが、開始フィールドと、同期フィールドと、複数のデータフィールドと、を有し、
前記開始フィールドおよび前記同期フィールドは、前記送信ノードから送信され、
受信した前記同期フィールドの情報に基づいて、前記複数のデータフィールドの送信または受信を行い、
前記同期フィールドの信号に応じてボーレートを設定し、設定した前記ボーレートで、前記複数のデータフィールドの送信または受信を行い、
前記データフィールドの時間長を検出して、前記ボーレートを更新し、
前記受信装置は、
受信信号の前記同期フィールドにおける同期信号の周期を検出し、受信クロックの周期が、検出した前記同期信号の周期に対応するように、受信クロックの生成のためのクロックの分周比を設定する同期フィールド検出回路と、
前記受信信号の各データフィールドの周期を検出し、前記受信クロックの周期が、検出した前記データフィールドの周期に対応するように前記分周比を変更するデータフィールド周期検出回路と、
前記分周比の設定値を、1番目の前記データフィールドの間は、前記同期フィールド検出回路の設定した分周比に、2番目の前記データフィールド以降には、前記データフィールド周期検出回路が変更した分周比に切り替えるセレクタと、
を備えることを特徴とする受信装置。 - 前記クロックを出力するクロック生成器と、
前記クロックを前記分周比で分周して前記受信クロックを生成するボーレートジェネレータと、
を備えることを特徴とする請求項6記載の受信装置。 - 前記同期フィールド検出回路は、
送信クロックの周期の2倍の周期の前記同期信号の4パルス分の時間をカウントする同期信号カウント回路と、
前記同期信号カウント回路のカウント値の1/8の値を演算するシフト回路と、を備え、
前記データフィールド周期検出回路は、
前記送信クロックの周期の10倍の前記データフィールドの時間をカウントするデータフィールドカウント回路と、
前記データフィールドカウント回路のカウント値から前記送信クロックの周期の1/10の時間を演算する除算回路と、を備えることを特徴とする請求項7記載の受信装置。 - 前記データフィールドカウント回路は、前記データフィールドの時間を10進法でカウントするBCDカウント回路であり、
前記除算回路は、BCDカウント回路のカウント値を4ビットシフト演算するシフト回路であることを特徴とする請求項8記載の受信装置。 - 前記同期信号カウント回路と前記データフィールドカウント回路は共通であることを特徴とする請求項8記載の受信装置。
- 送信ノードおよび少なくとも1つの受信ノードを伝送路で接続したシリアル通信システムにおけるシリアル通信方法であって、
1フレームが、開始フィールドと、同期フィールドと、複数のデータフィールドと、を有し、
前記開始フィールドおよび前記同期フィールドは、前記送信ノードから送信され、
前記複数のデータフィールドは、前記送信ノードまたは前記少なくとも1つの受信ノードから送信され、
前記少なくとも1つの受信ノードは、
前記同期フィールドの信号に応じてボーレートを設定し、設定した前記ボーレートで前記複数のデータフィールドの送信または受信を行い、
前記データフィールドの時間長を検出して、前記ボーレートを更新し、
前記受信ノードは、
受信信号の前記同期フィールドにおける同期信号の周期を検出し、受信クロックの周期が、検出した前記同期信号の周期に対応するように、受信クロックの生成のためのクロックの分周比を第1の値に設定し、
前記受信信号の各データフィールドの周期を検出し、前記受信クロックの周期が、検出した前記データフィールドの周期に対応するように前記分周比を第2の値に変更し、
前記分周比の設定値を、1番目の前記データフィールドの間は、前記第1の値に、2番目の前記データフィールド以降には、前記第2の値に切り替えることを特徴とするシリアル通信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062432A JP6205152B2 (ja) | 2013-03-25 | 2013-03-25 | シリアル通信システム、受信装置およびシリアル通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062432A JP6205152B2 (ja) | 2013-03-25 | 2013-03-25 | シリアル通信システム、受信装置およびシリアル通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014187633A JP2014187633A (ja) | 2014-10-02 |
JP6205152B2 true JP6205152B2 (ja) | 2017-09-27 |
Family
ID=51834715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013062432A Active JP6205152B2 (ja) | 2013-03-25 | 2013-03-25 | シリアル通信システム、受信装置およびシリアル通信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6205152B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111181815A (zh) * | 2020-03-11 | 2020-05-19 | 苏州纳芯微电子股份有限公司 | 自动波特率检测电路及其检测方法 |
US20230210822A1 (en) | 2020-05-21 | 2023-07-06 | Shionogi & Co., Ltd. | Pharmaceutical composition for treating fatty liver disease |
CN114615104B (zh) * | 2022-03-14 | 2023-11-28 | 鹍骐科技(北京)股份有限公司 | 一种基于国产化fpga实现的智能串口通讯方法及系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0435537A (ja) * | 1990-05-31 | 1992-02-06 | Fujitsu Ltd | 受信ボーレート自動設定方式 |
JPH06224891A (ja) * | 1993-01-28 | 1994-08-12 | Tamura Seisakusho Co Ltd | クロック再生回路 |
US6263033B1 (en) * | 1998-03-09 | 2001-07-17 | Advanced Micro Devices, Inc. | Baud rate granularity in single clock microcontrollers for serial port transmissions |
JP2007324679A (ja) * | 2006-05-30 | 2007-12-13 | Nec Electronics Corp | シリアル通信用ボーレートジェネレータ |
JP2011234128A (ja) * | 2010-04-27 | 2011-11-17 | Yazaki Corp | シリアル通信用ボーレート検出装置およびシリアル通信用ボーレート補正装置ならびにシリアル通信用ボーレート検出方法 |
-
2013
- 2013-03-25 JP JP2013062432A patent/JP6205152B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014187633A (ja) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7620075B2 (en) | Serial communication system with baud rate generator | |
JP5369814B2 (ja) | 受信装置および受信装置の時刻修正方法 | |
US11177896B2 (en) | Time synchronization device and time synchronization method | |
US9300421B2 (en) | Methods to achieve accurate time stamp in IEEE 1588 for system with FEC encoder | |
JP2011234128A (ja) | シリアル通信用ボーレート検出装置およびシリアル通信用ボーレート補正装置ならびにシリアル通信用ボーレート検出方法 | |
CN110520815A (zh) | 加精确时间戳的方法和系统 | |
EP3576354B1 (en) | Slave node for a can bus network | |
CN113612564A (zh) | 一种报文处理的方法和网络设备 | |
US11349587B2 (en) | Generating a timestamp | |
CN113810145A (zh) | 接收端时间戳准确性 | |
JP2007274122A (ja) | パラレル変換回路 | |
JP6205152B2 (ja) | シリアル通信システム、受信装置およびシリアル通信方法 | |
US20160065358A1 (en) | Synchronization method, intermediate node, and slave node of communication network system | |
JP2011035473A (ja) | ボーレートエラー検出回路、ボーレートエラー検出方法 | |
JP2011172144A (ja) | 同期信号検出装置 | |
US9569296B2 (en) | Receiver bit alignment for multi-lane asynchronous high-speed data interface | |
JP4582932B2 (ja) | 同期補正回路 | |
US9111042B1 (en) | 1588 deterministic latency with gearbox | |
JP4736775B2 (ja) | シリアル通信装置 | |
JP2008005123A (ja) | 映像データ送信装置、映像データ受信装置および映像データ伝送システム | |
CN111357243B (zh) | 总线系统的用户设备、运行方法及总线系统 | |
CN116545582A (zh) | 基于串行收发器的数据传输方法、收发器、介质及设备 | |
JP2015198399A (ja) | 通信装置 | |
CN112640355B (zh) | 一种mac装置及时间点估算方法 | |
CN102208973B (zh) | 一种数据流传输的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160229 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6205152 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |