TWI253045B - Display control circuit and display driving circuit - Google Patents

Display control circuit and display driving circuit Download PDF

Info

Publication number
TWI253045B
TWI253045B TW093112259A TW93112259A TWI253045B TW I253045 B TWI253045 B TW I253045B TW 093112259 A TW093112259 A TW 093112259A TW 93112259 A TW93112259 A TW 93112259A TW I253045 B TWI253045 B TW I253045B
Authority
TW
Taiwan
Prior art keywords
display
circuit
data
display data
order
Prior art date
Application number
TW093112259A
Other languages
English (en)
Other versions
TW200502914A (en
Inventor
Yoshihisa Ooishi
Hiroyuki Nitta
Junichi Maruyama
Naoki Takada
Kenichi Ono
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200502914A publication Critical patent/TW200502914A/zh
Application granted granted Critical
Publication of TWI253045B publication Critical patent/TWI253045B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

1253045 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關於一種產生與顯示資料對應的灰階電壓 ’而將其施加在顯示面板的資料線驅動電路及將顯示資料 及控制信號（同步信號、時脈信號等）輸出到資料線驅動電 路的顯不控制電路，特別是有關於一種液晶顯示器、有機 EL顯示器、電獎顯示器、Field Emittance顯示器的資料 線驅動電路及顯示控制電路。 【先前技術】 習知技術則是在專利文獻1中揭露了一種顯示器驅動 系統，其具備有：將呈串聯被供給的數位像素資料的區段 (segment)再配列成爲並列像素資料的串並列轉換器、將 並列像素資料一起朝著類比的紅信號、綠信號、藍信號來 轉換2個像素的6個D/A轉換器、包含可同時取樣6個 類比信號的類比取樣保持模組的多個列驅動器、及同時將 數位像素資料的整個行供給到多個列驅動器的時間控制器 〇 又’在專利文獻2中揭露了 一種液晶顯不裝置，將呈 矩陣狀被配列的畫素部的水平方向分割爲M ( Μ爲整數） 個，針對被分割爲Μ個的畫素部分別施加各水平行的顯 示資料的Μ個多灰階驅動電路，將被配列在水平方向之 Μ個多灰階驅動電路依序分別被分割爲Μ個畫素部的顯 示資料再分割爲Ν( Ν爲整數）個，而依序讀入1/ (Μ X Ν) -5- 1253045 (2) 水平行單位之對應的數位顯示資料且將其加以暫時記憶的 閂鎖電路、在每次讀取1 /(Μ X N)水平行單位之對應的數 位顯示資料時轉換爲對應的類比顯示資料的D/A轉換器 、及將類比顯示資料讀取1 / Μ水平行單位的取樣保持電 路，Μ個多灰階驅動電路在將全部的類比顯示資料讀入1 / Μ水平行單位後，會同時將1水平行單位的類比顯示資料 施加在顯示畫素部。 在上述習知技術中，由於1個多灰階驅動電路（列驅 動器）具有容量較同時被施加在顯示畫素部的類比顯示資 料的容量爲少的D/A轉換器，因此，由於D/A轉換器的 ^ ft少’因此可將多灰階驅動電路（列驅動器）小型化。 (專利文獻1 ) 特表2002-517790號公報 (專利文獻2 ) 特開平5 - 8 0 7 2 2號公報 (本發明所欲解決的課題） 但是不管是那種習知技術都必須要從時間控制器將數 ill顯示資料連|買地轉送到丨個多灰階驅動電路（列驅動器 )’亦即，最初將第1個的顯示資料轉送到第1個多灰階 驅動电路，在顯示資料朝著第丨個多灰階驅動電路的轉送 王口β to束後，接者將第2個的顯示資料轉送到第2個多灰 1253045 (3) 階驅動電路，當1畫素的顯示資料位元數例如從8位元增 加到1 〇位元時，則D / A轉換器的能力會不足’另一方面 ’爲了要彌補D / A轉換器的能力的不足’則必須要增加 D / A轉換器的數目，而導致多灰階驅動電路的大型化。 本發明的目的在於提供一藉由減少內部電路而小型化 的顯不驅動電路及實現該顯示驅動電路的顯不控制電路。 【發明內容】 (解決課題的手段） 本發明的顯示控制電路（例如時間控制電路）將依據根 據上述顯示面板之畫素在行方向上的配列順序的順序所輸 入的顯示資料變更爲由針對在由各顯示驅動電路（例如資 料線驅動電路）所負責的Μ畫素單位（1 < Μ < 1行單位的畫 素數、Μ爲整數，例如Μ = 6)的顯示資料中之Ν畫素單位 (1 S Ν< Μ、Ν爲整數，例如Ν = 2)之顯示資料的順序，而 依據變更後的順序將上述顯示資料輸出到上述各顯示驅動 電路。在此變更後的順序是一針對上述Ν畫素單位的顯 示資料之由下一個的顯示驅動電路所負責之顯示資料的順 序。此外，當輸入上述Ν畫素單位的顯示資料時，則將 致能信號輸出到其他的顯示驅動電路。藉此，顯示控制電 路在多個的顯不驅動電路將仃單位的上述灰階電壓一起施 加在上述顯示面板的間隔（水平掃描期間）內，會將由各顯 示驅動電路所負責的各顯示資料分爲多次輸出到各顯示驅 動電路。而此則是將較與第1顯示驅動電路一起施加在上 1253045 (4) 述顯不面板的第1灰階電壓群對應的第1顯示資料群（M 畫素單位的顯示資料群）爲少的第1顯示資料（N畫素單位 的威不資料群）輸出到上述弟1顯不驅動電路’而將較與 第2顯示驅動電路一起施加在上述顯示面板的第2灰階電 壓群對應的第2顯示資料群（M畫素單位的顯示資料群）爲 少的第2顯示資料（N畫素單位的顯示資料群）輸出到上述 第2顯示驅動電路。 本發明當顯示驅動電路具有多個轉換電路（例如DA 轉換電路）時，依據根據上述顯示面板之畫素在行方向上 的配列順序的順序接受顯示資料，將顯示資料的順序變更 爲由針對在各轉換電路所負責的X畫素單位（1 < X〈各顯 示驅動電路所負責的畫素數、X爲整數，例如X = 3 )的顯 示資料中之Y畫素單位（1 S Y < X、Y爲整數，例如γ= ；!) 之顯示資料的順序’依據變更後的順序將顯示資料輸出到 各顯示驅動電路的輸出電路。亦即，該發明是將在上述發 明中針對多個顯示驅動電路進行顯示資料的順序變更者換 成針對在顯示驅動電路內的多個轉換電路進行顯示資料的 順序。當然也可以將2者的順序變更再加以組合。 本發明的顯示驅動電路具備有：針對各R或各G或各 本發明產生基準電壓的基準電壓產生電路、針對基準電壓 產生電路針對各R或各G或各本發明設定r特性的暫存 器、及從基準電壓產生多個的灰階電壓，且從該多個的灰 階電壓選擇與數位的上述顯示資料對應的類比的上述灰階 電壓的RGB共用的轉換電路。 1253045 (5) [實施方式】 以下請參照圖1 -6來說明本發明之第丨實施形態。 圖1 ( a)爲本發明之構成的說明圖，本液晶顯示系統的 解析度係用於實現1 2 X 3畫素、1畫素1 〇位元1 〇 2 4灰 階顯示。 1 〇〇爲外部系統（例如個人電腦）、1 〇 i爲液晶顯示面 板，具有針對作爲資料側的列方向有Y 1 - Y 1 2的1 2列、 針對作爲掃描側的行方向有X 1 - X 3的3行之3 X 1 2之被 配列成矩陣狀的畫素。1 0 2、1 0 3爲從外部系統1 〇 〇所輸 入的顯示資料及控制信號，顯示資料1 0 2由1畫素8位元 或1 〇位元所構成，1 0 4爲輸出顯示資料或控制信號的時 間控制電路、1 05爲時間控制電路1 04的設定信號、時間 控制電路1 〇4在內部具有可儲存多行（例如2行）的顯示資 的行記憶體106-1、106-2。行記憶體106-1、106-2分別 具有1行單位的記憶容量，行記憶體106-1、106-2兩者 合起來具有2行單位的記憶容量。1 0 7爲決定針對液晶顯 示面板1 0 1之行方向之施加電壓時間的掃描線驅動電路控 制信號、1 0 8爲在時間控制電路1 04中，在1水平掃描期 間（資料線驅動電路控制信號116-1、116-2將1行單位的 灰階電壓一起施加在液晶顯示面板1 0 1之畫素的間隔）內 進行顯示資料之順序變更的1畫素1 〇位元的顯示資料、 1 09爲顯示資料的同步時脈、1 1 0爲控制被施加在液晶顯 示面板1 0 1之灰階電壓的極性的交流信號、1 1 1爲規定應 該施加在液晶顯示面板1 0 1之灰階電壓的輸出時間的輸出 -9- 1253045 (6) 信號、1 1 2爲從外部所輸入的基準電壓，是由2 壓値所構成。1 1 3爲灰階基準電壓產生電路、1 基準電壓。灰階基準電壓產生電路1 1 3則將基準 分壓而產生由1 8位準所構成的灰階基準電壓1 1 根據掃描線驅動電路控制信號1 〇 7來決定施加在 電壓的掃描線驅動電路、1 16-1、1 16-2爲資料線 號，內部的電路構成具有同等的功能，資料線 1 1 6 - 1會將與顯示資料對應的灰階電壓輸出到液 板1 0 1的資料線γ卜Y6，而資料線驅動電路丨；[6 顯示資料對應的灰階電壓輸出到資料線Y7_Y1 2 驅動電路U 6- 1的數目雖然最好是在3以上，但 形態中，爲了要方便說明乃設爲2。11 7 - 1爲資 電路1 1 6 - 1的輸入致能信號、丨丨7 _ 2爲資料線 1 1 6 - 2的輸入致能信號。 輸入致能信號1 1 7 - 2經常爲高位準，又，輸 號1 1'2從資料線驅動電路丨16_ι被輸出。各資 電路116-1、116-2則根據顯示資料1〇8、輸出信 輸入致能信號1 1 7 - 1、1 1 7 - 2開始讀入顯示資料。 資料線驅動電路Η 6內的時間控制電路、u 9爲 準電壓114實施分壓而產生正極性1〇24位準 1〇24位準共5十2CM8位準之灰階電壓的分壓電路 被分壓的灰階電壓。〗2 ；[ _丨、丨2 1-2爲根據顯示資 交流信號Π 0 ’藉著從灰階電壓} 2 〇選擇1位準 將數位資料轉換爲類比資料的轉換方塊，丨2丨_ i 位準的電 [4爲灰階 電壓實施 4 ° 1 1 5 爲 掃描線的 驅動電路 驅動電路 晶顯示面 -2會將與 。資料線 在本實施 料線驅動 驅動電路 入致能信 料線驅動 「號 1 1 1、 1 1 8爲在 將灰階基 與負極性 、1 20 爲 料1 0 8與 的電壓可 與 1 2卜2 -10- 1253045 (7) 具有同等的功能。1 2 2爲將類比資料（灰階電壓）輸出到液 晶顯示面板1 〇 1的輸出電路。但是行記憶體1 06也可以只 有1個的1行單位的行記憶體。 圖1(B)爲表示在圖（A)所示之顯示資料102與顯示資 料1 0 8中之資料更換關係的圖、D 1、D 2、 · · · 、D 1 2 分別爲與液晶顯示面板1 〇 1之列方向端子Y 1、Y 2、·. •、Y1 2對應的8位元或1 0位元的顯示資料。時間控制 電路1 04則將依據D 1、D2、 · · ·、D丨2的順序（液晶顯 示面板在水平方向的畫素的配列方向）所輸入的顯示資料 102變更爲Dl、D4、D7、D10、 · . ·、D12的順序而當 作顯示資料1 〇 8輸出。此外，當在資料線驅動電路1 1 6內 有1個的轉換方塊1 2 1時，則可將顯示資料1 0 8的順序設 爲 Dl、D7、D4、D10、D2、D8、D5、Dll、D3、D9、D6 、：〇 1 2。此時，時間控制電路1 04會針對資料線驅動電路 U6-1與資料線驅動電路116_2交互地輸出顯示資料108 。又，當有N個資料線驅動電路1 1 6時，則將D 1輸出到 第1個的資料線驅動電路1 1 6 - 1、將D 7輸出到第2個的 ^料線驅動電路1 1 6-2、將D 1 3輸出到第3個的資料線驅 動電路116-3、 · . ·、將D(6N-5)輸出到第N個的資料 線驅動電路1 1 6 -N。在此，D 1 - D 6爲資料線驅動電路 1 1 6 -1在1水平期間內輸出到液晶顯示面板1 0 1的顯示資 料、亦即，同時輸出到液晶顯示面板1 01的顯示資料。 圖2爲時間控制電路之詳細的構成的說明圖。2 0 0爲 從外部系統200輸入顯示資料1〇2、控制信號103、及設 -11 - 1253045 (8) 定信號105的介面、201爲時間調整電路、2 02 - 1、2 02 -2 爲顯示資料的位元數選擇電路、2 0 3爲用於轉換資料的位 元數的速見表。時間調整電路2 0 1則根據控制信號1 0 3與 設定信號1 0 5而產生成爲時間控制電路1 〇 4之內部動作之 基準的時間信號204、用於規定記憶體存取時間的記憶體 控制信號205 - 1、20 5 -2、及內部基準時脈2 0 6。20 7爲由 1 〇位元所構成的顯示資料’當從外部系統1 Q 0所輸入的 顯示資料1 02爲1畫素8位元時，藉著以位元數選擇電路 202 -1、2 0 2 -2經由速見表20 3來選擇，將8位元的顯示資 料轉換爲1 〇位元的顯示資料，而當顯示資料1 爲1畫 素1 〇位元時則未經由速見表2 0 3來選擇而成爲一跳過 (t h r 〇 u g h )的顯示資料，而根據記憶體控制信號2 0 5 - 1、 2 0 5 - 2將其寫入到行記憶體1 0 6 - 1、1 0 6 - 2。2 0 8爲從行記 憶體106-1、106-2所讀取的顯示資料2 09爲PLL電路， 將內部基準時脈206倍數化而產生基準時脈210。21 1爲 顯示資料時間調整電路，根據時間信號2 0 4、顯示資料 20 8、基準時脈210而產生顯示資料108。212爲資料線驅 動電路時間調整電路，根據時間信號2 04、基準時脈210 而產生對於資料線驅動電路1 1 6 - 1、1 1 6 - 2的動作爲必要 的同步時脈1 〇 9、交流信號1 1 〇、輸出信號1 1 1。2 1 3爲掃 描線驅動電路時間調整電路，據時間信號2 04、基準時脈 2 1 〇而產生對於掃描線驅動電路1 15的動作爲必要的掃插 線驅動控制信號1 〇 7。 圖3爲資料線驅動電路1 1 6 - 1之詳細構成的說明圖。 -12- 1253045 Ο) 在圖1中具有相同功能的方塊（b丨〇 c k)則附加相同的符號。 30 1 卜1、2)爲第1閂鎖電路、3〇2_i爲第1閂鎖信號、 3 〇 3爲決定灰階電極之極性的交流信號、3 〇 * _丨爲顯示資 料’第1閂鎖電路3 0 1 - i會根據第i閂鎖信號3 0 2 - i針對 由1 〇位元構成的顯示資料i 〇 8與交流信號3 〇 3實施閂鎖 ’而產生由1 1位元所構成的顯示資料3 〇 4 - i。3 0 5 - i爲第 2閂鎖電路、3 0 6爲第2閂鎖信號、3 07 μ爲顯示資料，第 2問鎖電路3 0 5 - i根據第2閃鎖信號3 0 6針對顯示資料 j>〇4_i貝5也閃鎖而得到顯不資料3〇7-i。308-i爲DA轉換 器、309-i爲輸出電壓、DA轉換器308-i、309-i爲輸出電 壓’ D A轉換器3 0 8 - i會根據顯示資料3 0 7 - i從藉由分壓電 路1 1 9針對1 8個位準的灰階基準電壓1 1 4實施分壓所產 生的2 04 8個位準的灰階電壓來選擇1個位準的電壓位準 而當作輸出電壓3 0 9 - 1而輸出。在此，由第1閂鎖電路 3 0 1 - 2、第2閂鎖電路3 0 5 - 2、D A轉換器3 0 8 - i而構成圖1 所示的轉換方塊1 2 1 - 1，同樣地由第1閂鎖電路3 0 1 -2、 第2閂鎖電路3 0 5 - 2、D A轉換器3 0 8 - 2而構成轉換方塊 121-2。31(H(j = l-6)爲取樣保持電路、311-k(k=l ’ 2 ’ 3) 爲取樣保持電路3 1 0 -j的控制信號群、3 1 2 爲從各取樣 保持電路3 1 0 -j所輸出的輸出電壓。如圖所示般’控制信 號群3 1 1 -2輸入到取樣保持電路3 10-2與3 10-5 ’而’控 制信號群3 1 1 - 3輸入到取樣保持電路3 1 0 - 3與3 1 0 - 6 °取 樣保持電路3 1 0 - j則根據各控制信號群3 1 1 -k進行輸出電 壓3 0 9 - 1、3 0 9 - 2的取樣及保持動作’緖此可在適虽的日寸 -13 - 1253045 (10) 間（例如1水平掃描周期的時間）輸出輸出電壓3 12-j (灰階 電壓）。3 1 3爲決定輸出開關群的ο η狀態及0 ff狀態的控 制信號。此外，資料線驅動電路1 1 6_2則在圖3中將輸入 致能信號1 1 7 - 1設爲1 1 7 - 2 ’而此是因爲不存在有資料線 驅動電路116-2中的輸出致能信號會成爲奴隸（slave)的資 料線驅動電路，因此並不具意義。 圖4爲表示取樣保持電路310-j(j = l-6)之構成的說明 圖。在圖3中所示的取樣保持電路3 1 0 - 1〜3 1 0 - 6皆具有 與本圖同樣的功能。410爲緩衝放大器、402 - 1、402-2爲 取樣信號、4 0 3 - 1、4 03 -2爲根據各取樣信號402- 1、402-2 進行on、off切換的切換電路、407爲輸出緩衝器。此外 ，取樣信號402 -1、402-2及保持信號4 0 5 - 1、405 -2爲控 制信號群3 1 1 -j的構成要素。 圖5爲時間控制電路1 04之動作的時序圖。 圖6爲表示資料線驅動電路116-1、116-2之動作的 時序圖。 根據以上的圖面來說明各電路的動作。 本實施例的液晶顯示面板1 0 1由於具有1 2 X 3畫素 的矩陣構造，因此與液晶顯示面板丨❾丨的Y1、Y2、 · · •、Y1 2對應的1行1 2個畫素的顯示資料D 1、D 2、 · · •、D 1 2會依序被轉送。該輸入顯示資料！ 〇 2則在時間控 制電路1 0 4中經由行記憶體1 〇 6 -1、1 〇 6 - 2，而如圖1 (B ) 所示般，在作完 Dl、D4、D7、DIO、D2、D5、D8、D11 、D 3、D 6、D 9、D 1 2與資料的更換後，則當作顯示資料 -14 - 1253045 (11) 1 0 8而輸出。 S靑參照圖2、圖5詳細地說明該動作。被輸入到時間 控制電路1 04的顯示資料i 〇2，當來自外部系統丨〇〇的輸 入信號（顯示信號1 〇 2 )爲8位元時，則藉由速見表2 0 3對 8位元的資料實施補間解壓縮而得到與液晶顯示面板1 〇 i 的特性對應的由1晝素丨〇位元所構成之經轉換的顯示資 料2 07。而當輸入信號爲位元時，則不經由速見表2〇3 直接轉送到行記憶體1 〇 6 - 1、1 0 6 - 2。此外，當進行r校正 時’也可以因應必要從8位元轉換爲1 0位元的資料，輸 入信號是8位元或是1 〇位元可以由位元選擇電路2 0 2 - 1 、2 02-2來判斷、或是由外部系統1〇〇來判斷而控制位元 選擇電路2 0 2 - 1、2 0 2 - 2。所謂的r校正是指調整r校正（ 電壓-灰階特性）的振幅及斜率。 如此所得到的顯示資料2 07，除了根據由根據控制信 號1 03而在時間調整電路20 1中所產生的記憶體控制信號 205 - 1、205 -2而被寫入到行記憶體106-1、106-2之其中 一者外，也從爲被進行寫入動作的另一個的行記憶體當作 顯示資料2 0 8被讀取。此時的寫入及讀取則如圖5所示般 將1水平掃描期間當作單位而進行，當將D 1、D2、D3 · • ·、D 1 2依序寫入到行記憶體1 〇 6 - 1時，則從另一個的 行記憶體1 0 6 - 2如上述般地讀取在1行之前的顯示資料 ，亦即，Dl、D4、D7、D10、 · · · D9、D12。在接下來 的水平掃描期間，除了將D 1、D2、D3 · · ·、D 1 2與寶 料寫入到先進行讀取的行記憶體1 0 6 - 2外’也與從在1水 -15- 1253045 (12) 平掃描期間前已進行寫入的行記憶體1〇6-1、106-2讀取 的順序一樣地來讀取D 1、D 4、D 7、D 1 0、 . . . D 9、 D 1 2。 所讀取的顯示資料2 0 7則藉由顯示資料時間調整電路 2 1 1將重置信號R S T 設定在如5所示之顯示資料之加上 了網狀之無顯示資料領域。重置信號RST具有特定的圖 案’資料線驅動電路1 1 6 - 1、1 1 6 - 2，在輸出信號1 1 1上升 後，當檢測出該信號圖案時，則進行內部電路的重置。 同時，在資料線驅動電路時間調整電路2 1 2中產生與 作爲資料線驅動電路1 1 6 - 1、1 1 6 - 2之控制信號的顯示資 料同步的同步時脈1 0 9、決定灰階電壓針對於液晶顯示面 板1 01之正極性、負極性的交流信號1 1 〇、及決定灰階電 壓針對於液晶顯示面板1 0 1之輸出時間的輸出信號1 1 1， 而在掃描線驅動電路時間調整電路2 1 3中產生用於控制掃 描線驅動電路的掃描線驅動電路控制信號1 0 7。此外，當 然PLL電路2 0 9藉著將內部基準時脈倍數化，除了可以 減少顯示資料的資料匯流排的數目外，也可以實現顯示資 料與同步時脈的高速轉送。包含了如此所產生之重置信號 的顯示資料i 〇 8、同步時脈1 〇 9、交流信號1 1 〇、輸出信 遗1 1 1則經由多點（m u 11 i d r ο p )型式的匯流排構造被轉送到 貝科線驅動電路1 1 6 - 1、1 1 6 · 2。同時，掃描線驅動電路控 制信號1 0 7則被轉送到掃描線驅動電路1 1 5。掃插線驅動 電路1 1 5的動作則與習知例相同，因此不詳細記載。 請穸照圖3、4、6來說明根據如上所述之進行更換之 -16- 1253045 (13) 顯示資料之資料線驅動電路n 6 _丨、丨丨6 - 2的動作。 資料線驅動電路丨丨6 _丨、丨丨6 _ 2具有相等的電 根據顯示資料1 0 8、同步時脈1 0 9、輸出信號1 i } 致能信號1 1 7 - 1、Π 7 - 2開始讀取顯示資料。具體 資料線驅動電路1 1 6 · 1、1 1 6 - 2在輸出信號i丨丨成 準的狀態下，當檢測出顯示資料1 〇 8中的R S T重 時’在調整時間調整電路1 1 8的重置動作後，藉由 內部之用於計算同步時脈的計數器開始計數。在此 線驅動電路1 1 6 - 1由於輸入致能信號丨丨7 _ 1經常爲 ’因此成爲一處於主人（m a s t e r)狀態的資料線驅動 從檢測出R S T信號開始經過規定的時脈數後開始 示資料，而根據上述之計數器的計數而產生第1閂 3 02 - 1、3 02 -2。相較於此，資料線驅動電路η6_2 經由輸入致能信號1 1 7 - 2而處於資料線驅動電路1 奴隸（slave)狀態，因此，在此狀態下不產生閂鎖信; 第1閂鎖信號3 0 2 - 1與3 0 2 - 2是一顯示資料1 位的相位發生偏移的信號’在資料線驅動電路n 6. 第1閂鎖電路3 0 1 - 1中根據第i閂鎖信號3 〇 2 _丨將 料D 1 ’而根據接下來的時脈，第1閂鎖電路3 〇 j · 據第1閂鎖信號3 0 2 - 2將顯示資料〇 1與用於決定 壓之極性的交流信號3 0 3 —起實施閂鎖，而產生由 料1 〇位元、交流信號1位元共計丨丨個位元所構成 資料3 0 4 - 1及3 04 -2。此外’―般而言，由於交 3 0 3至少在1水平掃描期間內爲一定，因此也可以 路，而 及輸入 地說， 爲高位 置信號 根據在 ，資料 高位準 電路， 讀取顯 鎖信號 ，由於 1 6 - 1 的 琥。 畫素單 ，1中的 顯示資 2會根 灰階電 顯示資 的顯不 流信號 根據到 -17- 1253045 (14) 決定出灰階電壓爲止之那個時間來反映。 同時，在資料線驅動電路1 1 6 - 1內的時間控制電路 1 1 8則根據計數器的計數値而產生輸入致能信號117-2。 輸入致能信號1 1 7 - 2是一指示開始讀取資料線驅動電路 1 1 6 - 2中的顯示資料的信號。 在本實施例中，由於是由121-1、121-2之2畫素單 位的轉換方塊所構成，因此根據一次的致能信號來讀取2 畫素單位的顯示資料。因此，如圖6所示般，在1水平掃 描期間內，在與資料線驅動電路1 1 6 - 2對應之最初的顯示 資料的中的D 7被轉送之前會輸出高位準的輸入致能信號 1 1 7 -2。資料線驅動電路1 1 6 -2會根據該輸入致能信號 1 17-2，與1 16-1同樣地在各資料線驅動電路1 16-2的第1 閂鎖電路3 0 1 - 1、3 0 1 - 2中讀取D 7、D 1 0的顯示資料。 如此般爲資料線驅動電路116-1所讀取的Dl、D4、 及爲資料線驅動電路1 1 6 - 2所讀取的D 7、D 1 0接著則根 據第2閂鎖信號3 0 6而被閂鎖在第2閂鎖電路3 0 5 - 1、 3 0 5 - 2，而得到由1 }位元所構成的顯示資料3 〇 7 _丨、3 0 7 - 2 。由1 8個位準所構成的灰階基準電壓1 1 4則根據分壓電 路1 1 9被分壓而得到由正極性丨〇 2 4個位準、負極性1 〇 2 4 個位準共計2 04 8個位準所構成的灰階電壓1 20。如此所 得到的灰階電壓120則被輸入到DA轉換電路3 0 8 - 1、 3 0 8 - 2。D A轉換電路3 0 8 - 1、3 0 8 - 2分別根據1 1位元的顯 示資料3 07 - 1、3 0 7 -2而從2(H8個位準的灰階電壓1 20選 擇1個位準的電壓而產生輸出電壓309-1、309-2。 -18 - 10 1253045 (15) 藉由以上的動作，根據顯示資料D 1、D 4、D 7、D 從數位資料轉換爲類比資料，而所轉換的電壓則當作資 線驅動電路1 1 6 - 1、1 1 6 - 2的輸出電壓3 0 9 - 1、3 0 9 - 2而 生。 接著雖然顯示資料D 1、D 4、D 7、D 1 0被轉送，但 由各電路呈時間系列地動作，和D 1、D 4與D 7、D 1 0同 地，D2、D5與D8、D11爲各資料線驅動電路116-1 1 1 6 - 2所讀取。亦即，當資料線驅動電路丨丨6 _ 1的內部 數益的I十數値爲1、2時，則讀取顯示資料D 1、D 4，接 來當計數値爲5、6時，則分別讀取顯示資料D 2、D 5， 由DA轉換電路308-1、308-2而產生輸出電壓309-1 3 09-2。相較於此，資料線驅動電路會根據輸入致能信 117-2而讀取D8、D11而轉換爲輸出電壓。 連接下來所轉送而來的顯示資料D 3、D 6、D 9、D 也是一樣。因此，在資料線驅動電路1 1 6 - 1中的輸出電 3 0 9 - 1，則在1水平掃描期間內成爲根據D 1、D 2、D 3 電壓，而輸出電壓309-2成爲根據D4、D5、D6的電壓 更且，在資料線驅動電路1 1 6 - 2中的輸出電壓3 0 9 - 1， 在1水平掃描期間內成爲根據D 7、D 8、D 9的電壓，而 出電壓309-2成爲根據DIO、Dll、D12的電壓。以下 根據Dx(x=l〜12)所決定之圖6所示般將電壓位準設爲 〇 如此般所產生的輸出電壓 Vx則在各取樣保持電 3 1 〇 -j中進行電壓位準的保持動作。以下則說明該動作 料 產 藉 樣 、 計 下 經 號 12 壓 的 〇 則 輸 如 Vx 路 -19- 1253045 (16) 被輸入到取樣保持電路3 1 Q -j的輸出電壓v x則根據如圖 4所示的取樣信號4 0 2 - 1或取樣信號4 〇 2 _ 2而經由切換電 路403·1、403-2而被易入到保持電容404-1或404-2之甘 中任一者。被寫入的電壓如圖6所示般，將2行單位的水 平掃描期間當作一周期’針對保持電容404 - 1或404-2在 每個水平掃描期間內交互地被寫入。例如在圖6中在相當 於以（3 )所示的部分的掃描期間內，在資料線驅動電路 116-1內，最初被轉換爲類比電壓的輸出電壓 V1(3)與 V4(3)則分別被寫入到各取樣保持電路310-1與301-4的 保持電容404-1。接著在輸出電壓309-1、309-2的電壓位 準從 Vl(3)、V4(3)變化成 V2(3)、V5(3)之前的時刻會將 切換電路4 0 3 - 1設爲開狀態，而將寫入動作設爲保持動作 。當電壓位準變化成V 2 ( 3 )、V 5 ( 3 )時，則藉著將在取樣保 持電路310-2與310-5的切換電路4 03 - 1從開狀態設爲閉 狀態可被寫入到各自對應的保持電容404- 1。在電壓位準 從 V2(3)、V5(3)變化成 V3(3)、V6(3)時也進行同樣的動 作。藉由以上的動作，針對在取樣保持電路3 1 0 - 1〜3 1 0 - 6 內的保持電容404- 1進行輸出電壓 Vl(3)〜 V6(3)的寫 入·保持動作。在接下來的水平掃描期間內，針對在取樣 保持電路3 1 0 - 1〜3 1 0 - 6內的保持電容4 〇 4 - 2進行輸出電 壓Vl(4)〜V6(4)的寫入·保持動作。 當藉由轉送1行單位之全部的顯示資料而對資料線驅 動電路1 1 6 -1、1 1 6 - 2全部的保持電容4 0 4 - 1進行寫入時 ，在切換電路4 0 3 - 1開放的狀態下，藉著將取樣保持電路 -20- 1253045 (17) 3 1 〇 -j全部的切換電路4 0 6 - 1同時關閉而讀取所保持的電 壓位準，在將其經過輸出緩衝器4 0 7進行電流放大後，根 據由輸出信號1 1 1所決定的控制信號3 1 4進行輸出開關群 的開閉，而將V 1 ( 3 )〜V 6 ( 3 )的電壓位準輸出到液晶顯示面 板1 〇 1。液晶顯示面板1 0 1在各掃描期間內則根據從資料 線驅動電路1 1 6 - 1、1 1 6 - 2所輸出的電壓進行灰階顯示而 來顯示。 根據以上所示的本實施形態，相較於在以往的資料線 驅動電路中對於每個輸出端子必要各需要1 2個電路，但 是在本實施例中只需要第1閂鎖電路、資料線驅動電路、 DA轉換電路各2電路即可，而可以大幅地減少電路的規 模。而取而代之爲必須設置相當於輸出端子數目的取樣保 ί寸電路’由於所增加的電路是一用來保持類比資料的電路 ，因此當顯示資料的位元數增加時，可以減少整個的晶片 尺寸。 更且’在本實施例中將多個的資料線驅動電路視爲1 個的電路’因此不是以資料線驅動電路爲單位，而是以轉 換方塊（block)爲單位來轉送顯示資料。亦即，將D i輸入 到轉換方塊1 2 1 - 1 ’之後將D 4輸入到轉換方塊丨2 1 - 2 ， 之後將D5輸入到轉換方塊丨2丨_2，之後將d3輸入到轉換 方塊1 2 1 - 2，之後將D 6輸入到轉換方塊丨2丨_ 2。藉此，由 於可將與貧料線驅動電路相關的匯流排構成設爲與以往同 等的多點（m u 111 d r ο p )型式’因此，資料線驅動電路可以讓 基板設計產生以往的效果。更且，由於是以相同的匯流排 -21 - 1253045 (13) 型式來設計顯示資料匯流排與同步時脈匯流排，因此可以 忽視各晶片之顯示資料與同步時脈之延遲的影響，而能夠 實現更高速的顯示資料的轉送。 在此，在1個的貝料線驅動電路內的轉換方塊的數目 是根據取樣保持電路對輸出電壓進行取樣的期間來決定， 因此若能夠確保1次取樣的期間變長，則可以減少包含 D A轉換電路之轉換方塊的數目。如本實施例所示般，不 是以以往的晶片爲單位，而藉由以轉換方塊丨2 1爲單位來 轉送資料，可以確保取樣保持期間足夠長。藉此，可以實 現資料線驅動電路的小晶片化。取樣期間只要有丨μ s左右 則已足夠。當將其應用在實際的液晶顯示面板1 〇 1時，例 如將1 〇個的4 1 4輸出的資料線驅動電路應用在適合於寬 螢幕顯不之TV用液晶顯不器的具有1366 X RGB x768之 解析度的液晶顯不面板時’若將依左右來區分該顯示資料 匯流排與同步時脈匯流排之多點（m u 11 i d r ο p )型式的資料匯 流排構造的1水平掃描期間設爲20μ5，而將每個的資料 線驅動電路的轉換方塊設爲3 6個時，由於與1個轉換方 塊對應的輸出端子數成爲1 1或1 2輸出，因此取樣期間可 以確保2 0 / 1 2 = 1 . 6 μ s。同樣地，當例如將1 〇個的3 8 4輸出 的資料線驅動電路應用在適合於寬螢幕顯示之TV用液晶 顯示器的具有1 3 6 6 X RGB X 7 6 8之解析度的液晶顯示面板 時，若設成依左右來區分的資料匯流排構造時’則當將每 個的資料線驅動電路的轉換方塊設爲3 2個時’則取樣期 間也會成爲1 .6μ5，不管是何者皆可確保足夠的取樣保持 -22- 1253045 (19) 時間。 接者I靑爹照圖7 -圖9來說明一在貫施形態1中改變 灰階基準電壓來提供更高畫質之顯示裝置得情形。 圖7(A)爲表示實施形態2之構成的說明圖，相較於 圖1的不同點爲7 0 1 - 7 0 3。又顯示資料爲與實施形態1相 同的1畫素1 〇位元，而液晶顯示面板1 0 1爲以R G B 3畫 素來構成1點，列電極Y 1、Y4、Y7、Y 1 0對應於顯示色 R ’列電極 Y2、Y5、Y8、Yl 1對應於顯示色G，列電極 Y3、Y6、Y9、Y12對應於顯示色本發明。701爲時間控制 電路，702爲灰階基準電壓產生電路控制信號，7〇3爲灰 階基準電壓產生電路，704爲灰階基準電壓。 圖7 ( B )爲表示顯示資料1 〇 2與1 0 8之轉送順序，結 果與圖1相问’在本貫施例中，在1水平掃描期間內，最 先轉送與顯示色R對應的資料，接著轉送與顯示色G對 應的資料。最後才轉送與顯示色B對應的資料。 圖8爲灰階基準電壓產生電路7 〇 3之構成的說明圖， 801-R、801-G、801-B分別爲用於產生與各R、G、B之 顯示色對應之灰階基準電壓的分壓電路、8 0 2 - R、8 0 2 - G、 8 0 2 - B分別爲與經過分壓電路所分壓的r、g、B之各顯 示色對應的灰階基準電壓、8 0 3爲根據灰階基準電壓產生 電路控制信號702而從802-R、802-G、802-B中選擇1個 的灰階基準電壓的選擇電路、8 0 4爲所選擇的灰階基準電 壓、8 〇 5爲將灰階基準電壓實施電流放大的放大電路、 8 0 6爲針對各R、G、B之顯示色設定特性’亦即，針 -23- 1253045 (20) 對灰階編號之電壓値的暫存器。 圖9爲表示灰階基準電壓產生電路7 0 3之動作 圖。 根據以上的圖面來說明實施形態2之動作。 在本灰階基準電壓產生電路中的時間控制電路 了圖7(A)所示之實施形態1的信號外’也會根據 號103而產生灰階基準電壓產生電路控制信號702 灰階基準電壓產生電路控制信號7〇2如圖9所 是一用於切換在灰階基準電壓產生電路7 0 3中的灰 電壓02-R、802-G、802-B而由2位元所構成的信 說明該灰階基準電壓產生電路7 0 3的邏輯之前，先 階基準電壓產生電路7 0 3的動作。 灰階基準電壓產生電路7 0 3是由圖8所示的電 成。分壓電路801-R、801-G、8(H-B藉由分別將基 1 1 2實施分壓而產生由1 8個位準的電壓値所構成 基準電壓 802-R、802-G、802-B。灰階基準電壓 8 02 -G、8 02 -B分別是與液晶顯示面板101之顯示 顯示色G、顯示色B之r特性對應的灰階基準電壓 壓値爲定電壓。 在此，將802-R的電壓値設爲VR17>VR16> >VR〇，將 802-G的電壓値設爲 VG17>VG16> · VG0，將 802-B的電壓値設爲 VB17>VB16> . VB0。灰階基準電壓802-R、802-G、802-B則在選 8 03中根據灰階基準電壓產生電路控制信號7 02選 的時序 70 1除 控制信 不般， 階基準 號。在 說明灰 路所構 準電壓 的灰階 02-R、 色R、 ，各電 • · > • · > 擇電路 擇作爲 -24- 1253045 (21) 灰階基準電壓8 0 4。該選擇方法，如圖9所示般，當由2 位元所構成的灰階基準電壓產生電路控制信號7 0 2爲” 0 0 ” 時，會從 VR17、VG17、VB17 中選擇 VR17，從 VR16、 VG16、VB16 中選擇 VR16， · · ·從 VR〇、VGO、VB0 中選擇 VR0，當爲”01”時，會從 VR17、VG17、VB17中 選擇 VG17，從 VR16、VG16、VB16 中選擇 VG16，.. .從VRO、VGO、VB0中選擇VG0，，當爲”1〇”時，會從 VR17、VG17、VB17 中選擇 VB17，從 VR16、VG16、 VB16 中選擇 VB16， · . ·從 VRO、VGO、VB0 中選擇 V B 0。如此所選擇的灰階基準電壓8 0 4在經過放大電路 8 0 5放大後，則當作灰階基準電壓704被供給到資料線驅 動電路116-1、116-2。在此，如圖 7(B)所示般，在本實 施形態中，針對1水平掃描期間，在資料線驅動電路的 DA轉換電路3 0 8 - 1、3 0 8 - 2中，最初會進行與液晶顯示面 板1 〇 1之顯示色R對應的類比轉換，接著進行與顯示色G 對應的轉換，最後才進行與顯示色B對應的轉換。因此， 在1水平掃描期間內，在最初將與對應於顯示色R之D 1 、D 4、D 7、D 1 0對應的輸出電壓寫入到資料線驅動電路 1 16-1、1 1 6-2之取樣保持電路3 1 0-1與3 1 0-4的期間，會 將灰階基準電壓7 0 4設爲與顯示色R對應的灰階基準電壓 8 02 -R，在結束針對4個的取樣保持電路的寫入動作後， 則將灰階基準電壓7 04設爲與顯示色G對應的灰階基準 電壓8 0 2 - G。接著在結束將與顯示色R之D 2、D 5、D 8、 D 1 1對應的輸出電壓寫入到資料線驅動電路1 1 6 - 1、1 1 6 - 2 -25- 1253045 (22) 之取樣保持電路3 1 0 - 2與3 1 0 - 5的動作之前，會將灰階基 準電壓7 0 4設爲與顯示色G對應的灰階基準電壓8 0 2 - G， 在結束寫入動作後，則將灰階基準電壓7 0 3從8 0 2 - G設成 與顯示色B對應的灰階基準電壓8 0 2 - B。接著在結束將與 顯示色B之D 3、D 6、D 9、D 1 2對應的輸出電壓寫入到資 料線驅動電路 1 1 6 - 1、1 1 6 - 2之取樣保持電路 3 1 0 - 3與 3 1 〇 - 6的動作之前’會將灰階基準電壓7 0 4設爲灰階基準 電壓8 0 2 - B ’在結束寫入動作後，則將灰階基準電壓7 0 3 從8 0 2 · B設成與顯示色R對應的灰階基準電壓8 0 2 - R。灰 階基準電壓產生電路控制信號7 0 2可以在可進行如此之切 換的時間控制電路70 1中產生，而此很容易根據所輸入的 控制信號1 〇 3而實現。 如上所述般，根據本實施形態，由於不需要針對資料 線驅動電路 11 6 - 1、1 1 6 - 2設置各顯示色的灰階基準電壓 輸入端子，或是將各顯示色的分壓電路設在資料線驅動電 路內，因此，不會增加資料線驅動電路的晶片尺寸，可根 據灰階基準電壓來設定各顯示色（RGB)的r校正。 接著請參照圖1 〇 -圖1 2來說明當將資料線驅動電路 的輸出數目設爲更現實的値時之具體的構成。以下，在本 實施形態中’在功能上與實施形態1重覆的部分則不說明 〇 圖1 0爲表示本實施形態之構成的說明圖。在本實施 形態中，將液晶顯示面板1 0 1在橫方向的解析度設爲 J 2 8 0 X 3畫素，其列電極則從圖中左側數起依序爲Y !、 -26- 1253045 (23) Y2、 ·· . Υ3 8 4 0。又，將每個資料線驅動電路的輸出端 子數目設爲3 8 4個輸出。因此，資料線驅動電路爲使用 10個（116-1〜116-10)，而轉送速度快的顯示資料匯流排 及同步時脈匯流排左右各5個之成對的多點（muUldrQP)搆 造、及相對於此將轉送速度慢的交流信號及輸出信號設爲 左右共用匯流排形式的多點（multidrop)構造。 1 〇 〇 1 - 1爲針對圖面左側5個的資料線驅動電路n 6 _ i 〜116-5(第1群）之顯示資料及同步時脈的資料匯流排， 1 0 0 1 - 2爲針對圖面右側5個的資料線驅動電路1丨6 _ 6〜 1 1 6 - 1 0 (第2群）之顯示資料及同步時脈的資料匯流排。 1 0 0 2爲交流信號及輸出信號的資料匯流排。所產生之灰 階基準電壓8 0 2 - R、8 0 2 - G、8 0 2 - B則在 圖1 1爲具有3 8 4輸出之輸出端子之資料線驅動電路 1 1 6 - 1〜1 1 6 - 1 0中之輸出電路1 2 2之構成的說明圖。針對 具有與圖3所示之資料線驅動電路相同之功能的方塊則附 加相同的符號。 圖12爲表示與圖11不同之輸出電路122之構成的說 明圖，而與圖1 0同樣地針對具有與圖3所示之資料線驅 動電路相同之功能的方塊則附加相同的符號。 圖13(A)爲表示在具有與圖11所示的輸出電路時之 顯示資料 1 〇 〇 8 - 1與 1 0 0 8 - 2的轉送順序的時序圖，圖 13(B)爲表示在具有與圖12所示的輸出電路時之顯示資料 1 0 0 8 - 1與1 0 0 8 - 2的轉送順序的時序圖。 請根據以上的圖面來說明本實施形態的動作。 -27- 1253045 (24) 圖1 1所示的輸出電路1 2 1是由以3 0 8 · 示的3 2個的D A轉換電路、與以3 0 1-1〜3 ( 3 8 4個的取樣保持電路所構成，從各取樣保 換電路而連接到液晶面板。其輸出端子則將 樣保持電路310-1的輸出端子、將Y2連接 路310-2的輸出端子、·..、將Y3 8 4連 電路3 1 0 - 3 8 4的輸出端子。由於D A轉換電 所構成，因此未圖示的第1閂鎖電路及第1 由3 2個來構成。 DA轉換電路3 0 8 - 1〜3 0 8 -3 2與取樣保持 3 0 1 - 3 8 4間的連接形式則是將D A轉換電路 端子連接到取樣保持電路3 0 1 - 1〜3 0 1 -1 2、}| 路308-2的輸出端子連接到取樣保持電路3( 、.··、將D A轉換電路3 0 8 - 3 2的輸出 樣保持電路3 0 1 - 3 7 3〜3 0 1 - 3 8 4。 又，取樣保持電路的控制信號群3 1 1 - 1 保持電路 3 1 0 - 1、3 1 0 - 1 3、3 1 0 - 2 5、 · · · 3 1 0 - 3 7 3、而3 1 1 - 2則對應於取樣保持電路' 、310-26、 ···、 310-362、 310-374、 311 取樣保持電路 3 1 0 - 1 2、3 1 0 - 2 4、3 1 0 - 3 6、 3 7 2、3 1 0 - 3 8 4，而對應於每1 2個構成一電 的取樣保持電路則同時動作。 在該構成中的顯示資料的轉送順序則如 般，針對具有資料線驅動電路1 1 6 -1〜116- • 1 〜3 0 8 - 3 2 所 )1 - 3 8 4所示的 持電路經由切 Y 1連接到取 到取樣保持電 接到取樣保持 路是由3 2個 閂鎖電路也是 :電路301-1〜 3 0 8 - 1的輸出 夺 D A轉換電 )1-13〜301-24 端子連接到取 則對應於取樣 、310-361、 510-2、 310-14 -1 2則對應於 • · · 、 310- 路，分別對應 圖1 3 ( A )所示 5之圖面左側 -28- 1253045 (25) 的顯示資訊匯流排，在1水平掃描期間內，依據D 1、D 1 3 、D 2 5、 · . ·、D 1 9 0 9地從：D 1開始轉送每1 2個畫素的 顯示資料。由於每5個的資料線驅動電路的d A轉換電路 的數目爲5 x3 2 = 1 60，因此’當轉送16〇個畫素單位的顯 示資料時，再度回到與資料線驅動電路丨丨6 _ 1對應的顯示 資料，而依據D2、D14、D26、 · · ·、D1910地再度每 1 2個畫素地轉送1 60個畫素單位的顯示資料。藉由反覆 地進行1 2次來轉送1 9 2 0個畫素單位的顯示資料，而結束 與資料線驅動電路1 1 6 - 1〜1 1 6 - 5之全部的列電極對應的 顯不資料的轉送。 同樣地針對圖面左側的顯示資訊匯流排，將從D 1 9 2 1 開始每1 2個畫素的顯示資料地轉送1 6 0個畫素單位、接 著將從D 1 922開始每12個畫素的顯示資料地轉送160個 畫素單位、· · ·，藉由反覆地進行1 2次，而結束與資 料線驅動電路1 1 6 - 6〜1 1 6 -1 0之全部的列電極對應的顯示 資料的轉送。 又，圖12所示的輸出電路121是由以308-1〜308-32 所示的3 2個的D A轉換電路、與以3 0 1 - 1〜3 0 1 - 3 8 4所示 的3 8 4個的取樣保持電路所構成，從各取樣保持電路經由 切換電路而連接到液晶面板的輸出端子則將Y 1連接到取 樣保持電路3 1 0 - 1的輸出端子、將Y2連接到取樣保持電 路3 1 Q - 2的輸出端子、· ·.、將γ 3 8 4連接到取樣保持 電路3 1 0 - 3 8 4的輸出端子。 D A轉換電路3 0 8 - 1〜3 0 8 - 3 2與取樣保持電路3 〇丨_丨〜 -29- 1253045 (26) 3 01- 3 8 4間的連接形式則是將DA轉換電路3 0 8 - 1的輸出 端子連接到12個的取樣保持電路310-1、310-33、310-65 、··.、3 1 0 - 3 5 3，3 0 8 - 2的輸出端子連接到3 1 0 - 2、 310-34、310-66、 · ^ 3 1 0 - 3 5 4 , · . .，308-:)2 的 輸出端子連接到 3 1 0 - 3 2、3 1 0 - 6 4、3 1 0 - 9 6、 · · ·、3 1 0 -3 8 4 ° 又，取樣保持電路的控制信號群3 1 1 -1則對應於取樣 保持電路3 1 0 -1〜3 1 0 - 3 2，而3 1 1 - 2則對應於3 1 0 - 3 3〜 3 10·64、 · . · ，31 1-12 則對應於 3 1 0 - 3 5 3 〜3 1 0 -3 8 4，而 分別對應的取樣保持電路則同時動作。 在該構成中的顯示資料的轉送順序則如圖1 3(Β)所示 般，針對具有資料線、驅動電路1 1 6 - 1〜1 1 6 - 5之圖面左側 的顯示資訊匯流排，在1水平掃描期間內，則轉送與資料 線驅動電路1 1 6 - 1之Υ 1〜Υ 3 2對應的3 2個畫素單位的顯 示資料D1〜D32，接著轉送與116-2之Υ1〜Υ32對應的 D385〜D416，接著轉送與116-3之Υ1〜Υ32對應的D769 〜D800，· · ·，接著轉送與116-5之Υ1〜Υ32對應的 D 1 5 3 7〜D 1 5 6 8。如此般當轉送與資料線驅動電路1 1 6 -1〜 1 1 6 - 5對應的1 6 〇個畫素單位的顯示資料時，則再度轉送 與資料線驅動電路 1 1 6 -1之 Y 3 3〜Y 6 4對應的顯示資料 D33〜D64，接著轉送與116-2之Y33〜Y64對應的D417 〜D448’ ···，藉著反覆地進行來轉送1920個畫素單 位的顯示資料。同樣地針對圖面右側的顯示資訊匯流排， 則疋同樣地轉送與圖面左側的轉送順序偏移1 9 2 〇個畫素 -30- 1253045 (27) 的顯示資料。 如上所述般，錯著根據與在資料線驅動電路內的d A 轉換電路、取樣保持電路、取樣保持電路控制信號的連接 關係對應的形態（pattern)來轉送顯示資料，在利用取樣保 持電路的資料線驅動電路中則可以實現多點（mulUdr〇p)形 式的顯不資料匯流排。 根據本發明之實施形態，藉著以資料線驅動電路內部 的轉換方塊作爲單位來轉送顯示資料，即使位元數多時， 也可以貫現晶片面積小之利用資料線驅動電路的多點 (mu It i dr op)形式的顯示資料匯流排。更且藉著根據各色將 1行單位的顯示資料轉送到各資料線驅動電路內部的，而 可以利用類比電壓來更換各色的特性。 (發明的效果） 根據本發明’依據根據顯示面板之畫素在行方向上的 配列順序的順序所輸入的顯示資料的順序變更爲由針對在 由各顯示驅動電路（例如資料線驅動電路）所負責的M畫素 單位（1〈 M< 1行單位的晝素數、M爲整數）的顯示資料中 之N畫素單位（1 $ N〈 Μ、N爲整數）之顯示資料的順序， 更且’由於變更後的順序是一針對上述N畫素單位的顯 示資料之由下一個的顯示驅動電路所負責之顯示資料的順 序’因此可以減少在顯示控制電路內的電路（例如da轉 換電路或閂鎖電路），而能夠使顯示驅動電路小型化。 又’根據本發明’依據根據上述顯示面板之畫素在行 -31 - 1253045 (28) 方向上的配列順序的順序接受顯示資料，將顯示資 序變更爲由針對在各轉換電路所負責的X畫素單β 〈各顯示驅動電路所負責的畫素數、X爲整數）的 料中之Υ畫素單位（1$Υ< X、Υ爲整數）之顯示資 序’因此可以減少在顯不控制電路內的電路（例如 換電路或閂鎖電路），而能夠使顯示驅動電路小型化 又，根據本發明由於可針對各R或各G或各 r校正，因此RGB的r特性可以一致，而能夠提 的再現性。 【圖式簡單說明】 圖1爲表示第1實施形態，（A)爲其構成圖、 表示顯示資料1 0 2與顯示資料1 0 8的資料之更換關 明圖。 圖2爲時間控制電路之構成的說明圖。 圖3爲資料線驅動電路丨1 6- i之構成的說明圖 圖4爲取樣保持電路3 1 0 - J之構成的說明圖。 圖5爲表示時間控制電路1 〇4之動作的時序圖 圖6爲表示資料線驅動電路1 1 6 - 1、1 1 6 - 2之 時序圖。 圖7爲表示第2實施形態，（A)爲其構成圖、 表示顯示資料1 〇 2與顯示資料1 〇 8的資料之更換關 明圖。 圖8爲灰階基準電壓產生電路7 0 3之構成的說f 料的順 ϊ (1 < X 顯示資 料的順 D A轉 〇 B進行 局畫像 (B)爲 係的說 動作的 (B)爲 係的說 明圖。 -32- 1253045 (29) 圖9爲灰階基準電壓產生電路7 0 3之動作的時序圖。 圖1 0爲示第3實施形態之構成的說明圖。 圖1 1爲輸出電路1 2 2之構成的說明圖。 圖1 2爲與圖1 1不同的輸出電路1 2 2之構成的說明圖 〇 圖1 3爲顯示資料之轉送時間的說明圖、（A )爲圖11 之輸出電路122中之轉送時間的說明圖、（B)爲圖12之輸 出電路i 22中之轉送時間的說明圖。 主要元件符號說明： 1〇〇 外部系統（PC) 、101液晶顯示面板 102 顯 示資料 1 〇 3 控制信號 1 〇 4 時間控制電路 1 0 5 時 間控制電路104的設定信號 106-1、106-2 行記憶體 107資料線驅動電路控制信號 108顯示資料 109同步時脈 110交流信號 111輸出信號 1 1 2基準信號 1 1 3灰階基準電壓產生電路 1 1 4灰階 基準電壓 115 掃描線驅動電路 116-1、116-2 資料 線驅動電路 1 17-1資料線驅動電路1 16-1的輸入致能 信號 1 17-2料線驅動電路1 16-2的輸入致能信號 1 1 8 時間控制電路 1 1 9 分壓電路 1 2 0 灰階電壓 121-1、 121-2 轉換方塊 122 輸出電路 200 介面 201 時間調整電路 2 02 - 1、2 02 -2 位元數選擇電路 203 速見表 204 時間信號 2 0 5 - 1、2 0 5 - 2 記億體控 制信號 2 0 6內部基準時脈 207顯示資料 2 0 8顯 -33- 1253045 (30) 示資料 2 0 9 P L L 電路 2 1 0 基準時脈 2 1 1 顯示資 料時間調整電路 301-1、301-2 第1閂鎖電路 3 0 2 -1 、3 0 2 - 2第1閂鎖信號 3 0 3 交流信號 3 04 - 1、3 0 4 · 2 顯示資料 3 0 5 - 1、3 0 5 - 2 第 2閂鎖電路 3 0 6 - 1、 3 0 6 - 2第2閂鎖信號 3 0 7 - 1、3 0 7 - 2顯示資料 3 0 8 -1 、308-2 DA 轉換電路 309-1、 309-2 輸出電壓 3 1 0 - 1〜3 1 0 - 6 取樣保持電路 3 1 1 - 1〜-3 1 1 - 3 取樣保持 電路的控制信號群 3 1 2 - 1〜3 1 2 - 1 2輸出電壓 3 1 3 輸 出開關群 3 1 4控制信號 4 0 1緩衝放大器 40 2 - 1、 4 0 2 - 2 取樣信號 4 0 3 - 1、4 0 3 - 2 開關電路 4 04- 1、 404 -2 保持電容 4 0 5 - 1、4 0 5 -2 保持信號 40 6 - 1、 406 -2開關電路 407輸出緩衝器 701時間控制電路 702灰階基準電壓產生電路控制信號 7 0 3灰階基準電 壓產生電路 704灰階基準電壓 801-R與顯示色R對 應的分壓電路 8 0 1 - G與顯示色 G對應的分壓電路 8 0 1 - B與顯示色B對應的分壓電路 8 0 2 - R與顯示色R對 應的分壓電路 802-G與顯示色 G對應的分壓電路 8 0 2 -B與顯示色 B對應的分壓電路 8 0 3 選擇電路 804 灰階基準電壓 805 放大電路 806暫存器 -34-

Claims (1)

1253045 (1) 拾、申請專利範圍 1. 一種顯示控制電路’主要是一用於將顯示資料輸 出到多個將與上述顯示資料對應的灰階電壓施加在顯示面 板的畫素的顯示驅動電路的顯示控制電路，其特徵在於： 具備有： 依據根據上述顯示面板的畫素在行方向之配列順序的 順序而接受上述顯示資料的輸入電路； 將上述顯示資料的順序變更爲針對在各顯示驅動電路 所負責的Μ畫素單位（ι< 1行單位的畫素數、Μ爲整 數）的顯示資料中之Ν畫素單位（l^N< Μ、Ν爲整數）之 顯示資料的順序的控制電路及； 根據變更後的順序將上述顯示資料輸出到上述多個的 顯示驅動電路的輸出電路， 上述變更後的順序是一針對上述N畫素單位的顯示 資料之由下一個的顯示驅動電路所負責之顯示資料的順序 〇 2 .如申請專利範圍第1項所記載之顯示控制電路， 具備有用於記載上述顯示面板之畫素之1或多個行單位之 顯示資料的記億體， 上述控制電路依據根據上述顯示面板之畫素在行方向 上的配列順序的順序將上述顯示資料寫入到上述記憶體， 且依據上述變更後的順序從上述記憶體讀取上述顯示資料 〇 J *如申請專利範圍第2項所記載之顯示控制電路， -35- 1253045 (2) 具備有將來自上述輸入電路的上述顯示資料的位元數進行 轉換，且將轉換後的上述顯示資料輸出到上述記憶體的轉 換電路。 4 .如申請專利範圍第1項所記載之顯示控制電路， 具備有顯示R的畫素、顯示G的畫素、顯示B的畫素， 上述N畫素單位的顯示資料爲各R或各G或各b的 顯示資料。 5 .如申請專利範圍第1項所記載之顯示控制電路， 其中上述輸出電路會經由共通的匯流排將上述顯示資料輸 出到上述多個的顯示驅動電路。 6.如申請專利範圍第1項所記載之顯示控制電路， 其中上述多個的顯示驅動電路被分割成多個群， 上述控制電路會針對上述各群變更上述顯示資料的順 序， 上述輸出電路經由共通的匯流排，在上述各群之間倂 行而將上述顯示資料輸出到上述各群的顯示驅動電路。 7 ·如申請專利範圍第1項所記載之顯示控制電路， 其中上述控制電路會針對上述顯示面板之畫素的1行單位 變更上述顯示資料的順序。 8 · —種顯示控制電路，主要是一用於將顯示資料輸 出到多個將與上述顯示資料對應的灰階電壓施加在顯示面 板的畫素的顯示驅動電路的顯示控制電路，其特徵在於： 具備有： t fe入上述顯不資料的輸入電路及； -36- 1253045 (3) 將較與第1顯示驅動電路一起施加在上述顯示面板的 第1灰階電壓群對應的第1顯示資料群爲少的第1顯示資 料輸出到上述第1顯示驅動電路，而將較與第2顯示驅動 電路一起施加在上述顯示面板的第2灰階電壓群對應的第 2顯示資料群爲少的第2顯示資料輸出到上述第2顯示驅 動電路的輸出電路。 9 · 一種顯示控制電路，主要是一將顯示資料輸出到 依據行單位一起將與顯示資料對應的灰階電壓施加在顯示 面板之多個的顯示驅動電路的顯示控制電路，其特徵在於 具備有： 輸入上述藏不資料的輸入電路及； 在上述多個的顯示驅動電路將行單位的上述灰階電壓 一起施加在上述顯示面板的間隔內，會將由上述各顯示驅 動電路所負責的各顯示資料分爲多次輸出到各顯示驅動電 路的輸出電路。 1 〇. —種顯示驅動電路，主要是一將與顯示資料對應 的灰階電壓施加在顯示面板的畫素的顯示驅動電路，其特 徵在於： 具備有： 輸入上述顯示資料的輸入電路； 將數位的上述顯示資料轉換爲類比的上述灰階電壓的 轉換電路； 將上述灰階電壓一起施加在由該顯示驅動電路所負責 -37- 1253045 (4) 的Μ個（1 < Μ < 1行單位的畫素數、iM爲整數）的畫素的輸 出電路及； 當輸入上述N畫素單位（1$^< Μ、N爲整數）的顯示 資料時’會將指不其他的顯示驅動電路開始輸入上述顯示 資料的致能信號輸出到上述其他的顯示驅動電路。 11·如申5R專利範圍第1 0項所記載之顯示驅動電路
’其中上述轉換電路乃針對上述N畫素單位的各顯示杳 料一起進行轉換。 1 2 .如申請專利範圍第1 0項所記載之顯示驅動電路 ’具備有對時脈實施計數的計數電路，上述輸入電路當到 達所設定的時脈數時’會判定爲上述N畫素單位的顯示 資料已輸入。 1 3 · —種顯示驅動電路，主要是一將與顯示資料對應 的灰階電壓施加在顯示面板的畫素的顯示驅動電路，其特 徵在於：
具備有： 將來自控制電路之上述顯示資料輸入的輸入電路； 將數位的上述顯示資料轉換爲類比的上述灰階電壓的 轉換電路及； 將上述灰階電壓施加在上述畫素的輸出電路， 上述顯示控制電路依據根據上述顯示面板之畫素在行 方向上的配列順序的順序接受上述顯示資料，且將上述顯 示資料的順序變更爲由針對在多個顯示驅動電路分別所負 責的Μ畫素單位（]< μ < 1行單位的畫素數、Μ爲整數）的 -38- ϊ253〇45 (5) 顯示資料中之Ν畫素單位（1 $ Ν < Μ、Ν爲整數）之顯示資 料的順序，而依據變更後的順序將上述顯示資料輸出到上 述多個的顯示驅動電路， 而上述變更後的順序是一針對上述N畫素單位的顯 汗：資料之由下一個的顯示驅動電路所負責之顯示資料的順 序。 14. 如申請專利範圍第1 3項所記載之顯示驅動電路 ’具備有多個的上述轉換電路，上述輸入電路會將上述N 畫素單位的顯示資料依序輸出到上述多個的轉換電路。 15. —種顯示電路’主要是一具備有將與顯示資料對 應的灰階電壓依據行單位施加在顯示面板的畫素的顯示驅 動電路、及將上述顯示資料輸出到上述顯示驅動電路之顯 示控制電路的顯示電路，其特徵在於： 上述顯示控制電路依據根據上述顯示面板之畫素在行 方向上的配列順序的順序接受上述顯示資料，且將上述顯 不資料的順序變更爲由針對在各顯示驅動電路所負責的Μ 畫素單位（1 < Μ < 1行單位的畫素數、Μ爲整數）的顯示資 料中之Ν畫素單位（1 $ Ν< Μ、Ν爲整數）之顯示資料的順 序’而依據變更後的順序將上述顯示資料輸出到上述各顯 示驅動電路， 而上述—更後的順序是一針對上述Ν畫素單位的顯 不資料之由下一個的顯示驅動電路所負責之顯示資料的順 序。 1 6 ·如申請專利範圍第1 5項所記載之顯示電路，上 -39- 1253045 (6) 述顯示驅動電路，當已輸入上述N畫素單位的顯示資料 時，會將指示其他的顯示驅動電路開始輸入上述顯示資料 的致能信號輸出到上述其他的顯示驅動電路。 17. 如申請專利範圍第1 5項所記載之顯示電路，其 中上述N畫素單位的顯示資料爲各R或各G或各B的顯 示資料，上述顯示驅動電路會針對上述N畫素單位的顯 示資料將數位的上述顯示資料轉換爲類比的上述灰階電壓 〇 18. 如申請專利範圍第1 7項所記載之顯示電路，具 備有針對各R或各G或各B產生成爲當上述顯示驅動電 路產生多個的灰階電壓時之基準之基準電壓的基準電壓產 生電路。 1 9 ·如申請專利範圍第1 8項所記載之顯示電路，具 備有針對上述基準電壓產生電路針對各R或各G或各B 設定7特性的暫存器。 20· —種顯示控制電路，主要是一將顯示資料輸出到 可將與顯示資料對應的灰階電壓施加在顯示面板的畫素之 多個的顯示驅動電路的顯示控制電路，其特徵在於： 各顯示驅動電路具備有多個的可將數位的上述顯示資 料轉換爲類比的上述灰階電壓的轉換電路， 上述顯示控制電路具備有： 依據根據上述顯示面板之畫素在行方向上的配列順序 的順序接受上述顯示資料的輸入電路； 將上述顯示資料的順序變更爲由針對在各轉換電路所 -40- 1253045 (7) 負責的X畫素單位（1 < X〈各顯示驅動電路所負責的畫素 數、X爲整數）的顯示資料中之Y畫素單位（1SY< X、Y 爲整數）之顯示資料的順序的控制電路及； 依據變更後的順序將上述顯示資料輸出到上述各顯示 驅動電路的輸出電路， 而上述變更後的順序是一針對上述 γ畫素單位的顯 示資料之由下一個的轉換電路所負責之顯示資料的順序。 2 1 . —種顯示驅動電路，主要是一將與顯示資料對應 的灰階電壓施加在顯示面板的畫素的顯示驅動電路，其特 徵在於： 具備有： 將來自顯不控制電路之上述顯示資料輸入的輸入電路 將數位的上述顯示資料轉換爲類比的上述灰階電壓的 多個的轉換電路及； 將上述灰階電壓施加在上述畫素的輸出電路， 上述顯示控制電路依據根據上述顯示面板之畫素在行 方向上的配列順序的順序所輸入的上述顯示資料的順序變 更爲由針對在各轉換電路所負責的X畫素單位（u χ<各 顯示驅動電路所負責的畫素數、X爲整數）的顯示資料中 之Υ畫素單位（1 S Υ< X、Υ爲整數）之顯示資料的順序， 而依據變更後的順序將上述顯示資料輸出到上述各顯示驅 動電路， 而上述變更後的順序是一針對上述Υ畫素單位的顯 -41 - 1253045 (8) 不資料之由下一個的顯示驅動電路所負責之顯示資 序。 2 2 · —種顯示電路，主要是一具備有將與顯示 應的灰階電壓依據行單位施加在顯示面板的畫素的 顯示驅動電路、及將上述顯示資料輸出到上述顯示 路之顯示控制電路的顯示電路，其特徵在於： 具備有針對各R或各G或B調整r特性的調 各顯示驅動電路具備有從基準電壓產生多個的 壓的電路、及從上述多個的灰階電壓選擇與數位的 不資料對應的類比的上述灰階電壓的轉換電路， 上述轉換電路的RGB係共用，且依據RGB I 或BRG或BGR的順序而從上述多個的灰階電壓選 灰階電壓。 23.如申請專利範圍第 22項所記載之顯示電 中上述調整電路具備有針對各R或各G或各B產 電壓的基準電壓產生電路、與針對上述基準電壓產 針對各R或各G或各B設定r特性的暫存器。 24 . —種顯示控制電路，是一將與顯示資料對 階電壓施加在顯示面板的多個的顯示驅動電路，其 於： 具備有： 依據根據上述顯示面板之晝素在行方向上的配 的順序接受上述顯示資料的輸入電路； 料的順 資料對 多個的 驅動電 整電路 灰階電 上述顯 ζ GBR 擇上述 路，其 生基準 生電路 應的灰 特徵在 列順序 -42- 1253045 (9) 將數位的上述顯示資料轉換爲類比的上述灰階電壓之 多個的轉換電路； 將在上述輸入電路所輸入的上述顯示資料的順序變更 爲由針對在各轉換電路所負責的X衋素單位（1 < X〈各顯 示驅動電路所負責的畫素數、X爲整數）的顯示資料中之 Y畫素單位（1 S Y < X、Y爲整數）之顯示資料的順序，且 將其輸出到上述多個的轉換電路的控制電路；及 將上述灰階電壓一起施加在上述顯示面板的書窣的輸 出電路， 而上述變更後的順序是一針對上述γ畫素單位的顯 示資料之由下一個的轉換電路所負責之顯示資料的順序。 -43-
TW093112259A 2003-05-15 2004-04-30 Display control circuit and display driving circuit TWI253045B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003137862A JP2004341251A (ja) 2003-05-15 2003-05-15 表示制御回路及び表示駆動回路

Publications (2)

Publication Number Publication Date
TW200502914A TW200502914A (en) 2005-01-16
TWI253045B true TWI253045B (en) 2006-04-11

Family

ID=33527424

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093112259A TWI253045B (en) 2003-05-15 2004-04-30 Display control circuit and display driving circuit

Country Status (5)

Country Link
US (1) US7110009B2 (zh)
JP (1) JP2004341251A (zh)
KR (1) KR100544261B1 (zh)
CN (1) CN1551065B (zh)
TW (1) TWI253045B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856000B2 (ja) * 2004-01-26 2006-12-13 セイコーエプソン株式会社 表示コントローラ、表示システム及び表示制御方法
JP3856001B2 (ja) * 2004-01-26 2006-12-13 セイコーエプソン株式会社 表示コントローラ、表示システム及び表示制御方法
JP2005331709A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
US7944414B2 (en) * 2004-05-28 2011-05-17 Casio Computer Co., Ltd. Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus
US7768487B2 (en) * 2004-12-31 2010-08-03 Lg. Display Co., Ltd. Driving system for an electro-luminescence display device
JP2006208998A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 平面表示装置
US7728807B2 (en) * 2005-02-25 2010-06-01 Chor Yin Chia Reference voltage generator for use in display applications
US7193551B2 (en) 2005-02-25 2007-03-20 Intersil Americas Inc. Reference voltage generator for use in display applications
US7167120B1 (en) * 2006-02-09 2007-01-23 Chunghwa Picture Tubes, Ltd. Apparatus for digital-to-analog conversion and the method thereof
US8115755B2 (en) * 2006-09-28 2012-02-14 Intersil Americas Inc. Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays
JP5508662B2 (ja) * 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
JP5211591B2 (ja) * 2007-09-10 2013-06-12 セイコーエプソン株式会社 データ線駆動回路、電気光学装置及び電子機器
KR100926803B1 (ko) * 2007-10-05 2009-11-12 주식회사 실리콘웍스 디스플레이 구동 ｉｃ 및 디스플레이 구동시스템
KR101448853B1 (ko) * 2008-03-18 2014-10-14 삼성전자주식회사 핑퐁 타입의 샘플/홀드 회로를 이용하는 디스플레이 구동회로
TWI427381B (zh) * 2008-12-12 2014-02-21 Innolux Corp 主動式矩陣顯示器及其驅動方法
KR101635204B1 (ko) * 2009-08-07 2016-06-30 엘지디스플레이 주식회사 표시장치와 그 파워 시퀀스 제어방법
KR20130057673A (ko) * 2011-11-24 2013-06-03 삼성전자주식회사 감마 셋틀링 타임을 저감하기 위한 데이터 드라이버 구동 방법 및 디스플레이 드라이브 장치
TWI563481B (en) * 2014-05-06 2016-12-21 Novatek Microelectronics Corp Source driver, driving circuit and display apparatus
US9787995B2 (en) 2014-05-06 2017-10-10 Novatek Microelectronics Corp. Source driver, driving circuit and display apparatus
KR102164798B1 (ko) * 2014-09-11 2020-10-13 삼성전자 주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
CN105047157B (zh) * 2015-08-19 2017-10-24 深圳市华星光电技术有限公司 一种源极驱动电路
CN108399881B (zh) * 2017-02-06 2021-09-07 上海中兴软件有限责任公司 一种显示驱动电路、移动终端和显示驱动方法
CN115497430B (zh) * 2022-10-19 2023-11-24 北京京东方显示技术有限公司 一种显示面板的控制电路、控制方法及显示设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702941B2 (ja) * 1987-10-28 1998-01-26 株式会社日立製作所 液晶表示装置
JP2862592B2 (ja) * 1989-06-30 1999-03-03 株式会社東芝 ディスプレイ装置
JPH0580722A (ja) * 1991-05-08 1993-04-02 Hitachi Ltd 液晶表示装置の多階調駆動方法、及びその回路
JPH05313605A (ja) * 1992-05-11 1993-11-26 Fujitsu Ltd 多階調アクティブマトリックス液晶駆動回路
JP3262853B2 (ja) * 1992-09-16 2002-03-04 富士通株式会社 液晶表示装置の駆動回路および駆動方法
JPH08227283A (ja) * 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
JP3873336B2 (ja) * 1996-09-26 2007-01-24 セイコーエプソン株式会社 半導体集積回路並びにそれを用いた画像表示装置及び電子機器
JPH1145076A (ja) * 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JP4232227B2 (ja) * 1998-03-25 2009-03-04 ソニー株式会社 表示装置
AU4422799A (en) * 1998-06-04 1999-12-20 Silicon Image, Inc. Display module driving system and digital to analog converter for driving display
JP5008223B2 (ja) * 2000-01-31 2012-08-22 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
EP1176581B1 (en) * 2000-02-02 2007-11-14 Seiko Epson Corporation Display driver and display using it
JP2002196732A (ja) * 2000-04-27 2002-07-12 Toshiba Corp 表示装置、画像制御半導体装置、および表示装置の駆動方法
JP2001324967A (ja) * 2000-05-17 2001-11-22 Hitachi Ltd 液晶表示装置
JP4875248B2 (ja) * 2001-04-16 2012-02-15 ゲットナー・ファンデーション・エルエルシー 液晶表示装置
JP4986334B2 (ja) * 2001-05-07 2012-07-25 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動方法
JP3744819B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP2003098998A (ja) * 2001-09-25 2003-04-04 Toshiba Corp 平面表示装置
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
JP2004280023A (ja) * 2003-03-19 2004-10-07 Sony Corp 表示装置

Also Published As

Publication number Publication date
US20040263540A1 (en) 2004-12-30
TW200502914A (en) 2005-01-16
JP2004341251A (ja) 2004-12-02
CN1551065B (zh) 2010-04-28
KR20040098605A (ko) 2004-11-20
KR100544261B1 (ko) 2006-01-23
US7110009B2 (en) 2006-09-19
CN1551065A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
TWI253045B (en) Display control circuit and display driving circuit
TWI313446B (en) Display signal processing apparatus and display apparatus
TW522358B (en) Display
US7411596B2 (en) Driving circuit for color image display and display device provided with the same
EP2610852B1 (en) Liquid crystal display device, driving device for liquid crystal display panel, and liquid crystal diplay panel
US20090219240A1 (en) Liquid crystal display driver device and liquid crystal display system
TWI309405B (zh)
JP2005141169A (ja) 液晶表示装置及びその駆動方法
JP2004264476A (ja) 表示装置およびその駆動方法
TW567678B (en) Driving system for Gamma correction
JP2006189878A (ja) 表示装置、及びその駆動方法
JP3309968B2 (ja) 液晶表示装置およびその駆動方法
JP2007140511A (ja) 駆動電圧をディスプレイパネルに提供するシステム、及び、方法
JP2009122561A (ja) 液晶表示装置
US20120120040A1 (en) Drive Device For Display Circuit, Display Device, And Electronic Apparatus
US20070188428A1 (en) Liquid crystal display apparatus and liquid crystal display method
JP2010102266A (ja) 液晶表示装置およびその駆動方法
JP2003338760A (ja) デジタル−アナログコンバータ、ディスプレイドライバ、およびディスプレイ
JPH09138670A (ja) 液晶表示装置の駆動回路
TWI225963B (en) Flat panel display
JP2008085711A (ja) Ｄ／ａコンバータ
CN101783123A (zh) 显示装置和驱动器
US10621937B2 (en) Liquid crystal display device and method of driving the same
JP4991127B2 (ja) 表示信号処理装置および液晶表示装置
JP2009015009A (ja) 液晶表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees