JP2004280023A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2004280023A JP2004280023A JP2003075153A JP2003075153A JP2004280023A JP 2004280023 A JP2004280023 A JP 2004280023A JP 2003075153 A JP2003075153 A JP 2003075153A JP 2003075153 A JP2003075153 A JP 2003075153A JP 2004280023 A JP2004280023 A JP 2004280023A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display device
- circuit
- signal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】ａ−Ｓｉ系表示装置の入出力端子とＰｏｌｙ−Ｓｉ系表示装置の入出力端子と互換性をもつことが可能な表示装置を提供する。
【解決手段】信号ＨＶＲがローレベル「Ｌ」であるかハイレベル「Ｈ」であるかに応じて、シリアルデータ信号Ｒ，Ｇ，Ｂを並べ替えて、ソースドライバ３００−１（ＳＤ１）にＸ〔０５：００〕、Ｘ〔１５：１０〕、Ｘ〔２５：２０〕として供給し、ソースドライバ３００−２（ＳＤ２）にＹ〔０５：００〕、Ｙ〔１５：１０〕、Ｙ〔２５：２０〕として供給し、ソースドライバ３００−３（ＳＤ３）にＺ〔０５：００〕、Ｚ〔１５：１０〕、Ｚ〔２５：２０〕として供給し、各種タイミング信号を分周して各ソースドライバ３００−１，３００−２，３００−３、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１，４２０−２に供給するインタフェース回路２００を設ける。
【選択図】 図４
【解決手段】信号ＨＶＲがローレベル「Ｌ」であるかハイレベル「Ｈ」であるかに応じて、シリアルデータ信号Ｒ，Ｇ，Ｂを並べ替えて、ソースドライバ３００−１（ＳＤ１）にＸ〔０５：００〕、Ｘ〔１５：１０〕、Ｘ〔２５：２０〕として供給し、ソースドライバ３００−２（ＳＤ２）にＹ〔０５：００〕、Ｙ〔１５：１０〕、Ｙ〔２５：２０〕として供給し、ソースドライバ３００−３（ＳＤ３）にＺ〔０５：００〕、Ｚ〔１５：１０〕、Ｚ〔２５：２０〕として供給し、各種タイミング信号を分周して各ソースドライバ３００−１，３００−２，３００−３、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１，４２０−２に供給するインタフェース回路２００を設ける。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁基板にスイッチング素子としての薄膜トランジスタが多結晶シリコン（Ｐｏｌｙ−Ｓｉ）または非晶質シリコン（アモルファスシリコン；ａ−Ｓｉ）により形成される表示装置に係り、特に、駆動回路における表示パネル部とのインタフェース部の改良に関するものである。
【０００２】
【従来の技術】
表示装置、たとえば液晶セルを画素の表示エレメント（電気光学素子）に用いた液晶表示装置は、薄型で低消費電力であるという特徴をいかして、たとえば携帯情報端末（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ：ＰＤＡ）、携帯電話、デジタルカメラ、ビデオカメラ、パーソナルコンピュータ用表示装置等、幅広い電子機器に適用されている。
【０００３】
図１は、液晶表示装置の構成例を示すブロック図である。
液晶表示装置１は、図１に示すように、有効画素部２、垂直駆動回路（ＶＤＲＶ）３、および水平駆動回路（ＨＤＲＶ）４を有している。
【０００４】
有効画素部２は、複数の画素回路２ＰＸＬが、マトリクス状に配列されている。
各画素回路２ＰＸＬは、スイッチング素子として薄膜トランジスタ（ＴＦＴ；ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）２１と、ＴＦＴ２１のドレイン電極（またはソース電極）に画素電極が接続れた液晶セルＬＣ２１と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量Ｃｓ２１により構成されている。
これら画素回路２ＰＸＬの各々に対して、走査ライン５−１〜５−ｍが各行ごとにその画素配列方向に沿って配線され信号ライン６−１〜６−ｎが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路２ＰＸＬのＴＦＴ２１のゲート電極は、各行単位で同一の走査ライン５−１〜５−ｍにそれぞれ接続されている。また、各画素回路２ＰＸＬのソース電極（または、ドレイン電極）は、各列単位で同一の信号ライン６−１〜６−ｎに各々接続されている。
さらに、一般的な液晶表示装置においては、保持容量配線Ｃｓを独立に配線し、この保持容量配線と接続電極との間に保持容量Ｃｓ２１を形成する。
そして、各画素回路２ＰＸＬの液晶セルＬＣ２１の対向電極および保持容量Ｃｓ２１の他方の電極には、たとえば所定の直流電圧がコモン電圧ＶＣＯＭとして与たえられる。
あるいは、各画素回路２ＰＸＬの液晶セルＬＣ２１の対向電極および保持容量Ｃｓ２１の他方の電には、たとえば１水平走査期間（１Ｈ）毎に極性が反転するコモン電圧ＶＣＯＭが与えられる。
【０００５】
各走査ライン５−１〜５−ｍは、垂直駆動回路３により駆動され、各信号ライン６−１〜６−ｎは水平駆動回路４により駆動される。
【０００６】
垂直駆動回路３は、垂直スタート信号ＶＳＴ、垂直クロックＶｃｌｋ、イネーブル信号ＥＮＡＢを受けて、１フィールド期間ごとに垂直方向（行方向）に走査して走査ライン５−１〜５−ｍに接続された各画素回路２１を行単位で順次選択する処理を行う。
すなわち、垂直駆動回路３から走査ライン５−１に対して走査パルスＳＰ１が与えられたときには第１行目の各列の画素が選択され、走査ライン５−２に対して走査パルスＳＰ２が与えられたときには第２行目の各列の画素が選択される。以下同様にして、走査ライン５−３，…，５−ｍ対して走査パルスＳＰ３，…，ＳＰｍが順に与えられる。
【０００７】
水平駆動回路４は、示しないクロックジェネレータにより生成された水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる互いに逆相の水平クロックＨｃｌｋを受けてサンプリングパルスを生成し、入力される画像データＲ（赤）、Ｇ（緑）、Ｂ（青）を、生成したサンプリングパルスに応答して順次サンプリングして、各画素回路２ＰＸＬに書き込むベきデータ信号として各信号ライン６−１〜６−ｎに供給する。
【０００８】
上述した液晶表示装置１において、画素回路２ＰＸＬのＴＦＴ２１は、非晶質シリコン（ａ−Ｓｉ）または多結晶シリコンのような半導体薄膜のトランジスタにより形成される。
そして、水平駆動回路３および垂直駆動回路４については、種々の回路構成が提案されている（たとえば、特許文献１、特許文献２参照）。
【０００９】
なお、水平駆動回路３および垂直駆動回路４を形成する場合に、ａ−Ｓｉ系によるものか多結晶シリコン系によるものかによって、構成、並びに、駆動用の各種信号および映像信号の供給形態が異なる。
以下に、ａ−Ｓｉ系液晶表示装置およびＰｏｌｙ−Ｓｉ系液晶表示装置の基本的な構成について説明する。
【００１０】
図２は、ａ−Ｓｉ系液晶表示装置１Ａの構成例を示すブロック図である。
【００１１】
このａ−Ｓｉ系液晶表示装置１Ａは、図２に示すように、図１の有効画素部２を含む液晶パネル部２Ａと、液晶パネル部２Ａの図中左縁部に、たとえばＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｉｃ Ｂｏｎｄｉｎｇ）ＩＣ方式によるゲートドライバ３−１〜３−２を並列に配置した垂直駆動回路３Ａと、液晶パネル部２Ａの図中下縁部に、たとえばＴＡＢＩＣ方式によるソースドライバ４−１〜４−６を並列に配置した水平駆動回路４Ａと、外部から与えられる垂直スタート信号ＶＳＴ、垂直クロックＶｃｌｋ、イネーブル信号ＥＮＡＢ、電源電圧ＶＶＤＤをゲートドライバ３−１，３−２に供給するための垂直インタフェース回路８と、外部から与えられる水平スタート信号ＨＳＴ、水平クロックＨｃｌｋ、画像データＲ，Ｇ，Ｂ、基準電圧Ｖｒｅｆ、電源電圧ＨＶＤＤ、コモン電圧ＶＣＯＭ、出力イネーブル信号ＯＵＴＥＮＡＢをソースドライバ４−１〜４−６に供給するための水平インタフェース回路９を有する。
【００１２】
ａ−Ｓｉ系液晶表示装置１Ａは、ＴＦＴがＰｏｌｙ−ＳｉのＴＦＴに比べて、電子移動度が１００倍以上の低い値を持っているため、高速転送が可能であり、１ライン毎にデータを保持することができることから、供給されるクロック、データを分周することなくシリアル転送を行っている。
したがって、インタフェース回路８，９は、基本的には分周回路やシリアル−パラレル変換等のための回路が不要で、配線を主とした基板として形成されている。
【００１３】
図３は、Ｐｏｌｙ−Ｓｉ系液晶表示装置１Ｂの構成例を示すブロック図である。
【００１４】
このＰｏｌｙ−Ｓｉ系液晶表示装置１Ｂは、図３に示すように、図１の有効画素部２および垂直駆動回路３−１，３−２を含む液晶パネル部２Ｂと、液晶パネル部２Ｂの図中下縁部に、たとえばＴＡＢＩＣ方式によるソースドライバ４−１〜４−３を並列に配置した水平駆動回路４Ｂと、外部から与えられる垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、マスタクロックＭＣＬＫ、画像データＲ，Ｇ，Ｂを分周して、垂直駆動回路３−１，３−２のクロックや水平駆動回路４Ｂのクロックおよびデータを生成し、並列的に水平クロックおよび画像データをソースドライバ４−１〜４−３に供給するタイミングコントローラ１１を含むインタフェース回路１０を有する。
また、インタフェース回路１０は、ＤＣ−ＤＣコンバータ１２、基準電圧Ｖｒｅｆおよびコモン電圧ＶＣＯＭの発生回路１３、セレクタ信号用レベルシフタ１４を有している。
【００１５】
なお、現在、Ｐｏｌｙ−ＳｉＴＦＴによる液晶駆動回路には２種類存在している。
一つは、時分割した信号データをソースドライバにに書き込み、これを図３示すように、液晶パネル部２Ｂ内に存在するセレクタスイッチ（アナログスイッチ）１５を通して駆動するセレクタスイッチ型の駆動方式である。
もう一つは、シフトレジスタと画像信号を読み取るコンパレータ回路、そして、これをデジタルデータとして記憶するメモリ、オペアンプによるバッファ回路、これらを内蔵したソースドライバの駆動方式である。
なお、垂直駆動回路であるゲートドライバの周波数はＰｏｌｙ−ＳｉＴＦＴでまかなえる範囲であるためあえてシリコンＩＣを使う必要はなく、図３に示すように、液晶パネル部２Ｂ内に内蔵させることが可能である。
【００１６】
このように、Ｐｏｌｙ−Ｓｉ系液晶表示装置１Ｂは、上記の二つの駆動方式を適用できるにしても、水平と垂直の同期を取るための制御パルス、また、制御用のクロックを生成するシリコンＩＣ（インタフェース回路１０）が必要である。
【００１７】
【特許文献１】
特開２００１−２８２１７１号公報
【特許文献２】
特開２００２−９９２６０号公報
【００１８】
【発明が解決しようとする課題】
上述したように、透明絶縁基板上に形成する多結晶シリコンを使用した薄膜トランジスタ（ＴＦＴ）は、その電子移動度がアモルファスシリコン（ａ−Ｓｉ）に比べて１００倍以上の高い値を持っているため、液晶表示装置の駆動回路として透明絶縁基板上に形成して周辺ＩＣの取り込みを行っている。
その結果、ＩＣ実装が簡略化され、また、ＩＣを配置するＰＷＢ基板（Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）を排除できることから、コンパクト化が可能となっている。
【００１９】
ところが、多結晶シリコンＴＦＴはいまだ、単結晶シリコンで形成されたＩＣに比べて電子移動度は半分ほど遅いため、高い周波数での追従性は悪い。
そのため、これに対応するため多結晶シリコンＴＦＴの駆動回路は、ドット周波数を分周処理することにより、駆動回路に対する周波数を低く抑えている。
【００２０】
また、Ｐｏｌｙ−Ｓｉ系液晶表示装置においては、結晶シリコンを駆動回路として使用しているａ−Ｓｉの液晶表示装置と同じ画像フォーマット（ＶＧＡ、ＸＧＡ、ＳＸＧＡ、ＵＸＧＡ等）、画素数、表示サイズでの表示を可能としている。
【００２１】
このように、ａ−Ｓｉ系液晶表示装置もＰｏｌｙ−Ｓｉ系液晶表示装置も、表示としては同じものであるため、液晶表示装置のインタフェースも多結晶シリコンのものとａ−ＳｉＴＦＴのものと同じにしてグラフィックチップからの信号、画像タイミングジェネレータからの信号を共有化したいというニーズが出てきている。
これは、ひとえに液晶表示装置を組み込む製品のシステムコストを削減したり、製品を市場に出すためのシステム設計の短納期化を目的としている。
また、たとえばａ−Ｓｉ系モジュールセットに対してＰｏｌｙ−Ｓｉ系液晶パネルを適用できれば、Ｐｏｌｙ−ＳｉＴＦＴは移動度が高いことからＶＣＯＭ電圧等を低くでき、低電力化にもと寄与できる。
【００２２】
前述したように、特許文献１や特許文献２により各種駆動回路が提案されている。
【００２３】
特許文献１には、ａ−Ｓｉ系液晶表示装置に代表されるアクティブマトリックス型液晶表示装置が記載されいる。この液晶表示装置において、画像データはシリアルにＤＡＴとしてソースドライバＳＤに入力される。
この液晶表示装置は、ソースドライバがシリコンＩＣで形成できるものには対応できる。
しかしながら、多結晶のように電子移動度が遅い半導体をソースドライバと、そのシフトレジスタとして使用することには、課題が多い。特に高いドット周波数となるＶＧＡ（６４０ｘＲＧＢ ｘ４８０）以上に対しては、多結晶シリコンの回路をシリアルデータとして転送させることはできないことがわかっている。
したがって、特許文献１に記載の液晶表示装置では、ａ−Ｓｉ系液晶表示装置の入出力端子とＰｏｌｙ−Ｓｉ系液晶表示装置の入出力端子と互換性をもつことができず、表示装置の周辺回路規模を合理化でず、製品コストを下げることはできない。
【００２４】
特許文献２に記載の液晶表示装置は、パネル外部にソースＩＣをおいて、それをセレクタスイッチで信号書き込みを行う多結晶シリコンＴＦＴを使用することを前提とした表示装置である。
この場合、タイミング制御回路で多結晶シリコンのセレクタスイッチ用にデータの並び替えを行う必要がある。そのため、ａ−Ｓｉ系液晶表示装置の入出力端子と共用化はできない。また、特許文献２には、ａ−ｓｉととの共用をとる回路は示されてはいない。
【００２５】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ａ−Ｓｉ系表示装置の入出力端子とＰｏｌｙ−Ｓｉ系表示装置の入出力端子と互換性をもつことができ、周辺回路規模を合理化でき、ひいては製品コストを下げることが可能な表示装置を提供することにある。
【００２６】
【課題を解決するための手段】
上記目的を達成するため、本発明は、多結晶シリコンによるトランジスタにより形成されたスイッチング素子を通して画素データを画素セルに書き込む画素回路が少なくとも複数列のマトリクスを形成するように配置された画素部と、上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための少なくとも一つの走査ラインと、上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、上記複数の信号ラインを複数のグループに分割し、分割グループ毎に対応して、信号ラインに供給される画像データを伝搬させる複数の水平駆動回路と、上記多結晶シリコンによるトランジスタの駆動周波数より高い周波数のシリアル画像データを多結晶シリコンによるトランジスタの駆動周波数に対応した上記パラレルデータに変換し、上記複数の水平駆動回路がそれぞれ処理すべきデータを所望の水平駆動回路に並列的に供給するインタフェース回路とを有する。
【００２７】
好適には、上記走査ラインを駆動する垂直駆動回路を有し、少なくとも上記画素部、走査ライン、信号ライン、および垂直駆動回路が同一のパネル部に形成されている。
【００２８】
好適には、上記インタフェース回路は、上記多結晶シリコンによるトランジスタの駆動周波数より高い周波数の駆動制御用信号および画像データを分周する。
【００２９】
好適には、上記インタフェース回路は、シリアル画像データを所定信号レベルに応じた形態で並べ替える。
【００３０】
好適には、上記インタフェース回路に供給されるシリアル画像データおよび変換後のパラレルデータがデジタル信号であり、上記複数の水平駆動回路は、インタフェース回路によるデジタルパラレル信号を一時蓄積するメモリ手段を含む。
【００３１】
好適には、上記水平駆動回路は、多結晶シリコンに走査方法に合わせたデータの多重化を行う。
【００３２】
好適には、上記インタフェース回路は、出力するデジタル信号の周波数は入力されるデジタル信号の周波数より低い。
【００３３】
また、上記水平駆動回路の出力されるデジタル信号の多重化数は、入力されるデジタル信号の多重数より多い。
【００３４】
好適には、上記信号ラインに画像データを選択して供給するセレクタスイッチを有するセレクタスイッチ部を含み、上記セレクタスイッチ部は、上記パネル部に形成されている。
【００３５】
また、上記複数の水平駆動回路は、ＴＡＢ方式、ＣＯＧ方式、ＣＯＦ方式のうちのいずれかの方式の集積回路により形成されている。
【００３６】
また、上記画素セルは液晶セルである。
【００３７】
本発明によれば、たとえばインタフェース回路に対して外部から多結晶シリコンによるトランジスタの駆動周波数より高い周波数のシリアル画像データおよび駆動制御用信号が供給される。
インタフェース回路においては、入力されたシリアル画像データが多結晶シリコンによるトランジスタの駆動周波数に対応した上記パラレルデータに変換され、複数の対応する水平駆動回路に並列的に供給する供給される。
また、駆動制御用信号も分周されて入力周波数より低い周波数の信号として水平駆動回路や垂直駆動回路に供給される。
そして、画素部における各走査ラインが、垂直駆動回路により駆動され、各信号ラインが担当する水平駆動回路部により駆動されて、所望の画素回路に対して表示データの書き込みが行われる。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３９】
図４は、本発明に係る液晶表示装置の一実施形態を示す構成図である。
【００４０】
本液晶表示装置１００は、図４に示すように、インタフェース回路２００、水平駆動回路部３００、および液晶パネル部４００を有している。
本実施形態に係る液晶表示装置１００は、ａ−Ｓｉ系モジュールセットに対してＰｏｌｙ−Ｓｉ系液晶パネルを適用可能とするインタフェース回路２００を配置して、多結晶シリコンＴＦＴによる液晶表示装置の多機能化を実現している。
また、本実施形態では、液晶パネル部４００のマトリクス状に配列される画素数は、８００×４８０であるとして説明する。
【００４１】
インタフェース回路２００は、以下に詳述するように、画像デジタル信号を液晶パネル用のデジタル制御信号に変換し、ａ−Ｓｉ用のシリアルデジタル信号を多結晶シリコンＴＦＴ用のパラレル信号に変換する回路を含む。
【００４２】
具体的には、インタフェース回路２００は、図４に示すように、データおよびタイミング制御回路（ＤＴ／ＴＭＣＴＬ）２１０、ＤＣ−ＤＣコンバータ２２０、基準電圧およびコモン電圧発生回路（ＶＧＥＮ）２３０、およびセレクタ信号用レベルシフタ（Ｌ／Ｓ）２４０を有している。
【００４３】
データおよびタイミング制御回路２１０は、たとえば外部の画像タイミングジェネレータおよびグラフィックスチップから供給されａ−Ｓｉ用のタイミング信号およびシリアルデジタル信号、具体的には、垂直スタート信号ＶＳＴ、垂直クロックＶｃｌｋ、イネーブル信号ＥＮＡＢ、水平スタート信号ＨＳＴ、水平クロックＨｃｌｋ、シリアル画像データＲ，Ｇ，Ｂ、基準電圧Ｖｒｅｆを受けて、次の処理を行う。
【００４４】
データおよびタイミング制御回路２１０は、たとえば図５（Ａ）〜（Ｄ）に示すような、入力データＲ，Ｇ，Ｂと水平クロックＨｃｌｋを、パネル内の多結晶シリコンＴＦＴにおいても動作可能なように、図５（Ｅ）〜（Ｈ）に示すように、周波数を３倍に分周して、水平駆動回路部３００を構成するソースドライバ３００−１（ＳＤ１），３００−２（ＳＤ２），３００−３（ＳＤ３）に並列に供給する。
【００４５】
また、データおよびタイミング制御回路２１０は、図６（Ａ）に示すような、入力された水平スタート信号ＨＳＴを、図６（Ｂ）〜（Ｄ）に示すように、３倍に分周して各ソースドライバ３００−１，３００−２，３００−３に供給する。
【００４６】
また、データおよびタイミング制御回路２１０は、図７（Ａ）に示すような、入力された垂直スタート信号ＶＳＴを、図７（Ｂ），（Ｃ）に示すように、３倍に分周して液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１（ＧＤ１），４２０−２（ＧＤ２）に供給する。
【００４７】
図８は、データおよびタイミング制御回路２１０は、データコントローラ（ＤＴＣＴＬ）２１１、タイミングパルス生成回路（ＴＭＧＥＮ）２１２、ＲＡＭ２１３、パワーコントローラ（ＰＷＣＴＬ）２１４、および発振器（ＯＳＣ）２１５を有する。
このデータおよびタイミング制御回路２１０へのａ−Ｓｉ入力データの周波数はたとえば３３．２３１ＭＨｚであり、Ｐｏｌｙ−Ｓｉ用出力データの周波数は１１．０７７ＭＨｚであり、データおよびタイミング制御回路２１０において、入力データは３倍に分周される。
【００４８】
データコントローラ２１１は、たとえば信号ＨＶＲがローレベル「Ｌ」であるかハイレベル「Ｈ」であるかに応じて、ＲＡＭ２１３のアクセスしながらシリアルデータ信号Ｒ，Ｇ，Ｂを並べ替えて、ソースドライバ３００−１（ＳＤ１）にＸ〔０５：００〕、Ｘ〔１５：１０〕、Ｘ〔２５：２０〕の６ビット×３ドットとして供給し、ソースドライバ３００−２（ＳＤ２）にＹ〔０５：００〕、Ｙ〔１５：１０〕、Ｙ〔２５：２０〕の６ビット×３ドットとして供給し、ソースドライバ３００−３（ＳＤ３）にＺ〔０５：００〕、Ｚ〔１５：１０〕、Ｚ〔２５：２０〕の６ビット×３ドットとして供給する。
【００４９】
タイミングパルス生成回路２１２は、パワーコントローラ２１４により所定の駆動電力の下、たとえば外部の画像タイミングジェネレータから供給されａ−Ｓｉ用のタイミング信号、具体的には、垂直スタート信号ＶＳＴ、垂直クロックＶｃｌｋ、イネーブル信号ＥＮＡＢ、水平スタート信号ＨＳＴ、水平クロックＨｃｌｋ、基準電圧Ｖｒｅｆを受けて、分周処理を行い、水平駆動処理用のタイミングパルス信号である水平スタート信号ＨＳＴ、水平クロックＤＣＫ、出力イネーブル信号ＯＵＴＥＮＡＢ２、ＦＲＰ等を生成して各ソースドライバ３００−１，３００−２，３００−３に供給し、垂直駆動処理用のタイミングパルス信号であるイネーブル信号ＥＮＢ，ＸＥＮＢ、垂直クロックＶＣＫ，ＸＶＣＫ、垂直スタート信号ＶＳＴ，ＸＶＳＴを生成して、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１（ＧＤ１），４２０−２（ＧＤ２）に供給し、セレクト信号ＳＥＬ１，ＸＳＥＬ１、ＳＥＬ２，ＸＳＥＬ２、ＳＥＬ３、ＸＳＥＬ３を生成して、レベルシフタ２４０を介して液晶パネル部４００のセレクタスイッチ部４４０に供給する。
【００５０】
図９（Ａ）〜（Ｍ）は、信号ＨＶＲがローレベル（ＨＶＴ＝Ｌ）のときのタイミングパルス生成回路２１２が生成する各信号のタイミングチャートである。
一方、図１０（Ａ）〜（Ｍ）は、信号ＨＶＲがハイレベル（ＨＶＴ＝Ｈ）のときのタイミングパルス生成回路２１２が生成する各信号のタイミングチャートである。
両タイミングチャートにおいて、パルスに付した数字は、出力のタイミングをクロックＤＣＫのカウント数を示す。また、（＊１）は反転パルスが存在することを示す。
【００５１】
図に示すように、信号ＨＶＲがローレベル（ＨＶＴ＝Ｌ）のとき、タイミングパルス生成回路２１２は、入力データＲ（１〜８００）、Ｇ（１〜８００）、Ｂ（１〜８００）をデータＲ１，Ｇ１，Ｂ１側から所定の間隔で順番に並べる。
具体的には、データＲ１〜Ｒ２６６、Ｇ１〜Ｇ２６６、Ｂ１〜Ｂ２６６をソースドライバ３００−１（ＳＤ１）に供給し、データＲ２６７〜Ｒ５３３、Ｇ２６７〜Ｇ５３３、Ｂ２６７〜Ｂ５３３をソースドライバ３００−２（ＳＤ２）に供給し、データＲ５３４〜Ｒ８００、Ｇ５３４〜Ｇ８００、Ｂ５３４〜Ｂ８００をソースドライバ３００−３（ＳＤ３）に供給する。
【００５２】
信号ＨＶＲがローレベル（ＨＶＴ＝Ｌ）のとき、タイミングパルス生成回路２１２は、入力データＲ（１〜８００）、Ｇ（１〜８００）、Ｂ（１〜８００）をデータＲ５３６〜８００，Ｇ５３６〜８００，Ｂ５３６〜８００側から所定の間隔で順番に並べる。
具体的には、データＲ５３４〜Ｒ８００、Ｇ５３４〜Ｇ８００、Ｂ５３４〜Ｂ８００をソースドライバ３００−１（ＳＤ１）に供給し、データＲ２６７〜Ｒ５３３、Ｇ２６７〜Ｇ５３３、Ｂ２６７〜Ｂ５３３をソースドライバ３００−２（ＳＤ２）に供給し、データＲ１〜Ｒ２６６、Ｇ１〜Ｇ２６６、Ｂ１〜Ｂ２６６をソースドライバ３００−３（ＳＤ３）に供給する。
【００５３】
以上のようにデータ並び替えの機能持つデータおよびタイミング制御回路２１０は、出力するデジタル信号の周波数は入力されるデジタル信号の周波数より低く、また、出力されるデジタル信号の多重化数（チャネル数）は、入力されるデジタル信号の多重数より多い。
【００５４】
ＤＣ−ＤＣコンバータ２２０は、たとえば１５Ｖのａ−Ｓｉ用の電源電圧ＶＶＤＤ、ＨＶＤＤ、コモン電圧ＶＣＯＭを受けて、Ｐｏｌｙ−Ｓｉ用電圧、具体的には９Ｖ，５Ｖ，−３Ｖ，−６．５Ｖの各電圧を生成して基準電圧およびコモン電圧発生回路２３０、セレクタ信号用レベルシフタ２４０、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１，４２０−２、レベルシフタ４３０−１，４３０−２に供給する。
【００５５】
基準電圧およびコモン電圧発生回路２３０は、ＤＣ−ＤＣコンバータ２２０によ供給された９Ｖ，５Ｖ等に基づいてデジタルアナログコンバータ（ＤＡＣ）用の各種基準電圧Ｖｒｅｆ を生成して各ソースドライバ３００−１，３００−２，３００−３に供給し、また、振幅が９Ｖのコモン電圧ＶＣＯＭを生成し、各ソースドライバ３００−１，３００−２，３００−３を介して液晶パネル部４００に供給する。
【００５６】
セレクタ信号用レベルシフタ２４０は、データおよびタイミング制御回路２１０で生成される液晶パネル部４００のセレクタスイッチ部４４０のセレクト信号ＳＥＬ１，ＸＳＥＬ１、ＳＥＬ２，ＸＳＥＬ２、ＳＥＬ３、ＸＳＥＬ３のレベルをたとえば−３Ｖから７．３Ｖにレベルシフトして各ソースドライバ３００−１，３００−２，３００−３を介して液晶パネル部４００のセレクタスイッチ部４４０に供給する。
【００５７】
水平駆動回路部３００は、液晶パネル部４００の図中下縁部に、たとえばＴＡＢＩＣ方式による３つのソースドライバソースドライバ３００−１，３００−２，３００−３に並列に配置して構成されている。
各ソースドライバ３００−１，３００−２，３００−３は、液晶パネル部４００の割り当てられた複数本の信号ラインにデータおよびタイミング制御回路２１０によるパラレルデジタルデータＲ，Ｇ，Ｂを担当する信号ライン数分メモリにラッチし、ラッチデータをデジタル信号からアナログ信号に変換し、液晶パネル部４００のセレクタスイッチ部４４０に出力する。
【００５８】
図１１は、本実施形態に係る水平駆動回路としてのソースドライバの構成例を示すブロック図である。
【００５９】
このソースドライバ３００（−１〜−３）は、図１１に示すように、６４ビットシフトレジスタ（Ｓ／Ｒ）３０１、データ制御部（ＤＣ）３０２、データレジスタ（ＤＴＲＥＧ）３０３、データラッチ（ＤＴＬＴＣ）３０４、デジタル−アナログコンバータ（ＤＡＣ）３０５、出力バッファ（ＯＴＢＵＦ）３０６、およびバイアス回路３０７を有する。
【００６０】
シフトレジスタ３０１は、インタフェース回路２００のデータおよびタイミング制御回路２１０によるたとえば水平スタート信号ＨＳＴがシフトさせながら、データレジスタ３０３に供給する。
【００６１】
データ制御部３０２は、水平スタート信号ＨＳＴに同期してデータおよびタイミング制御回路２１０による６ビットずつのパラレルデジタル信号Ｄ００−Ｄ０５（Ｘ００−Ｘ０５，Ｙ００−Ｙ０５，Ｚ００−Ｚ０５）、Ｄ１０−Ｄ１５（Ｘ１０−Ｘ１５，Ｙ１０−Ｙ１５，Ｚ１０−Ｚ１５）、およびＤ２０−Ｄ２５（Ｘ２０−Ｘ２５，Ｙ２０−Ｙ２５，Ｚ２０−Ｚ２５）を１８ビットのデータとしてデータレジスタ３０３に順次に供給する。
【００６２】
データレジスタ３０３は、シフトレジスタ３０１による水平スタート信号ＨＳＴに同期し、かつデータ極性信号ＤＡＴＰＯＬに基づいて、データ制御部３０２によるデータを保持し、データラッチ３０４に出力する。
【００６３】
データラッチ３０４は、データおよびタイミング制御回路２１０によるクロックＤＣＫに同期してデータレジスタ３０３によるデータを並列的にラッチし、ラッチデータがＤＡＣ３０５に出力する。
【００６４】
ＤＡＣ３０５は、インタフェース回路２００の基準電圧およびコモン電圧発生回路２３０で生成されたＰＯｌｙ−Ｓｉ用基準電圧Ｖｒｅｆおよび極性決定信号ＰＯＬに基づいてデータラッチ３０４によるデジタルデータをアナログデータに変換し、出力バッファ３０６に出力する。
【００６５】
出力バッファ３０６は、担当する信号ライン数分のＤＡＣ３０５によるアナログデータを、出力イネーブル信号ＯＵＴＥＮＡＢ２に同期して並列的に液晶パネル部４００のセレクタスイッチ部４４０に対して出力する。
【００６６】
液晶パネル部４００は、有効画素部４１０、垂直駆動回路としてのゲートドライバ４２０−１，４２０−２、レベルシフタ（Ｌ／Ｓ）４３０−１，４３０−２、およびセレクタスイッチ部４４０を有する。
液晶パネル部４００は、半導体薄膜を透明絶縁基板上に低温多結晶シリコンにより形成されている。
【００６７】
図１２は、図４の液晶パネル部４００の要部構成を示す回路図である。
なお、図１２においては、図面の簡単化のため画素回路は３行４列、ゲートドライバは一つ、セレクタスイッチは一部のみを示している。
【００６８】
有効画素部４１０は、複数の画素回路ＰＸＬＣが、ｍ行ｎ列のマトリクス状に配列されている。本実施形態の場合には、８００×４８０個の画素回路が配列されている。
各画素回路ＰＸＣＬは、スイッチング素子としてＴＦＴ（薄膜トランジスタ；ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）４１１と、ＴＦＴ４１１のドレイン電極（またはソース電極）に画素電極が接続れた液晶セルＬＣ４１１と、ＴＦＴ４１１のドレイン電極に一方の電極が接続された保持容量Ｃｓ４１１により構成されている。
これら画素回路ＰＸＬＣの各々に対して、走査ライン４１２−１〜４１２−ｍが各行ごとにその画素配列方向に沿って配線され信号ライン４１３−１〜４１３−ｎが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路ＰＸＬＣのＴＦＴ４１１のゲート電極は、各行単位で同一の走査ライン４１２−１〜４１２−ｍにそれぞれ接続されている。また、各画素回路ＰＸＬＣのソース電極（または、ドレイン電極）は、各列単位で同一の信号ライン４１３−１〜４１３−ｎに各々接続されている。
そして、各画素回路ＰＸＬＣの液晶セルＬＣ２１の対向電極および保持容量Ｃｓ１０１の他方の電極は、１水平走査期間（１Ｈ）毎に極性が反転するコモン電圧ＶＣＯＭの供給ライン４１４に接続されている。
【００６９】
各走査ライン４１２−１〜４１２−ｍは、垂直駆動回路４２０としてのゲートドライバ４２０−１，４２０−２により駆動され、各信号ライン４１３−１〜４１３−ｎはセレクタスイッチ部４４０を介して水平駆動回路部１０３のソースドライバ３００−１，３００−２，３００−３により駆動される。
【００７０】
図１３は、液晶パネル部４００の垂直駆動回路を構成するゲートドライバ４２０の構成例を示す回路図である。
なお、図１３においては、奇数行目（たとえば第１行目）の走査ライン４１２−１および次段の偶数行目（たとえば第２行目）の走査ライン４１２−２を駆動する回路を例に示している。
【００７１】
この垂直駆動回路３は、図１３に示すように、レベルシフタ付シフトレジスタ（Ｓ／Ｒ）４２１，４２２、サンプリングラッチ（ＥｎｂＳＭＬ）４２３，４２４、および負電源レベルシフタ（ＮＰＬＳＦＴ）４２５，４２６を有している。
【００７２】
図１４（Ａ）〜（Ｆ）は、図１４の回路のタイミングチャートである。図１４（Ａ）は各画素ＰＸＬの保持容量Ｃｓ４１１の他方の電極に供給される１水平走査期間（１Ｈ）毎に極性が反転するコモン電圧ＶＣＯＭ、図１４（Ｂ）は垂直走査の基準となる垂直クロックＶＣＫ、図１４（Ｃ）はシフトレジスタ４２１の出力信号Ｓ４２１、図１４（Ｄ）はシフトレジスタ４２２の出力信号Ｓ４２２、図１４（Ｅ）は負電源レベルシフタ４２５の出力信号Ｓ４２５、および図１４（Ｆ）は負電源レベルシフタ４２６の出力信号Ｓ４２６をそれぞれ示している。
【００７３】
シフトレジスタ４２１，４２２には、インタフェース回路２００のデータおよびタイミング制御回路２１０により生成された垂直走査の開始を指令する垂直スタートパルスＶＳＴ（ＸＶＳＴ）、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＸＶＣＫが供給される。
たとえば垂直クロックＶＣＫは０−３．３Ｖの振幅のクロックとしてシフトレジスタ４２１，４２２に供給されるが、シフトレジスタ４２１，４２２では、たとえば３．３Ｖから７．３Ｖへのレベルシフト動作が行われる。
すなわち、シフトレジスタ４２１，４２２は、液晶パネル部４００のレベルシフタ（Ｌ／Ｓ）４３０−１，４３０−２の機能もあわせ持つ。
【００７４】
また、サンプリングラッチ４２３，４２４では、インタフェース回路２００のデータおよびタイミング制御回路２１０により生成された図１３中に示すような共通のイネーブル信号ＥＮＢ／ＸＥＮＢを受けてシフトレジスタ４２１，４２２の出力信号Ｓ４２１，Ｓ４２２をそれぞれサンプリングされてラッチされる。ここで、隣接する走査ラインのオン、オフされる期間がオーバラップしないように、前段（奇数段）の駆動信号の立ち下がりタイミングと後段（偶数段）の駆動信号の立ち上がりのタイミングの間に所定の間隔をおく。
そして、負電源レベルシフタ４２５，４２６には、それぞれ走査ライン４１２−１，４１２−２の一端側が接続されており、サンプリングラッチ４２３，４２４のラッチ信号を受けてたとえば７．３Ｖ程度の走査パルスとしての駆動信号Ｓ４２５，Ｓ４２６が走査ライン４１２−１，４１２−２に順次に印加される。
また、負電源レベルシフタ４２５，４２６は、０Ｖを−４．８Ｖのレベルシフトした駆動信号Ｓ４２５，Ｓ４２６走査ライン４１２−１，４１２−２に供給し、非選択時の画素回路ＰＸＬＣのＴＦＴ４１１を確実にオフさせる。
図１４（Ａ）〜（Ｆ）に示すように、コモン電圧ＶＣＯＭがハイレベルをとる水平走査期間には、奇数行目の走査ライン４１２−１が駆動され、コモン電圧ＶＣＯＭがローレベルをとる次の水平走査期間に、偶数行目の走査ライン４１２−２が駆動される。
このように、１水平走査期間毎に、第１行目の走査ライン４１２−１から第ｎ行目の走査ライン４１２−ｎにかけて順次に駆動されていく。
【００７５】
セレクタスイッチ部４４０は、たとえば低温ポリシリコンを用いた液晶表示装置における水平駆動回路の一部として液晶パネル部４００に設けられている。
セレクタスイッチ部４４０は、図１５に示すように、セレクタスイッチ４４１−Ｒ，４４１−Ｇ，４４１−Ｂ、・・・、４４４−Ｒ，４４４−Ｇ，４４４−Ｂ、・・・、（４４ｎ−Ｒ，４４ｎ−Ｇ，４４ｎ−Ｂ）を有し、セレクタスイッチにより画素回路ＰＸＬＣに書き込むベきデータ信号ＳＤＴ１〜ＳＤＴ４，・・を選択して各信号ライン４１３−１〜４１３−ｎに供給して、映像を描かせる。
液晶表示装置において、色の３原色であるＲ（赤）データ、Ｇ（緑）データ、およびＢ（青）データを各信号ラインに順次に供給し、具体的には、まずＲデータを各信号ライン４１３−１〜４１３−ｎに供給し、次に、Ｇデータを各信号ライン４１３−１〜４１３−ｎに供給し、最後にＢデータを各信号ライン４１３−１〜４１３−ｎに供給して、各画素回路ＰＸＬＣに書き込み映像を描く。
したがって、各信号ライン４１３−１〜４１３−ｎに対しては、それぞれ３つのセレクタスイッチが接続される。
図１５は、Ｒ対応のセレクタスイッチ４４１−Ｒ〜４４４−Ｒのみをオンされている状態を示している。Ｒデータの書き込みが終了すると、Ｇ対応のセレクタスイッチ４４１−Ｇ〜４４４−ＧのみをオンさせてＧデータを書き込む。Ｇデータの書き込みが終了すると、Ｂ対応のセレクタスイッチ４４１−Ｂ〜４４４−ＢにみをオンさせてＢデータを書き込む。
【００７６】
セレクタスイッチ部４４０の各セレクタスイッチ４４１−Ｒ，４４１−Ｇ，４４１−Ｂ、・・・、４４４−Ｒ，４４４−Ｇ，４４４−Ｂ、・・・、（４４ｎ−Ｒ，４４ｎ−Ｇ，４４ｎ−Ｂ）は、図１６に示すように、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタとｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタのソース・ドレイン同士を接続した転送ゲートＴＭＧ−Ｒ，ＴＭＧ−Ｇ，ＴＭＧ−Ｂにより構成される。
各転送ゲートは相補的レベルをとるセレクト信号ＳＥＬ１，ＸＳＥＬ１、ＳＥＬ２，ＸＳＥＬ２、ＳＥＬ３，ＸＳＥＬ３によりそれぞれ導通制御される。
具体的には、Ｒデータ用セレクタスイッチ４４１−Ｒ〜４４４−Ｒを構成する転送ゲートＴＭＧ−Ｒはセレクト信号ＳＥＬ１，ＸＳＥＬ１により導通制御される。Ｇデータ用セレクタスイッチ４４１−Ｇ〜４４４−Ｇを構成する転送ゲートＴＭＧ−Ｇはセレクト信号ＳＥＬ２，ＸＳＥＬ２により導通制御される。Ｂデータ用セレクタスイッチ４４１−Ｂ〜４４４−Ｂを構成する転送ゲートＴＭＧ−Ｂはセレクト信号ＳＥＬ３，ＸＳＥＬ３により導通制御される。
【００７７】
図１７は、セレクタスイッチ部４４０の転送ゲートＴＧＭ（−Ｒ）の駆動回路の構成例を示す図である。
この転送ゲート駆動回路４５０は、インタフェース回路２００のデータおよびタイミング制御回路２１０によるセレクト信号ＳＥＬ，ＸＳＥＬのレベルを−２．７Ｖから７．３Ｖにレベルシフトするレベルシフタ４５１（図４のレベルシフタ２４０に相当）と、たとえばＣＭＯＳインバータを２個直列に接続したバッファ４５２，４５３により構成される。
【００７８】
次に、上記構成による動作を説明する。
【００７９】
データおよびタイミング制御回路２１０は、たとえば外部の画像タイミングジェネレータおよびグラフィックスチップからａ−Ｓｉ用のタイミング信号およびシリアルデジタル信号がインタフェース回路２００のデータおよびタイミング制御回路２１０に供給される。
【００８０】
データおよびタイミング制御回路２１０のタイミングパルス生成回路２１２において、外部の画像タイミングジェネレータから供給されａ−Ｓｉ用のタイミング信号、具体的には、垂直スタート信号ＶＳＴ、垂直クロックＶｃｌｋ、イネーブル信号ＥＮＡＢ、水平スタート信号ＨＳＴ、水平クロックＨｃｌｋ、基準電圧Ｖｒｅｆを受けて、分周処理が行われ、水平駆動処理用のタイミングパルス信号である水平スタート信号ＨＳＴ、水平クロックＤＣＫ、出力イネーブル信号ＯＵＴＥＮＡＢ２、ＦＲＰ等が生成して各ソースドライバ３００−１，３００−２，３００−３に供給される。
同様に、垂直駆動処理用のタイミングパルス信号であるイネーブル信号ＥＮＢ，ＸＥＮＢ、垂直クロックＶＣＫ，ＸＶＣＫ、垂直スタート信号ＶＳＴ，ＸＶＳＴが生成されて、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１（ＧＤ１），４２０−２（ＧＤ２）に供給される。
また、セレクト信号ＳＥＬ１，ＸＳＥＬ１、ＳＥＬ２，ＸＳＥＬ２、ＳＥＬ３、ＸＳＥＬ３が生成されて、レベルシフタ２４０を介して液晶パネル部４００のセレクタスイッチ部４４０に供給される。
【００８１】
たとえばデータおよびタイミング制御回路２１０においては、入力データＲ，Ｇ，Ｂと水平クロックＨｃｌｋが、パネル内の多結晶シリコンＴＦＴにおいても動作可能なように、周波数が３倍に分周されて、水平駆動回路部３００を構成するソースドライバ３００−１（ＳＤ１），３００−２（ＳＤ２），３００−３（ＳＤ３）に並列に供給される。
また、データおよびタイミング制御回路２１０においては、入力された水平スタート信号ＨＳＴが、３倍に分周されて各ソースドライバ３００−１，３００−２，３００−３に供給される。
また、データおよびタイミング制御回路２１０においては入力された垂直スタート信号ＶＳＴが、３倍に分周されて液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１（ＧＤ１），４２０−２（ＧＤ２）に供給される。
【００８２】
また、データおよびタイミング制御回路２１０のデータコントローラ２１１において、たとえば信号ＨＶＲがローレベル「Ｌ」であるかハイレベル「Ｈ」であるかに応じて、ＲＡＭ２１３のアクセスしながらシリアルデータ信号Ｒ，Ｇ，Ｂが並べ替えられる。
そして、並べ替えデータＸ〔０５：００〕、Ｘ〔１５：１０〕、Ｘ〔２５：２０〕がソースドライバ３００−１（ＳＤ１）に供給され、並べ替えデータＹ〔０５：００〕、Ｙ〔１５：１０〕、Ｙ〔２５：２０〕がソースドライバ３００−２（ＳＤ２）に供給され、並べ替えデータＺ〔０５：００〕、Ｚ〔１５：１０〕、Ｚ〔２５：２０〕がソースドライバ３００−３（ＳＤ３）に供給される。
【００８３】
また、インタフェース回路２００においては、たとえば１５Ｖのａ−Ｓｉ用の電源電圧ＶＶＤＤ、ＨＶＤＤ、コモン電圧ＶＣＯＭを受けて、Ｐｏｌｙ−Ｓｉ用電圧９Ｖ，５Ｖ，−３Ｖ，−６．５Ｖの各電圧が生成されて、基準電圧およびコモン電圧発生回路２３０、セレクタ信号用レベルシフタ２４０、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１，４２０−２、レベルシフタ４３０−１，４３０−２に供給される。
【００８４】
また、基準電圧およびコモン電圧発生回路２３０において、ＤＣ−ＤＣコンバータ２２０によ供給された９Ｖ，５Ｖ等に基づいてデジタルアナログコンバータ（ＤＡＣ）用の各種基準電圧Ｖｒｅｆ が生成されて各ソースドライバ３００−１，３００−２，３００−３に供給される。
また、基準電圧およびコモン電圧発生回路２３０において、振幅が９Ｖのコモン電圧ＶＣＯＭが生成され、各ソースドライバ３００−１，３００−２，３００−３を介して液晶パネル部４００に供給される。
【００８５】
さらに、セレクタ信号用レベルシフタ２４０においては、データおよびタイミング制御回路２１０で生成される液晶パネル部４００のセレクタスイッチ部４４０のセレクト信号ＳＥＬ１，ＸＳＥＬ１、ＳＥＬ２，ＸＳＥＬ２、ＳＥＬ３、ＸＳＥＬ３のレベルがたとえば−３Ｖから７．３Ｖにレベルシフトされ、各ソースドライバ３００−１，３００−２，３００−３を介して液晶パネル部４００のセレクタスイッチ部４４０に供給される。
【００８６】
各ソースドライバ３００−１，３００−２，３００３においては、インタフェース回路２００のデータおよびタイミング制御回路２１０によるたとえば水平スタート信号ＨＳＴがシフトレジスタでシフトされながら、データレジスタ３０３に供給される。
これと並行して、データ制御部３０２において、水平スタート信号ＨＳＴに同期してデータおよびタイミング制御回路２１０による６ビットずつのパラレルデジタル信号Ｄ００−Ｄ０５（Ｘ００−Ｘ０５，Ｙ００−Ｙ０５，Ｚ００−Ｚ０５）、Ｄ１０−Ｄ１５（Ｘ１０−Ｘ１５，Ｙ１０−Ｙ１５，Ｚ１０−Ｚ１５）、およびＤ２０−Ｄ２５（Ｘ２０−Ｘ２５，Ｙ２０−Ｙ２５，Ｚ２０−Ｚ２５）が１８ビットのデータとしてデータレジスタ３０３に順次に供給される。
データレジスタ３０３では、シフトレジスタ３０１による水平スタート信号ＨＳＴに同期し、かつデータ極性信号ＤＡＴＰＯＬに基づいて、データ制御部３０２によるデータが保持されてデータラッチ３０４に出力される。
データラッチ３０４においては、データおよびタイミング制御回路２１０によるクロックＤＣＫに同期してデータレジスタ３０３によるデータを並列的にラッチされ、ラッチデータがＤＡＣ３０５に出力される。
ＤＡＣ３０５においては、インタフェース回路２００の基準電圧およびコモン電圧発生回路２３０で生成されたＰＯｌｙ−Ｓｉ用基準電圧Ｖｒｅｆおよび極性決定信号ＰＯＬに基づいてデジタルデータがアナログデータに変換され、出力バッファ３０６に出力される。
そして、出力バッファ３０６から担当する信号ライン数分のデータが、出力イネーブル信号ＯＵＴＥＮＡＢ２に同期して並列的に液晶パネル部４００のセレクタスイッチ部４４０に対して出力される。
【００８７】
そして、有効画素部４１０における各走査ライン４１２−１〜４１２−ｍが、垂直駆動回路としてのゲートドライバ４２０−１，４２０−２により駆動され、各信号ライン４１３−１〜４１３−ｎがセレクタスイッチ部４４０を介して水平駆動回路部１０３のソースドライバ３００−１，３００−２，３００−３により駆動されて、所望の画素回路ＰＸＬＣに対して表示データの書き込みが行われる。
【００８８】
以上説明したように、本実施形態によれば、信号ＨＶＲがローレベル「Ｌ」であるかハイレベル「Ｈ」であるかに応じて、シリアルデータ信号Ｒ，Ｇ，Ｂを並べ替えて、ソースドライバ３００−１（ＳＤ１）にＸ〔０５：００〕、Ｘ〔１５：１０〕、Ｘ〔２５：２０〕として供給し、ソースドライバ３００−２（ＳＤ２）にＹ〔０５：００〕、Ｙ〔１５：１０〕、Ｙ〔２５：２０〕として供給し、ソースドライバ３００−３（ＳＤ３）にＺ〔０５：００〕、Ｚ〔１５：１０〕、Ｚ〔２５：２０〕として供給し、また、各種タイミング信号を分周して各ソースドライバ３００−１，３００−２，３００−３、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１（ＧＤ１），４２０−２（ＧＤ２）に供給するインタフェース回路２００を設けたので、以下の効果を得ることができる。
【００８９】
すなわち、液晶表示装置におけるアモルファスシリコン（ａ−Ｓｉ）の表示装置の入出力端子がポリシリコンによる表示装置の入出力端子と互換性をもつことができ、表示装置の周辺回路規模が合理化できるため、製品コストを下げることができる。
また、ポリシリコン専用の周辺回路システムが不要となり、液晶表示装置の周辺回路の設計時間を短縮することができる。
また、駆動回路を液晶表示装置に内蔵できるポリシリコン表示装置は、ａ−Ｓｉの表示装置の外部駆動回路分だけ 表示装置のサイズを小さくすることができ、コンパクト化可能となる利点がある。
【００９０】
なお、本実施形態においては、水平駆動回路３００としてのソースドライバ３００−１，３００−２，３００−３をＴＡＢＩＣ方式により構成した場合を例に説明したが、たとえば、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）によるＩＣ、もしくは、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｌｅｘｉｂｌｅ ｃａｂｌｅ）によるＩＣにより構成することも可能である。
【００９１】
また、上記実施形態では、ディジタル映像信号を入力とし、これをラッチした後アナログ映像信号に変換し、このアナログ映像信号をサンプリングして点順次にて各画素を駆動するディジタルインターフェース駆動回路を搭載した液晶表示装置に適用した場合について説明したが、アナログ映像信号を入力とし、これをサンプリングして点順次にて各画素を駆動するアナログインターフェース駆動回路を搭載した液晶表示装置にも、同様に適用可能である。
【００９２】
点順次駆動方式としては、周知の１Ｈ反転駆動方式やドット反転駆動方式の外に、映像信号を書き込んだ後の画素配列において、画素の極性が隣り合う左右の画素で同極性となり、かつ上下の画素で逆極性となるように、隣り合う画素列間で奇数行離れた２行、たとえば上下の２行の画素に互いに逆極性の映像信号を同時に書き込むいわゆるドットライン反転駆動方式などがある。
【００９３】
【発明の効果】
以上説明したように、本発明によれば、液晶表示装置におけるアモルファスシリコン（ａ−Ｓｉ）の表示装置の入出力端子がポリシリコンによる表示装置の入出力端子と互換性をもつことができ、表示装置の周辺回路規模が合理化できるため、製品コストを下げることができる。
また、ポリシリコン専用の周辺回路システムが不要となり、液晶表示装置の周辺回路の設計時間を短縮することができる。
また、駆動回路を液晶表示装置に内蔵できるポリシリコン表示装置は、ａ−Ｓｉの表示装置の外部駆動回路分だけ 表示装置のサイズを小さくすることができ、コンパクト化可能となる利点がある。
【図面の簡単な説明】
【図１】一般的な液晶表示装置の構成例を示すブロック図である。
【図２】ａ−Ｓｉ系液晶表示装置の構成例を示すブロック図である。
【図３】Ｐｏｌｙ−Ｓｉ系液晶表示装置の構成例を示すブロック図である。
【図４】本発明に係る液晶表示装置の一実施形態を示す構成図である。
【図５】本実施形態に係るインタフェース回路におけるデータおよびタイミング制御回路の入力データに対する分周処理を説明するためのタイミングチャートである。
【図６】本実施形態に係るインタフェース回路におけるデータおよびタイミング制御回路の水平スタート信号ＨＳＴに対する分周処理を説明するためのタイミングチャートである。
【図７】本実施形態に係るインタフェース回路におけるデータおよびタイミング制御回路の垂直スタート信号ＶＳＴに対する分周処理を説明するためのタイミングチャートである。
【図８】本実施形態に係るインタフェース回路におけるデータおよびタイミング制御回路の構成例を示すブロック図である。
【図９】信号ＨＶＲがローレベル（ＨＶＴ＝Ｌ）のときのタイミングパルス生成回路が生成する各信号のタイミングチャートである。
【図１０】信号ＨＶＲがハイレベル（ＨＶＴ＝Ｈ）のときのタイミングパルス生成回路が生成する各信号のタイミングチャートである。
【図１１】本実施形態に係る水平駆動回路としてのソースドライバの構成例を示すブロック図である。
【図１２】図４の液晶パネル部の要部構成を示す回路図である。
【図１３】本実施形態に係る垂直駆動回路の構成例を示す回路図である。
【図１４】図１３の回路の要部のタイミングチャートである。
【図１５】セレクタスイッチ部の構成の概要を示す図である。
【図１６】セレクタスイッチ部の具体的な構成例を示す回路図である。
【図１７】セレクタスイッチ部の転送ゲートの駆動回路の構成例を示す図である。
【符号の説明】
１００…液晶表示装置、２００…インタフェース回路、２１０…データおよびタイミング制御回路、２２０…ＤＣ−ＤＣコンバータ、２３０…基準電圧およびコモン電圧発生回路、２４０…セレクタ信号用レベルシフタ、３００…水平駆動回路部、３００−１，３００−２，３００−３…ソースドライバ、３０１…６４ビットシフトレジスタ（Ｓ／Ｒ）、３０２…データ制御部（ＤＣ）、３０３…データレジスタ（ＤＴＲＥＧ）、３０４…データラッチ（ＤＴＬＴＣ）、３０５…デジタル−アナログコンバータ（ＤＡＣ）、３０６…出力バッファ（ＯＴＢＵＦ）、３０７…バイアス回路、４００…液晶パネル部、４１０…有効画素部、ＰＸＬＣ…画素回路、ＴＦＴ４１１…スイッチング素子、ＬＣ４１１…液晶セル、Ｃｓ４１１…保持容量、４１２−１〜４１２−ｍ…走査ライン、４１３−１〜４１３−ｎ…信号ライン、４２０…垂直駆動回路、４２０−１，４２０−２…ゲートドライバ、４３０−１，４３０−２…レベルシフタ（Ｌ／Ｓ）、４４０…セレクタスイッチ部。
【発明の属する技術分野】
本発明は、絶縁基板にスイッチング素子としての薄膜トランジスタが多結晶シリコン（Ｐｏｌｙ−Ｓｉ）または非晶質シリコン（アモルファスシリコン；ａ−Ｓｉ）により形成される表示装置に係り、特に、駆動回路における表示パネル部とのインタフェース部の改良に関するものである。
【０００２】
【従来の技術】
表示装置、たとえば液晶セルを画素の表示エレメント（電気光学素子）に用いた液晶表示装置は、薄型で低消費電力であるという特徴をいかして、たとえば携帯情報端末（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ：ＰＤＡ）、携帯電話、デジタルカメラ、ビデオカメラ、パーソナルコンピュータ用表示装置等、幅広い電子機器に適用されている。
【０００３】
図１は、液晶表示装置の構成例を示すブロック図である。
液晶表示装置１は、図１に示すように、有効画素部２、垂直駆動回路（ＶＤＲＶ）３、および水平駆動回路（ＨＤＲＶ）４を有している。
【０００４】
有効画素部２は、複数の画素回路２ＰＸＬが、マトリクス状に配列されている。
各画素回路２ＰＸＬは、スイッチング素子として薄膜トランジスタ（ＴＦＴ；ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）２１と、ＴＦＴ２１のドレイン電極（またはソース電極）に画素電極が接続れた液晶セルＬＣ２１と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量Ｃｓ２１により構成されている。
これら画素回路２ＰＸＬの各々に対して、走査ライン５−１〜５−ｍが各行ごとにその画素配列方向に沿って配線され信号ライン６−１〜６−ｎが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路２ＰＸＬのＴＦＴ２１のゲート電極は、各行単位で同一の走査ライン５−１〜５−ｍにそれぞれ接続されている。また、各画素回路２ＰＸＬのソース電極（または、ドレイン電極）は、各列単位で同一の信号ライン６−１〜６−ｎに各々接続されている。
さらに、一般的な液晶表示装置においては、保持容量配線Ｃｓを独立に配線し、この保持容量配線と接続電極との間に保持容量Ｃｓ２１を形成する。
そして、各画素回路２ＰＸＬの液晶セルＬＣ２１の対向電極および保持容量Ｃｓ２１の他方の電極には、たとえば所定の直流電圧がコモン電圧ＶＣＯＭとして与たえられる。
あるいは、各画素回路２ＰＸＬの液晶セルＬＣ２１の対向電極および保持容量Ｃｓ２１の他方の電には、たとえば１水平走査期間（１Ｈ）毎に極性が反転するコモン電圧ＶＣＯＭが与えられる。
【０００５】
各走査ライン５−１〜５−ｍは、垂直駆動回路３により駆動され、各信号ライン６−１〜６−ｎは水平駆動回路４により駆動される。
【０００６】
垂直駆動回路３は、垂直スタート信号ＶＳＴ、垂直クロックＶｃｌｋ、イネーブル信号ＥＮＡＢを受けて、１フィールド期間ごとに垂直方向（行方向）に走査して走査ライン５−１〜５−ｍに接続された各画素回路２１を行単位で順次選択する処理を行う。
すなわち、垂直駆動回路３から走査ライン５−１に対して走査パルスＳＰ１が与えられたときには第１行目の各列の画素が選択され、走査ライン５−２に対して走査パルスＳＰ２が与えられたときには第２行目の各列の画素が選択される。以下同様にして、走査ライン５−３，…，５−ｍ対して走査パルスＳＰ３，…，ＳＰｍが順に与えられる。
【０００７】
水平駆動回路４は、示しないクロックジェネレータにより生成された水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる互いに逆相の水平クロックＨｃｌｋを受けてサンプリングパルスを生成し、入力される画像データＲ（赤）、Ｇ（緑）、Ｂ（青）を、生成したサンプリングパルスに応答して順次サンプリングして、各画素回路２ＰＸＬに書き込むベきデータ信号として各信号ライン６−１〜６−ｎに供給する。
【０００８】
上述した液晶表示装置１において、画素回路２ＰＸＬのＴＦＴ２１は、非晶質シリコン（ａ−Ｓｉ）または多結晶シリコンのような半導体薄膜のトランジスタにより形成される。
そして、水平駆動回路３および垂直駆動回路４については、種々の回路構成が提案されている（たとえば、特許文献１、特許文献２参照）。
【０００９】
なお、水平駆動回路３および垂直駆動回路４を形成する場合に、ａ−Ｓｉ系によるものか多結晶シリコン系によるものかによって、構成、並びに、駆動用の各種信号および映像信号の供給形態が異なる。
以下に、ａ−Ｓｉ系液晶表示装置およびＰｏｌｙ−Ｓｉ系液晶表示装置の基本的な構成について説明する。
【００１０】
図２は、ａ−Ｓｉ系液晶表示装置１Ａの構成例を示すブロック図である。
【００１１】
このａ−Ｓｉ系液晶表示装置１Ａは、図２に示すように、図１の有効画素部２を含む液晶パネル部２Ａと、液晶パネル部２Ａの図中左縁部に、たとえばＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｉｃ Ｂｏｎｄｉｎｇ）ＩＣ方式によるゲートドライバ３−１〜３−２を並列に配置した垂直駆動回路３Ａと、液晶パネル部２Ａの図中下縁部に、たとえばＴＡＢＩＣ方式によるソースドライバ４−１〜４−６を並列に配置した水平駆動回路４Ａと、外部から与えられる垂直スタート信号ＶＳＴ、垂直クロックＶｃｌｋ、イネーブル信号ＥＮＡＢ、電源電圧ＶＶＤＤをゲートドライバ３−１，３−２に供給するための垂直インタフェース回路８と、外部から与えられる水平スタート信号ＨＳＴ、水平クロックＨｃｌｋ、画像データＲ，Ｇ，Ｂ、基準電圧Ｖｒｅｆ、電源電圧ＨＶＤＤ、コモン電圧ＶＣＯＭ、出力イネーブル信号ＯＵＴＥＮＡＢをソースドライバ４−１〜４−６に供給するための水平インタフェース回路９を有する。
【００１２】
ａ−Ｓｉ系液晶表示装置１Ａは、ＴＦＴがＰｏｌｙ−ＳｉのＴＦＴに比べて、電子移動度が１００倍以上の低い値を持っているため、高速転送が可能であり、１ライン毎にデータを保持することができることから、供給されるクロック、データを分周することなくシリアル転送を行っている。
したがって、インタフェース回路８，９は、基本的には分周回路やシリアル−パラレル変換等のための回路が不要で、配線を主とした基板として形成されている。
【００１３】
図３は、Ｐｏｌｙ−Ｓｉ系液晶表示装置１Ｂの構成例を示すブロック図である。
【００１４】
このＰｏｌｙ−Ｓｉ系液晶表示装置１Ｂは、図３に示すように、図１の有効画素部２および垂直駆動回路３−１，３−２を含む液晶パネル部２Ｂと、液晶パネル部２Ｂの図中下縁部に、たとえばＴＡＢＩＣ方式によるソースドライバ４−１〜４−３を並列に配置した水平駆動回路４Ｂと、外部から与えられる垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、マスタクロックＭＣＬＫ、画像データＲ，Ｇ，Ｂを分周して、垂直駆動回路３−１，３−２のクロックや水平駆動回路４Ｂのクロックおよびデータを生成し、並列的に水平クロックおよび画像データをソースドライバ４−１〜４−３に供給するタイミングコントローラ１１を含むインタフェース回路１０を有する。
また、インタフェース回路１０は、ＤＣ−ＤＣコンバータ１２、基準電圧Ｖｒｅｆおよびコモン電圧ＶＣＯＭの発生回路１３、セレクタ信号用レベルシフタ１４を有している。
【００１５】
なお、現在、Ｐｏｌｙ−ＳｉＴＦＴによる液晶駆動回路には２種類存在している。
一つは、時分割した信号データをソースドライバにに書き込み、これを図３示すように、液晶パネル部２Ｂ内に存在するセレクタスイッチ（アナログスイッチ）１５を通して駆動するセレクタスイッチ型の駆動方式である。
もう一つは、シフトレジスタと画像信号を読み取るコンパレータ回路、そして、これをデジタルデータとして記憶するメモリ、オペアンプによるバッファ回路、これらを内蔵したソースドライバの駆動方式である。
なお、垂直駆動回路であるゲートドライバの周波数はＰｏｌｙ−ＳｉＴＦＴでまかなえる範囲であるためあえてシリコンＩＣを使う必要はなく、図３に示すように、液晶パネル部２Ｂ内に内蔵させることが可能である。
【００１６】
このように、Ｐｏｌｙ−Ｓｉ系液晶表示装置１Ｂは、上記の二つの駆動方式を適用できるにしても、水平と垂直の同期を取るための制御パルス、また、制御用のクロックを生成するシリコンＩＣ（インタフェース回路１０）が必要である。
【００１７】
【特許文献１】
特開２００１−２８２１７１号公報
【特許文献２】
特開２００２−９９２６０号公報
【００１８】
【発明が解決しようとする課題】
上述したように、透明絶縁基板上に形成する多結晶シリコンを使用した薄膜トランジスタ（ＴＦＴ）は、その電子移動度がアモルファスシリコン（ａ−Ｓｉ）に比べて１００倍以上の高い値を持っているため、液晶表示装置の駆動回路として透明絶縁基板上に形成して周辺ＩＣの取り込みを行っている。
その結果、ＩＣ実装が簡略化され、また、ＩＣを配置するＰＷＢ基板（Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）を排除できることから、コンパクト化が可能となっている。
【００１９】
ところが、多結晶シリコンＴＦＴはいまだ、単結晶シリコンで形成されたＩＣに比べて電子移動度は半分ほど遅いため、高い周波数での追従性は悪い。
そのため、これに対応するため多結晶シリコンＴＦＴの駆動回路は、ドット周波数を分周処理することにより、駆動回路に対する周波数を低く抑えている。
【００２０】
また、Ｐｏｌｙ−Ｓｉ系液晶表示装置においては、結晶シリコンを駆動回路として使用しているａ−Ｓｉの液晶表示装置と同じ画像フォーマット（ＶＧＡ、ＸＧＡ、ＳＸＧＡ、ＵＸＧＡ等）、画素数、表示サイズでの表示を可能としている。
【００２１】
このように、ａ−Ｓｉ系液晶表示装置もＰｏｌｙ−Ｓｉ系液晶表示装置も、表示としては同じものであるため、液晶表示装置のインタフェースも多結晶シリコンのものとａ−ＳｉＴＦＴのものと同じにしてグラフィックチップからの信号、画像タイミングジェネレータからの信号を共有化したいというニーズが出てきている。
これは、ひとえに液晶表示装置を組み込む製品のシステムコストを削減したり、製品を市場に出すためのシステム設計の短納期化を目的としている。
また、たとえばａ−Ｓｉ系モジュールセットに対してＰｏｌｙ−Ｓｉ系液晶パネルを適用できれば、Ｐｏｌｙ−ＳｉＴＦＴは移動度が高いことからＶＣＯＭ電圧等を低くでき、低電力化にもと寄与できる。
【００２２】
前述したように、特許文献１や特許文献２により各種駆動回路が提案されている。
【００２３】
特許文献１には、ａ−Ｓｉ系液晶表示装置に代表されるアクティブマトリックス型液晶表示装置が記載されいる。この液晶表示装置において、画像データはシリアルにＤＡＴとしてソースドライバＳＤに入力される。
この液晶表示装置は、ソースドライバがシリコンＩＣで形成できるものには対応できる。
しかしながら、多結晶のように電子移動度が遅い半導体をソースドライバと、そのシフトレジスタとして使用することには、課題が多い。特に高いドット周波数となるＶＧＡ（６４０ｘＲＧＢ ｘ４８０）以上に対しては、多結晶シリコンの回路をシリアルデータとして転送させることはできないことがわかっている。
したがって、特許文献１に記載の液晶表示装置では、ａ−Ｓｉ系液晶表示装置の入出力端子とＰｏｌｙ−Ｓｉ系液晶表示装置の入出力端子と互換性をもつことができず、表示装置の周辺回路規模を合理化でず、製品コストを下げることはできない。
【００２４】
特許文献２に記載の液晶表示装置は、パネル外部にソースＩＣをおいて、それをセレクタスイッチで信号書き込みを行う多結晶シリコンＴＦＴを使用することを前提とした表示装置である。
この場合、タイミング制御回路で多結晶シリコンのセレクタスイッチ用にデータの並び替えを行う必要がある。そのため、ａ−Ｓｉ系液晶表示装置の入出力端子と共用化はできない。また、特許文献２には、ａ−ｓｉととの共用をとる回路は示されてはいない。
【００２５】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ａ−Ｓｉ系表示装置の入出力端子とＰｏｌｙ−Ｓｉ系表示装置の入出力端子と互換性をもつことができ、周辺回路規模を合理化でき、ひいては製品コストを下げることが可能な表示装置を提供することにある。
【００２６】
【課題を解決するための手段】
上記目的を達成するため、本発明は、多結晶シリコンによるトランジスタにより形成されたスイッチング素子を通して画素データを画素セルに書き込む画素回路が少なくとも複数列のマトリクスを形成するように配置された画素部と、上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための少なくとも一つの走査ラインと、上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、上記複数の信号ラインを複数のグループに分割し、分割グループ毎に対応して、信号ラインに供給される画像データを伝搬させる複数の水平駆動回路と、上記多結晶シリコンによるトランジスタの駆動周波数より高い周波数のシリアル画像データを多結晶シリコンによるトランジスタの駆動周波数に対応した上記パラレルデータに変換し、上記複数の水平駆動回路がそれぞれ処理すべきデータを所望の水平駆動回路に並列的に供給するインタフェース回路とを有する。
【００２７】
好適には、上記走査ラインを駆動する垂直駆動回路を有し、少なくとも上記画素部、走査ライン、信号ライン、および垂直駆動回路が同一のパネル部に形成されている。
【００２８】
好適には、上記インタフェース回路は、上記多結晶シリコンによるトランジスタの駆動周波数より高い周波数の駆動制御用信号および画像データを分周する。
【００２９】
好適には、上記インタフェース回路は、シリアル画像データを所定信号レベルに応じた形態で並べ替える。
【００３０】
好適には、上記インタフェース回路に供給されるシリアル画像データおよび変換後のパラレルデータがデジタル信号であり、上記複数の水平駆動回路は、インタフェース回路によるデジタルパラレル信号を一時蓄積するメモリ手段を含む。
【００３１】
好適には、上記水平駆動回路は、多結晶シリコンに走査方法に合わせたデータの多重化を行う。
【００３２】
好適には、上記インタフェース回路は、出力するデジタル信号の周波数は入力されるデジタル信号の周波数より低い。
【００３３】
また、上記水平駆動回路の出力されるデジタル信号の多重化数は、入力されるデジタル信号の多重数より多い。
【００３４】
好適には、上記信号ラインに画像データを選択して供給するセレクタスイッチを有するセレクタスイッチ部を含み、上記セレクタスイッチ部は、上記パネル部に形成されている。
【００３５】
また、上記複数の水平駆動回路は、ＴＡＢ方式、ＣＯＧ方式、ＣＯＦ方式のうちのいずれかの方式の集積回路により形成されている。
【００３６】
また、上記画素セルは液晶セルである。
【００３７】
本発明によれば、たとえばインタフェース回路に対して外部から多結晶シリコンによるトランジスタの駆動周波数より高い周波数のシリアル画像データおよび駆動制御用信号が供給される。
インタフェース回路においては、入力されたシリアル画像データが多結晶シリコンによるトランジスタの駆動周波数に対応した上記パラレルデータに変換され、複数の対応する水平駆動回路に並列的に供給する供給される。
また、駆動制御用信号も分周されて入力周波数より低い周波数の信号として水平駆動回路や垂直駆動回路に供給される。
そして、画素部における各走査ラインが、垂直駆動回路により駆動され、各信号ラインが担当する水平駆動回路部により駆動されて、所望の画素回路に対して表示データの書き込みが行われる。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３９】
図４は、本発明に係る液晶表示装置の一実施形態を示す構成図である。
【００４０】
本液晶表示装置１００は、図４に示すように、インタフェース回路２００、水平駆動回路部３００、および液晶パネル部４００を有している。
本実施形態に係る液晶表示装置１００は、ａ−Ｓｉ系モジュールセットに対してＰｏｌｙ−Ｓｉ系液晶パネルを適用可能とするインタフェース回路２００を配置して、多結晶シリコンＴＦＴによる液晶表示装置の多機能化を実現している。
また、本実施形態では、液晶パネル部４００のマトリクス状に配列される画素数は、８００×４８０であるとして説明する。
【００４１】
インタフェース回路２００は、以下に詳述するように、画像デジタル信号を液晶パネル用のデジタル制御信号に変換し、ａ−Ｓｉ用のシリアルデジタル信号を多結晶シリコンＴＦＴ用のパラレル信号に変換する回路を含む。
【００４２】
具体的には、インタフェース回路２００は、図４に示すように、データおよびタイミング制御回路（ＤＴ／ＴＭＣＴＬ）２１０、ＤＣ−ＤＣコンバータ２２０、基準電圧およびコモン電圧発生回路（ＶＧＥＮ）２３０、およびセレクタ信号用レベルシフタ（Ｌ／Ｓ）２４０を有している。
【００４３】
データおよびタイミング制御回路２１０は、たとえば外部の画像タイミングジェネレータおよびグラフィックスチップから供給されａ−Ｓｉ用のタイミング信号およびシリアルデジタル信号、具体的には、垂直スタート信号ＶＳＴ、垂直クロックＶｃｌｋ、イネーブル信号ＥＮＡＢ、水平スタート信号ＨＳＴ、水平クロックＨｃｌｋ、シリアル画像データＲ，Ｇ，Ｂ、基準電圧Ｖｒｅｆを受けて、次の処理を行う。
【００４４】
データおよびタイミング制御回路２１０は、たとえば図５（Ａ）〜（Ｄ）に示すような、入力データＲ，Ｇ，Ｂと水平クロックＨｃｌｋを、パネル内の多結晶シリコンＴＦＴにおいても動作可能なように、図５（Ｅ）〜（Ｈ）に示すように、周波数を３倍に分周して、水平駆動回路部３００を構成するソースドライバ３００−１（ＳＤ１），３００−２（ＳＤ２），３００−３（ＳＤ３）に並列に供給する。
【００４５】
また、データおよびタイミング制御回路２１０は、図６（Ａ）に示すような、入力された水平スタート信号ＨＳＴを、図６（Ｂ）〜（Ｄ）に示すように、３倍に分周して各ソースドライバ３００−１，３００−２，３００−３に供給する。
【００４６】
また、データおよびタイミング制御回路２１０は、図７（Ａ）に示すような、入力された垂直スタート信号ＶＳＴを、図７（Ｂ），（Ｃ）に示すように、３倍に分周して液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１（ＧＤ１），４２０−２（ＧＤ２）に供給する。
【００４７】
図８は、データおよびタイミング制御回路２１０は、データコントローラ（ＤＴＣＴＬ）２１１、タイミングパルス生成回路（ＴＭＧＥＮ）２１２、ＲＡＭ２１３、パワーコントローラ（ＰＷＣＴＬ）２１４、および発振器（ＯＳＣ）２１５を有する。
このデータおよびタイミング制御回路２１０へのａ−Ｓｉ入力データの周波数はたとえば３３．２３１ＭＨｚであり、Ｐｏｌｙ−Ｓｉ用出力データの周波数は１１．０７７ＭＨｚであり、データおよびタイミング制御回路２１０において、入力データは３倍に分周される。
【００４８】
データコントローラ２１１は、たとえば信号ＨＶＲがローレベル「Ｌ」であるかハイレベル「Ｈ」であるかに応じて、ＲＡＭ２１３のアクセスしながらシリアルデータ信号Ｒ，Ｇ，Ｂを並べ替えて、ソースドライバ３００−１（ＳＤ１）にＸ〔０５：００〕、Ｘ〔１５：１０〕、Ｘ〔２５：２０〕の６ビット×３ドットとして供給し、ソースドライバ３００−２（ＳＤ２）にＹ〔０５：００〕、Ｙ〔１５：１０〕、Ｙ〔２５：２０〕の６ビット×３ドットとして供給し、ソースドライバ３００−３（ＳＤ３）にＺ〔０５：００〕、Ｚ〔１５：１０〕、Ｚ〔２５：２０〕の６ビット×３ドットとして供給する。
【００４９】
タイミングパルス生成回路２１２は、パワーコントローラ２１４により所定の駆動電力の下、たとえば外部の画像タイミングジェネレータから供給されａ−Ｓｉ用のタイミング信号、具体的には、垂直スタート信号ＶＳＴ、垂直クロックＶｃｌｋ、イネーブル信号ＥＮＡＢ、水平スタート信号ＨＳＴ、水平クロックＨｃｌｋ、基準電圧Ｖｒｅｆを受けて、分周処理を行い、水平駆動処理用のタイミングパルス信号である水平スタート信号ＨＳＴ、水平クロックＤＣＫ、出力イネーブル信号ＯＵＴＥＮＡＢ２、ＦＲＰ等を生成して各ソースドライバ３００−１，３００−２，３００−３に供給し、垂直駆動処理用のタイミングパルス信号であるイネーブル信号ＥＮＢ，ＸＥＮＢ、垂直クロックＶＣＫ，ＸＶＣＫ、垂直スタート信号ＶＳＴ，ＸＶＳＴを生成して、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１（ＧＤ１），４２０−２（ＧＤ２）に供給し、セレクト信号ＳＥＬ１，ＸＳＥＬ１、ＳＥＬ２，ＸＳＥＬ２、ＳＥＬ３、ＸＳＥＬ３を生成して、レベルシフタ２４０を介して液晶パネル部４００のセレクタスイッチ部４４０に供給する。
【００５０】
図９（Ａ）〜（Ｍ）は、信号ＨＶＲがローレベル（ＨＶＴ＝Ｌ）のときのタイミングパルス生成回路２１２が生成する各信号のタイミングチャートである。
一方、図１０（Ａ）〜（Ｍ）は、信号ＨＶＲがハイレベル（ＨＶＴ＝Ｈ）のときのタイミングパルス生成回路２１２が生成する各信号のタイミングチャートである。
両タイミングチャートにおいて、パルスに付した数字は、出力のタイミングをクロックＤＣＫのカウント数を示す。また、（＊１）は反転パルスが存在することを示す。
【００５１】
図に示すように、信号ＨＶＲがローレベル（ＨＶＴ＝Ｌ）のとき、タイミングパルス生成回路２１２は、入力データＲ（１〜８００）、Ｇ（１〜８００）、Ｂ（１〜８００）をデータＲ１，Ｇ１，Ｂ１側から所定の間隔で順番に並べる。
具体的には、データＲ１〜Ｒ２６６、Ｇ１〜Ｇ２６６、Ｂ１〜Ｂ２６６をソースドライバ３００−１（ＳＤ１）に供給し、データＲ２６７〜Ｒ５３３、Ｇ２６７〜Ｇ５３３、Ｂ２６７〜Ｂ５３３をソースドライバ３００−２（ＳＤ２）に供給し、データＲ５３４〜Ｒ８００、Ｇ５３４〜Ｇ８００、Ｂ５３４〜Ｂ８００をソースドライバ３００−３（ＳＤ３）に供給する。
【００５２】
信号ＨＶＲがローレベル（ＨＶＴ＝Ｌ）のとき、タイミングパルス生成回路２１２は、入力データＲ（１〜８００）、Ｇ（１〜８００）、Ｂ（１〜８００）をデータＲ５３６〜８００，Ｇ５３６〜８００，Ｂ５３６〜８００側から所定の間隔で順番に並べる。
具体的には、データＲ５３４〜Ｒ８００、Ｇ５３４〜Ｇ８００、Ｂ５３４〜Ｂ８００をソースドライバ３００−１（ＳＤ１）に供給し、データＲ２６７〜Ｒ５３３、Ｇ２６７〜Ｇ５３３、Ｂ２６７〜Ｂ５３３をソースドライバ３００−２（ＳＤ２）に供給し、データＲ１〜Ｒ２６６、Ｇ１〜Ｇ２６６、Ｂ１〜Ｂ２６６をソースドライバ３００−３（ＳＤ３）に供給する。
【００５３】
以上のようにデータ並び替えの機能持つデータおよびタイミング制御回路２１０は、出力するデジタル信号の周波数は入力されるデジタル信号の周波数より低く、また、出力されるデジタル信号の多重化数（チャネル数）は、入力されるデジタル信号の多重数より多い。
【００５４】
ＤＣ−ＤＣコンバータ２２０は、たとえば１５Ｖのａ−Ｓｉ用の電源電圧ＶＶＤＤ、ＨＶＤＤ、コモン電圧ＶＣＯＭを受けて、Ｐｏｌｙ−Ｓｉ用電圧、具体的には９Ｖ，５Ｖ，−３Ｖ，−６．５Ｖの各電圧を生成して基準電圧およびコモン電圧発生回路２３０、セレクタ信号用レベルシフタ２４０、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１，４２０−２、レベルシフタ４３０−１，４３０−２に供給する。
【００５５】
基準電圧およびコモン電圧発生回路２３０は、ＤＣ−ＤＣコンバータ２２０によ供給された９Ｖ，５Ｖ等に基づいてデジタルアナログコンバータ（ＤＡＣ）用の各種基準電圧Ｖｒｅｆ を生成して各ソースドライバ３００−１，３００−２，３００−３に供給し、また、振幅が９Ｖのコモン電圧ＶＣＯＭを生成し、各ソースドライバ３００−１，３００−２，３００−３を介して液晶パネル部４００に供給する。
【００５６】
セレクタ信号用レベルシフタ２４０は、データおよびタイミング制御回路２１０で生成される液晶パネル部４００のセレクタスイッチ部４４０のセレクト信号ＳＥＬ１，ＸＳＥＬ１、ＳＥＬ２，ＸＳＥＬ２、ＳＥＬ３、ＸＳＥＬ３のレベルをたとえば−３Ｖから７．３Ｖにレベルシフトして各ソースドライバ３００−１，３００−２，３００−３を介して液晶パネル部４００のセレクタスイッチ部４４０に供給する。
【００５７】
水平駆動回路部３００は、液晶パネル部４００の図中下縁部に、たとえばＴＡＢＩＣ方式による３つのソースドライバソースドライバ３００−１，３００−２，３００−３に並列に配置して構成されている。
各ソースドライバ３００−１，３００−２，３００−３は、液晶パネル部４００の割り当てられた複数本の信号ラインにデータおよびタイミング制御回路２１０によるパラレルデジタルデータＲ，Ｇ，Ｂを担当する信号ライン数分メモリにラッチし、ラッチデータをデジタル信号からアナログ信号に変換し、液晶パネル部４００のセレクタスイッチ部４４０に出力する。
【００５８】
図１１は、本実施形態に係る水平駆動回路としてのソースドライバの構成例を示すブロック図である。
【００５９】
このソースドライバ３００（−１〜−３）は、図１１に示すように、６４ビットシフトレジスタ（Ｓ／Ｒ）３０１、データ制御部（ＤＣ）３０２、データレジスタ（ＤＴＲＥＧ）３０３、データラッチ（ＤＴＬＴＣ）３０４、デジタル−アナログコンバータ（ＤＡＣ）３０５、出力バッファ（ＯＴＢＵＦ）３０６、およびバイアス回路３０７を有する。
【００６０】
シフトレジスタ３０１は、インタフェース回路２００のデータおよびタイミング制御回路２１０によるたとえば水平スタート信号ＨＳＴがシフトさせながら、データレジスタ３０３に供給する。
【００６１】
データ制御部３０２は、水平スタート信号ＨＳＴに同期してデータおよびタイミング制御回路２１０による６ビットずつのパラレルデジタル信号Ｄ００−Ｄ０５（Ｘ００−Ｘ０５，Ｙ００−Ｙ０５，Ｚ００−Ｚ０５）、Ｄ１０−Ｄ１５（Ｘ１０−Ｘ１５，Ｙ１０−Ｙ１５，Ｚ１０−Ｚ１５）、およびＤ２０−Ｄ２５（Ｘ２０−Ｘ２５，Ｙ２０−Ｙ２５，Ｚ２０−Ｚ２５）を１８ビットのデータとしてデータレジスタ３０３に順次に供給する。
【００６２】
データレジスタ３０３は、シフトレジスタ３０１による水平スタート信号ＨＳＴに同期し、かつデータ極性信号ＤＡＴＰＯＬに基づいて、データ制御部３０２によるデータを保持し、データラッチ３０４に出力する。
【００６３】
データラッチ３０４は、データおよびタイミング制御回路２１０によるクロックＤＣＫに同期してデータレジスタ３０３によるデータを並列的にラッチし、ラッチデータがＤＡＣ３０５に出力する。
【００６４】
ＤＡＣ３０５は、インタフェース回路２００の基準電圧およびコモン電圧発生回路２３０で生成されたＰＯｌｙ−Ｓｉ用基準電圧Ｖｒｅｆおよび極性決定信号ＰＯＬに基づいてデータラッチ３０４によるデジタルデータをアナログデータに変換し、出力バッファ３０６に出力する。
【００６５】
出力バッファ３０６は、担当する信号ライン数分のＤＡＣ３０５によるアナログデータを、出力イネーブル信号ＯＵＴＥＮＡＢ２に同期して並列的に液晶パネル部４００のセレクタスイッチ部４４０に対して出力する。
【００６６】
液晶パネル部４００は、有効画素部４１０、垂直駆動回路としてのゲートドライバ４２０−１，４２０−２、レベルシフタ（Ｌ／Ｓ）４３０−１，４３０−２、およびセレクタスイッチ部４４０を有する。
液晶パネル部４００は、半導体薄膜を透明絶縁基板上に低温多結晶シリコンにより形成されている。
【００６７】
図１２は、図４の液晶パネル部４００の要部構成を示す回路図である。
なお、図１２においては、図面の簡単化のため画素回路は３行４列、ゲートドライバは一つ、セレクタスイッチは一部のみを示している。
【００６８】
有効画素部４１０は、複数の画素回路ＰＸＬＣが、ｍ行ｎ列のマトリクス状に配列されている。本実施形態の場合には、８００×４８０個の画素回路が配列されている。
各画素回路ＰＸＣＬは、スイッチング素子としてＴＦＴ（薄膜トランジスタ；ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）４１１と、ＴＦＴ４１１のドレイン電極（またはソース電極）に画素電極が接続れた液晶セルＬＣ４１１と、ＴＦＴ４１１のドレイン電極に一方の電極が接続された保持容量Ｃｓ４１１により構成されている。
これら画素回路ＰＸＬＣの各々に対して、走査ライン４１２−１〜４１２−ｍが各行ごとにその画素配列方向に沿って配線され信号ライン４１３−１〜４１３−ｎが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路ＰＸＬＣのＴＦＴ４１１のゲート電極は、各行単位で同一の走査ライン４１２−１〜４１２−ｍにそれぞれ接続されている。また、各画素回路ＰＸＬＣのソース電極（または、ドレイン電極）は、各列単位で同一の信号ライン４１３−１〜４１３−ｎに各々接続されている。
そして、各画素回路ＰＸＬＣの液晶セルＬＣ２１の対向電極および保持容量Ｃｓ１０１の他方の電極は、１水平走査期間（１Ｈ）毎に極性が反転するコモン電圧ＶＣＯＭの供給ライン４１４に接続されている。
【００６９】
各走査ライン４１２−１〜４１２−ｍは、垂直駆動回路４２０としてのゲートドライバ４２０−１，４２０−２により駆動され、各信号ライン４１３−１〜４１３−ｎはセレクタスイッチ部４４０を介して水平駆動回路部１０３のソースドライバ３００−１，３００−２，３００−３により駆動される。
【００７０】
図１３は、液晶パネル部４００の垂直駆動回路を構成するゲートドライバ４２０の構成例を示す回路図である。
なお、図１３においては、奇数行目（たとえば第１行目）の走査ライン４１２−１および次段の偶数行目（たとえば第２行目）の走査ライン４１２−２を駆動する回路を例に示している。
【００７１】
この垂直駆動回路３は、図１３に示すように、レベルシフタ付シフトレジスタ（Ｓ／Ｒ）４２１，４２２、サンプリングラッチ（ＥｎｂＳＭＬ）４２３，４２４、および負電源レベルシフタ（ＮＰＬＳＦＴ）４２５，４２６を有している。
【００７２】
図１４（Ａ）〜（Ｆ）は、図１４の回路のタイミングチャートである。図１４（Ａ）は各画素ＰＸＬの保持容量Ｃｓ４１１の他方の電極に供給される１水平走査期間（１Ｈ）毎に極性が反転するコモン電圧ＶＣＯＭ、図１４（Ｂ）は垂直走査の基準となる垂直クロックＶＣＫ、図１４（Ｃ）はシフトレジスタ４２１の出力信号Ｓ４２１、図１４（Ｄ）はシフトレジスタ４２２の出力信号Ｓ４２２、図１４（Ｅ）は負電源レベルシフタ４２５の出力信号Ｓ４２５、および図１４（Ｆ）は負電源レベルシフタ４２６の出力信号Ｓ４２６をそれぞれ示している。
【００７３】
シフトレジスタ４２１，４２２には、インタフェース回路２００のデータおよびタイミング制御回路２１０により生成された垂直走査の開始を指令する垂直スタートパルスＶＳＴ（ＸＶＳＴ）、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＸＶＣＫが供給される。
たとえば垂直クロックＶＣＫは０−３．３Ｖの振幅のクロックとしてシフトレジスタ４２１，４２２に供給されるが、シフトレジスタ４２１，４２２では、たとえば３．３Ｖから７．３Ｖへのレベルシフト動作が行われる。
すなわち、シフトレジスタ４２１，４２２は、液晶パネル部４００のレベルシフタ（Ｌ／Ｓ）４３０−１，４３０−２の機能もあわせ持つ。
【００７４】
また、サンプリングラッチ４２３，４２４では、インタフェース回路２００のデータおよびタイミング制御回路２１０により生成された図１３中に示すような共通のイネーブル信号ＥＮＢ／ＸＥＮＢを受けてシフトレジスタ４２１，４２２の出力信号Ｓ４２１，Ｓ４２２をそれぞれサンプリングされてラッチされる。ここで、隣接する走査ラインのオン、オフされる期間がオーバラップしないように、前段（奇数段）の駆動信号の立ち下がりタイミングと後段（偶数段）の駆動信号の立ち上がりのタイミングの間に所定の間隔をおく。
そして、負電源レベルシフタ４２５，４２６には、それぞれ走査ライン４１２−１，４１２−２の一端側が接続されており、サンプリングラッチ４２３，４２４のラッチ信号を受けてたとえば７．３Ｖ程度の走査パルスとしての駆動信号Ｓ４２５，Ｓ４２６が走査ライン４１２−１，４１２−２に順次に印加される。
また、負電源レベルシフタ４２５，４２６は、０Ｖを−４．８Ｖのレベルシフトした駆動信号Ｓ４２５，Ｓ４２６走査ライン４１２−１，４１２−２に供給し、非選択時の画素回路ＰＸＬＣのＴＦＴ４１１を確実にオフさせる。
図１４（Ａ）〜（Ｆ）に示すように、コモン電圧ＶＣＯＭがハイレベルをとる水平走査期間には、奇数行目の走査ライン４１２−１が駆動され、コモン電圧ＶＣＯＭがローレベルをとる次の水平走査期間に、偶数行目の走査ライン４１２−２が駆動される。
このように、１水平走査期間毎に、第１行目の走査ライン４１２−１から第ｎ行目の走査ライン４１２−ｎにかけて順次に駆動されていく。
【００７５】
セレクタスイッチ部４４０は、たとえば低温ポリシリコンを用いた液晶表示装置における水平駆動回路の一部として液晶パネル部４００に設けられている。
セレクタスイッチ部４４０は、図１５に示すように、セレクタスイッチ４４１−Ｒ，４４１−Ｇ，４４１−Ｂ、・・・、４４４−Ｒ，４４４−Ｇ，４４４−Ｂ、・・・、（４４ｎ−Ｒ，４４ｎ−Ｇ，４４ｎ−Ｂ）を有し、セレクタスイッチにより画素回路ＰＸＬＣに書き込むベきデータ信号ＳＤＴ１〜ＳＤＴ４，・・を選択して各信号ライン４１３−１〜４１３−ｎに供給して、映像を描かせる。
液晶表示装置において、色の３原色であるＲ（赤）データ、Ｇ（緑）データ、およびＢ（青）データを各信号ラインに順次に供給し、具体的には、まずＲデータを各信号ライン４１３−１〜４１３−ｎに供給し、次に、Ｇデータを各信号ライン４１３−１〜４１３−ｎに供給し、最後にＢデータを各信号ライン４１３−１〜４１３−ｎに供給して、各画素回路ＰＸＬＣに書き込み映像を描く。
したがって、各信号ライン４１３−１〜４１３−ｎに対しては、それぞれ３つのセレクタスイッチが接続される。
図１５は、Ｒ対応のセレクタスイッチ４４１−Ｒ〜４４４−Ｒのみをオンされている状態を示している。Ｒデータの書き込みが終了すると、Ｇ対応のセレクタスイッチ４４１−Ｇ〜４４４−ＧのみをオンさせてＧデータを書き込む。Ｇデータの書き込みが終了すると、Ｂ対応のセレクタスイッチ４４１−Ｂ〜４４４−ＢにみをオンさせてＢデータを書き込む。
【００７６】
セレクタスイッチ部４４０の各セレクタスイッチ４４１−Ｒ，４４１−Ｇ，４４１−Ｂ、・・・、４４４−Ｒ，４４４−Ｇ，４４４−Ｂ、・・・、（４４ｎ−Ｒ，４４ｎ−Ｇ，４４ｎ−Ｂ）は、図１６に示すように、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタとｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタのソース・ドレイン同士を接続した転送ゲートＴＭＧ−Ｒ，ＴＭＧ−Ｇ，ＴＭＧ−Ｂにより構成される。
各転送ゲートは相補的レベルをとるセレクト信号ＳＥＬ１，ＸＳＥＬ１、ＳＥＬ２，ＸＳＥＬ２、ＳＥＬ３，ＸＳＥＬ３によりそれぞれ導通制御される。
具体的には、Ｒデータ用セレクタスイッチ４４１−Ｒ〜４４４−Ｒを構成する転送ゲートＴＭＧ−Ｒはセレクト信号ＳＥＬ１，ＸＳＥＬ１により導通制御される。Ｇデータ用セレクタスイッチ４４１−Ｇ〜４４４−Ｇを構成する転送ゲートＴＭＧ−Ｇはセレクト信号ＳＥＬ２，ＸＳＥＬ２により導通制御される。Ｂデータ用セレクタスイッチ４４１−Ｂ〜４４４−Ｂを構成する転送ゲートＴＭＧ−Ｂはセレクト信号ＳＥＬ３，ＸＳＥＬ３により導通制御される。
【００７７】
図１７は、セレクタスイッチ部４４０の転送ゲートＴＧＭ（−Ｒ）の駆動回路の構成例を示す図である。
この転送ゲート駆動回路４５０は、インタフェース回路２００のデータおよびタイミング制御回路２１０によるセレクト信号ＳＥＬ，ＸＳＥＬのレベルを−２．７Ｖから７．３Ｖにレベルシフトするレベルシフタ４５１（図４のレベルシフタ２４０に相当）と、たとえばＣＭＯＳインバータを２個直列に接続したバッファ４５２，４５３により構成される。
【００７８】
次に、上記構成による動作を説明する。
【００７９】
データおよびタイミング制御回路２１０は、たとえば外部の画像タイミングジェネレータおよびグラフィックスチップからａ−Ｓｉ用のタイミング信号およびシリアルデジタル信号がインタフェース回路２００のデータおよびタイミング制御回路２１０に供給される。
【００８０】
データおよびタイミング制御回路２１０のタイミングパルス生成回路２１２において、外部の画像タイミングジェネレータから供給されａ−Ｓｉ用のタイミング信号、具体的には、垂直スタート信号ＶＳＴ、垂直クロックＶｃｌｋ、イネーブル信号ＥＮＡＢ、水平スタート信号ＨＳＴ、水平クロックＨｃｌｋ、基準電圧Ｖｒｅｆを受けて、分周処理が行われ、水平駆動処理用のタイミングパルス信号である水平スタート信号ＨＳＴ、水平クロックＤＣＫ、出力イネーブル信号ＯＵＴＥＮＡＢ２、ＦＲＰ等が生成して各ソースドライバ３００−１，３００−２，３００−３に供給される。
同様に、垂直駆動処理用のタイミングパルス信号であるイネーブル信号ＥＮＢ，ＸＥＮＢ、垂直クロックＶＣＫ，ＸＶＣＫ、垂直スタート信号ＶＳＴ，ＸＶＳＴが生成されて、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１（ＧＤ１），４２０−２（ＧＤ２）に供給される。
また、セレクト信号ＳＥＬ１，ＸＳＥＬ１、ＳＥＬ２，ＸＳＥＬ２、ＳＥＬ３、ＸＳＥＬ３が生成されて、レベルシフタ２４０を介して液晶パネル部４００のセレクタスイッチ部４４０に供給される。
【００８１】
たとえばデータおよびタイミング制御回路２１０においては、入力データＲ，Ｇ，Ｂと水平クロックＨｃｌｋが、パネル内の多結晶シリコンＴＦＴにおいても動作可能なように、周波数が３倍に分周されて、水平駆動回路部３００を構成するソースドライバ３００−１（ＳＤ１），３００−２（ＳＤ２），３００−３（ＳＤ３）に並列に供給される。
また、データおよびタイミング制御回路２１０においては、入力された水平スタート信号ＨＳＴが、３倍に分周されて各ソースドライバ３００−１，３００−２，３００−３に供給される。
また、データおよびタイミング制御回路２１０においては入力された垂直スタート信号ＶＳＴが、３倍に分周されて液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１（ＧＤ１），４２０−２（ＧＤ２）に供給される。
【００８２】
また、データおよびタイミング制御回路２１０のデータコントローラ２１１において、たとえば信号ＨＶＲがローレベル「Ｌ」であるかハイレベル「Ｈ」であるかに応じて、ＲＡＭ２１３のアクセスしながらシリアルデータ信号Ｒ，Ｇ，Ｂが並べ替えられる。
そして、並べ替えデータＸ〔０５：００〕、Ｘ〔１５：１０〕、Ｘ〔２５：２０〕がソースドライバ３００−１（ＳＤ１）に供給され、並べ替えデータＹ〔０５：００〕、Ｙ〔１５：１０〕、Ｙ〔２５：２０〕がソースドライバ３００−２（ＳＤ２）に供給され、並べ替えデータＺ〔０５：００〕、Ｚ〔１５：１０〕、Ｚ〔２５：２０〕がソースドライバ３００−３（ＳＤ３）に供給される。
【００８３】
また、インタフェース回路２００においては、たとえば１５Ｖのａ−Ｓｉ用の電源電圧ＶＶＤＤ、ＨＶＤＤ、コモン電圧ＶＣＯＭを受けて、Ｐｏｌｙ−Ｓｉ用電圧９Ｖ，５Ｖ，−３Ｖ，−６．５Ｖの各電圧が生成されて、基準電圧およびコモン電圧発生回路２３０、セレクタ信号用レベルシフタ２４０、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１，４２０−２、レベルシフタ４３０−１，４３０−２に供給される。
【００８４】
また、基準電圧およびコモン電圧発生回路２３０において、ＤＣ−ＤＣコンバータ２２０によ供給された９Ｖ，５Ｖ等に基づいてデジタルアナログコンバータ（ＤＡＣ）用の各種基準電圧Ｖｒｅｆ が生成されて各ソースドライバ３００−１，３００−２，３００−３に供給される。
また、基準電圧およびコモン電圧発生回路２３０において、振幅が９Ｖのコモン電圧ＶＣＯＭが生成され、各ソースドライバ３００−１，３００−２，３００−３を介して液晶パネル部４００に供給される。
【００８５】
さらに、セレクタ信号用レベルシフタ２４０においては、データおよびタイミング制御回路２１０で生成される液晶パネル部４００のセレクタスイッチ部４４０のセレクト信号ＳＥＬ１，ＸＳＥＬ１、ＳＥＬ２，ＸＳＥＬ２、ＳＥＬ３、ＸＳＥＬ３のレベルがたとえば−３Ｖから７．３Ｖにレベルシフトされ、各ソースドライバ３００−１，３００−２，３００−３を介して液晶パネル部４００のセレクタスイッチ部４４０に供給される。
【００８６】
各ソースドライバ３００−１，３００−２，３００３においては、インタフェース回路２００のデータおよびタイミング制御回路２１０によるたとえば水平スタート信号ＨＳＴがシフトレジスタでシフトされながら、データレジスタ３０３に供給される。
これと並行して、データ制御部３０２において、水平スタート信号ＨＳＴに同期してデータおよびタイミング制御回路２１０による６ビットずつのパラレルデジタル信号Ｄ００−Ｄ０５（Ｘ００−Ｘ０５，Ｙ００−Ｙ０５，Ｚ００−Ｚ０５）、Ｄ１０−Ｄ１５（Ｘ１０−Ｘ１５，Ｙ１０−Ｙ１５，Ｚ１０−Ｚ１５）、およびＤ２０−Ｄ２５（Ｘ２０−Ｘ２５，Ｙ２０−Ｙ２５，Ｚ２０−Ｚ２５）が１８ビットのデータとしてデータレジスタ３０３に順次に供給される。
データレジスタ３０３では、シフトレジスタ３０１による水平スタート信号ＨＳＴに同期し、かつデータ極性信号ＤＡＴＰＯＬに基づいて、データ制御部３０２によるデータが保持されてデータラッチ３０４に出力される。
データラッチ３０４においては、データおよびタイミング制御回路２１０によるクロックＤＣＫに同期してデータレジスタ３０３によるデータを並列的にラッチされ、ラッチデータがＤＡＣ３０５に出力される。
ＤＡＣ３０５においては、インタフェース回路２００の基準電圧およびコモン電圧発生回路２３０で生成されたＰＯｌｙ−Ｓｉ用基準電圧Ｖｒｅｆおよび極性決定信号ＰＯＬに基づいてデジタルデータがアナログデータに変換され、出力バッファ３０６に出力される。
そして、出力バッファ３０６から担当する信号ライン数分のデータが、出力イネーブル信号ＯＵＴＥＮＡＢ２に同期して並列的に液晶パネル部４００のセレクタスイッチ部４４０に対して出力される。
【００８７】
そして、有効画素部４１０における各走査ライン４１２−１〜４１２−ｍが、垂直駆動回路としてのゲートドライバ４２０−１，４２０−２により駆動され、各信号ライン４１３−１〜４１３−ｎがセレクタスイッチ部４４０を介して水平駆動回路部１０３のソースドライバ３００−１，３００−２，３００−３により駆動されて、所望の画素回路ＰＸＬＣに対して表示データの書き込みが行われる。
【００８８】
以上説明したように、本実施形態によれば、信号ＨＶＲがローレベル「Ｌ」であるかハイレベル「Ｈ」であるかに応じて、シリアルデータ信号Ｒ，Ｇ，Ｂを並べ替えて、ソースドライバ３００−１（ＳＤ１）にＸ〔０５：００〕、Ｘ〔１５：１０〕、Ｘ〔２５：２０〕として供給し、ソースドライバ３００−２（ＳＤ２）にＹ〔０５：００〕、Ｙ〔１５：１０〕、Ｙ〔２５：２０〕として供給し、ソースドライバ３００−３（ＳＤ３）にＺ〔０５：００〕、Ｚ〔１５：１０〕、Ｚ〔２５：２０〕として供給し、また、各種タイミング信号を分周して各ソースドライバ３００−１，３００−２，３００−３、液晶パネル部４００の垂直駆動回路としてのゲートドライバ４２０−１（ＧＤ１），４２０−２（ＧＤ２）に供給するインタフェース回路２００を設けたので、以下の効果を得ることができる。
【００８９】
すなわち、液晶表示装置におけるアモルファスシリコン（ａ−Ｓｉ）の表示装置の入出力端子がポリシリコンによる表示装置の入出力端子と互換性をもつことができ、表示装置の周辺回路規模が合理化できるため、製品コストを下げることができる。
また、ポリシリコン専用の周辺回路システムが不要となり、液晶表示装置の周辺回路の設計時間を短縮することができる。
また、駆動回路を液晶表示装置に内蔵できるポリシリコン表示装置は、ａ−Ｓｉの表示装置の外部駆動回路分だけ 表示装置のサイズを小さくすることができ、コンパクト化可能となる利点がある。
【００９０】
なお、本実施形態においては、水平駆動回路３００としてのソースドライバ３００−１，３００−２，３００−３をＴＡＢＩＣ方式により構成した場合を例に説明したが、たとえば、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）によるＩＣ、もしくは、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｌｅｘｉｂｌｅ ｃａｂｌｅ）によるＩＣにより構成することも可能である。
【００９１】
また、上記実施形態では、ディジタル映像信号を入力とし、これをラッチした後アナログ映像信号に変換し、このアナログ映像信号をサンプリングして点順次にて各画素を駆動するディジタルインターフェース駆動回路を搭載した液晶表示装置に適用した場合について説明したが、アナログ映像信号を入力とし、これをサンプリングして点順次にて各画素を駆動するアナログインターフェース駆動回路を搭載した液晶表示装置にも、同様に適用可能である。
【００９２】
点順次駆動方式としては、周知の１Ｈ反転駆動方式やドット反転駆動方式の外に、映像信号を書き込んだ後の画素配列において、画素の極性が隣り合う左右の画素で同極性となり、かつ上下の画素で逆極性となるように、隣り合う画素列間で奇数行離れた２行、たとえば上下の２行の画素に互いに逆極性の映像信号を同時に書き込むいわゆるドットライン反転駆動方式などがある。
【００９３】
【発明の効果】
以上説明したように、本発明によれば、液晶表示装置におけるアモルファスシリコン（ａ−Ｓｉ）の表示装置の入出力端子がポリシリコンによる表示装置の入出力端子と互換性をもつことができ、表示装置の周辺回路規模が合理化できるため、製品コストを下げることができる。
また、ポリシリコン専用の周辺回路システムが不要となり、液晶表示装置の周辺回路の設計時間を短縮することができる。
また、駆動回路を液晶表示装置に内蔵できるポリシリコン表示装置は、ａ−Ｓｉの表示装置の外部駆動回路分だけ 表示装置のサイズを小さくすることができ、コンパクト化可能となる利点がある。
【図面の簡単な説明】
【図１】一般的な液晶表示装置の構成例を示すブロック図である。
【図２】ａ−Ｓｉ系液晶表示装置の構成例を示すブロック図である。
【図３】Ｐｏｌｙ−Ｓｉ系液晶表示装置の構成例を示すブロック図である。
【図４】本発明に係る液晶表示装置の一実施形態を示す構成図である。
【図５】本実施形態に係るインタフェース回路におけるデータおよびタイミング制御回路の入力データに対する分周処理を説明するためのタイミングチャートである。
【図６】本実施形態に係るインタフェース回路におけるデータおよびタイミング制御回路の水平スタート信号ＨＳＴに対する分周処理を説明するためのタイミングチャートである。
【図７】本実施形態に係るインタフェース回路におけるデータおよびタイミング制御回路の垂直スタート信号ＶＳＴに対する分周処理を説明するためのタイミングチャートである。
【図８】本実施形態に係るインタフェース回路におけるデータおよびタイミング制御回路の構成例を示すブロック図である。
【図９】信号ＨＶＲがローレベル（ＨＶＴ＝Ｌ）のときのタイミングパルス生成回路が生成する各信号のタイミングチャートである。
【図１０】信号ＨＶＲがハイレベル（ＨＶＴ＝Ｈ）のときのタイミングパルス生成回路が生成する各信号のタイミングチャートである。
【図１１】本実施形態に係る水平駆動回路としてのソースドライバの構成例を示すブロック図である。
【図１２】図４の液晶パネル部の要部構成を示す回路図である。
【図１３】本実施形態に係る垂直駆動回路の構成例を示す回路図である。
【図１４】図１３の回路の要部のタイミングチャートである。
【図１５】セレクタスイッチ部の構成の概要を示す図である。
【図１６】セレクタスイッチ部の具体的な構成例を示す回路図である。
【図１７】セレクタスイッチ部の転送ゲートの駆動回路の構成例を示す図である。
【符号の説明】
１００…液晶表示装置、２００…インタフェース回路、２１０…データおよびタイミング制御回路、２２０…ＤＣ−ＤＣコンバータ、２３０…基準電圧およびコモン電圧発生回路、２４０…セレクタ信号用レベルシフタ、３００…水平駆動回路部、３００−１，３００−２，３００−３…ソースドライバ、３０１…６４ビットシフトレジスタ（Ｓ／Ｒ）、３０２…データ制御部（ＤＣ）、３０３…データレジスタ（ＤＴＲＥＧ）、３０４…データラッチ（ＤＴＬＴＣ）、３０５…デジタル−アナログコンバータ（ＤＡＣ）、３０６…出力バッファ（ＯＴＢＵＦ）、３０７…バイアス回路、４００…液晶パネル部、４１０…有効画素部、ＰＸＬＣ…画素回路、ＴＦＴ４１１…スイッチング素子、ＬＣ４１１…液晶セル、Ｃｓ４１１…保持容量、４１２−１〜４１２−ｍ…走査ライン、４１３−１〜４１３−ｎ…信号ライン、４２０…垂直駆動回路、４２０−１，４２０−２…ゲートドライバ、４３０−１，４３０−２…レベルシフタ（Ｌ／Ｓ）、４４０…セレクタスイッチ部。
Claims (11)
- 多結晶シリコンによるトランジスタにより形成されたスイッチング素子を通して画素データを画素セルに書き込む画素回路が少なくとも複数列のマトリクスを形成するように配置された画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための少なくとも一つの走査ラインと、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
上記複数の信号ラインを複数のグループに分割し、分割グループ毎に対応して、信号ラインに供給される画像データを伝搬させる複数の水平駆動回路と、
上記多結晶シリコンによるトランジスタの駆動周波数より高い周波数のシリアル画像データを多結晶シリコンによるトランジスタの駆動周波数に対応した上記パラレルデータに変換し、上記複数の水平駆動回路がそれぞれ処理すべきデータを所望の水平駆動回路に並列的に供給するインタフェース回路と
を有する表示装置。 - 上記走査ラインを駆動する垂直駆動回路を有し、
少なくとも上記画素部、走査ライン、信号ライン、および垂直駆動回路が同一のパネル部に形成されている
請求項１記載の表示装置。 - 上記インタフェース回路は、上記多結晶シリコンによるトランジスタの駆動周波数より高い周波数の駆動制御用信号および画像データを分周する
請求項１記載の表示装置。 - 上記インタフェース回路は、シリアル画像データを所定信号レベルに応じた形態で並べ替える
請求項１記載の表示装置。 - 上記インタフェース回路に供給されるシリアル画像データおよび変換後のパラレルデータがデジタル信号であり、
上記複数の水平駆動回路は、インタフェース回路によるデジタルパラレル信号を一時蓄積するメモリ手段を含む
請求項１記載の表示装置。 - 上記水平駆動回路は、多結晶シリコンに走査方法に合わせたデータの多重化を行う
請求項５記載の表示装置。 - 上記インタフェース回路は、出力するデジタル信号の周波数は入力されるデジタル信号の周波数より低い
請求項５記載の表示装置。 - 上記水平駆動回路の出力されるデジタル信号の多重化数は、入力されるデジタル信号の多重数より多い
請求項６記載の表示装置。 - 上記信号ラインに画像データを選択して供給するセレクタスイッチを有するセレクタスイッチ部を含み、
上記セレクタスイッチ部は、上記パネル部に形成されている
請求項２記載の表示装置。 - 上記複数の水平駆動回路は、ＴＡＢ方式、ＣＯＧ方式、ＣＯＦ方式のうちのいずれかの方式の集積回路により形成されている
請求項２記載の表示装置。 - 上記画素セルは液晶セルである
請求項１記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075153A JP2004280023A (ja) | 2003-03-19 | 2003-03-19 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075153A JP2004280023A (ja) | 2003-03-19 | 2003-03-19 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004280023A true JP2004280023A (ja) | 2004-10-07 |
Family
ID=33290531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003075153A Pending JP2004280023A (ja) | 2003-03-19 | 2003-03-19 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004280023A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004341251A (ja) * | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 表示制御回路及び表示駆動回路 |
| KR101157955B1 (ko) * | 2005-06-20 | 2012-06-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
-
2003
- 2003-03-19 JP JP2003075153A patent/JP2004280023A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004341251A (ja) * | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 表示制御回路及び表示駆動回路 |
| KR101157955B1 (ko) * | 2005-06-20 | 2012-06-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4263445B2 (ja) | オンガラスシングルチップ液晶表示装置 | |
| US7911434B2 (en) | Level converter circuit, display device and portable terminal device | |
| JP3659246B2 (ja) | 駆動回路、電気光学装置及び駆動方法 | |
| US20060193002A1 (en) | Drive circuit chip and display device | |
| JP5049400B2 (ja) | オンガラスシングルチップ液晶表示装置 | |
| US20080117235A1 (en) | Source driver, electro-optical device, and electronic instrument | |
| JP3659247B2 (ja) | 駆動回路、電気光学装置及び駆動方法 | |
| US7375709B2 (en) | Display driver and electro-optical device | |
| US7034276B2 (en) | Driver circuit, electro-optical device, and drive method | |
| US7375716B2 (en) | Display driver and electro-optical device | |
| JP2004252092A (ja) | 表示装置およびその駆動方法 | |
| KR100953786B1 (ko) | 데이터 처리 회로, 표시 장치 및 휴대 단말기 | |
| US6795051B2 (en) | Driving circuit of liquid crystal display and liquid crystal display driven by the same circuit | |
| US7002563B2 (en) | Driving method for flat-panel display device | |
| US20090273593A1 (en) | Display Device and Electronic Device | |
| KR101396937B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US6633284B1 (en) | Flat display device | |
| JP4110839B2 (ja) | 表示装置および携帯端末 | |
| JP3675113B2 (ja) | 表示装置 | |
| KR100472363B1 (ko) | 양면표시 액정표시장치 | |
| JP2004280023A (ja) | 表示装置 | |
| JP2004226435A (ja) | 表示装置および携帯端末 | |
| KR20030095424A (ko) | 액정패널, 그를 이용한 액정표시장치, 그리고 그액정표시장치의 구동 방법 | |
| KR20070113567A (ko) | 컬럼-게이트 구동부를 구비한 액정 표시장치 및 그 구동방법 | |
| JP2007256984A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |