TWI251924B - A process applied to semiconductor - Google Patents

A process applied to semiconductor Download PDF

Info

Publication number
TWI251924B
TWI251924B TW093141194A TW93141194A TWI251924B TW I251924 B TWI251924 B TW I251924B TW 093141194 A TW093141194 A TW 093141194A TW 93141194 A TW93141194 A TW 93141194A TW I251924 B TWI251924 B TW I251924B
Authority
TW
Taiwan
Prior art keywords
electrical connection
semiconductor
die
connection surface
light
Prior art date
Application number
TW093141194A
Other languages
English (en)
Other versions
TW200623384A (en
Inventor
Han-Lung Tsai
Ru-Sheng Liou
Cheng-Hsu Hsiao
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to TW093141194A priority Critical patent/TWI251924B/zh
Priority to US11/319,110 priority patent/US20060137420A1/en
Application granted granted Critical
Publication of TWI251924B publication Critical patent/TWI251924B/zh
Publication of TW200623384A publication Critical patent/TW200623384A/zh
Priority to US12/104,947 priority patent/US7713846B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

1251924 五、發明說明（1) 【發明所屬之技術領域] 本案係有關半導體研磨、切判的制 、 研磨、切割以及後續的半導# =，尤其是有關半導體 封裝之製程，更尤其是有關曰+導體堆疊專 &巧關日日ϋ研磨、切判 曰 附貼於載具、所得晶粒堆最辈扭姑 刀。〗Μ及所侍日日粒 子異豐4封裝之製程。 【先前技術】 元件之輕薄短小化，乃積體雷敗主 具肢电塔平導體相關業界之趨勢， 例如美國專利5，7 9 3，1 〇 8所福霞各 Φ . ^ ^ β ^ Β ΰ π 8所揭路者，要在習知的封裝架構 下堆璺夕日日片，須將晶片磨薄至2〜4 。 習知將晶片磨薄之製程，如美國專利6527627、6159〇?1等 所揭露者’其典型之步驟示於圖la_lf。圖1&中，在晶斟 之正面2(/、有杯塾6之表面）黏貼膠帶3，以便對晶圓1之背 面4，用研磨工具30進行研磨（如圖lb所示），研磨後得 溥晶圓11 (如圖1 c所示），將晶圓切割要用之框架5黏貼 於薄a曰圓11之背面14 (如圖Id所示），再將薄晶圓11之正 面2所黏之膠移除（如圖le所示），以便用切割工具40 執行晶圓切割（如圖1 f所示）。 採用上述製程，研磨後的薄晶圓1丨因應力殘留而常發生翹 曲（如圖2所示），易導致後續作業之困難，以及易造成 晶圓破裂。另薄化後的晶圓11在切割成晶片或晶粒21後 (如圖3所示），因太薄，所以在晶片2 1移裝於基板7 (如 圖4所示）的製程（Die Bond)，容易在拾取（pick up)的 作業（如圖3所示以拾取頭[pick-up head]50拾取晶片21
IM 1251924 五、發明說明（2) )中發生晶片21的破裂8，甚至在將晶片21放置於基板7時 (如圖4所示）也會發生晶片之破裂8。 為解決晶圓薄化易造成品質不良的問題，美國專利 62 64535揭露一種技術（如圖5a — 5e所示），其先由晶圓i 之正面2將晶圓1僅切割（用切割工具4〇)到有凹陷9 (未到 底），然後在晶圓之正面2貼膠帶3，再從晶圓丨之背面4進 行研磨（用研磨工具30)，研磨後得到一批分割的晶粒21， 接續在晶粒21的背面4貼以框架12，最後將晶粒正面2之膠 帶3移除。這種製程雖然可能減少薄化晶圓之翹曲所引發 之晶圓破損問題，但其步驟繁複（例如多次的黏貼膠帶、 框架等等），且成本較高；況且，其無助於解決薄晶粒 (分割後所得）在後續製程易發生破損的問題。茲參 本專利2003059871，日本專利20〇3〇59871也為解決同類 ，，其對磨/切割製程所用膠帶，貼以加強薄膜，該加強 溥膜之加強作用來自於一支持層結構，係由一種具備 ^存彈性（storage elastictiy)的熱軟化樹脂所構成殊 :此種加強結構作為解決方案，或許能發揮一些效 曰 殊材料之使用，成本與作業複雜度升高。 考 二本，⑽_ ’日本專利1 1 26 5928也為解決同類問考 J本/、將待研磨的晶圓之正面貼到一特殊平板的一表 粗棱度控制在特定範圍内。這種將晶圓之正 K殊表面的解決方案，即使能發揮某種程度的效果，也 有：：助於避免習知晶圓薄化後續作業之難題與不良率。 有I於理想的解決方案尚未存在，故本案提供—種製程， 五、發明說明（3) 期使相關業界免除或降低薄化（彳 半導體元件所產生之不良如研磨）:切割等作業對 化、切割等作業的後續製程：㈡：上：果'同薄 效益。 促贤間化之效果或降成本之 【發明内容】 對半ΐ體索良;:或降低薄化作業(例如研磨) 件品在於’免除或降低切割作業對半導想元 程，之三在於，對半導體元件切割作業的後續製 m 粒裝接於基板）、晶粒堆疊等等封 裝作業，免除或降低半導體元件的不良率。 程，之：在於，對半導體元件切割作業的後續製 私，^供間化之效果或降成本之效益。 本案半導體處理製程係應用於一半導體，該半導體 各一半導體電連接面與一半導體非電連接面，並且有一原 ^厚度，該原始厚度由該半導體非電連接面 雷 的距離定義 <，本案這種半導體處理製程二= 將一種透光物質，例如玻璃、塑膠等，貼於該半導體電 接面； 從該半導體非電連接面研磨該半導體，得到一新 電連接面，該新半導體非電連接面到該半導體電連接面之 1251924 五、發明說明（4) 距離小於該原始厚度，也就是薄化該半導體，·以及 經過該透光物質朝向該丰導#勒― 一曰 貝罚Π $牛導體執仃一切割作業而得到一第 :、a曰粒（或較小之半導體）或多個晶粒，該第一晶粒包含一 曰日粒電連接面鱼_曰相·非受、*社工 ^ ^ ^设囬，、日日粒非電連接面，該第一晶粒的晶粒電 =面為該半導體電連接面之一部份，㈣—晶粒的晶粒 声電連接面為該新半導體非電連接面之一部份，該第一晶 粒的晶粒電連接面仍附有該透光物質。 f述之半導體處理製程中，該透光物質之貼於該半導體電 ^接面，係使用一種黏接物質於該透光物質與該半導體電 ，接面之間，該黏接物質具備一特性··因應一種光線（例如 紫外線）而喪失其與該半導體電連接面之間的黏性。如 此，藉助該透光物質之透光，/讓該種光線到達該黏接物 質，使該黏接物質與該第一晶粒的晶粒電連接面之間的黏 性喪失，就可以輕易將該透光物質與該黏接物質移離該第 一晶粒。例如，將該第一晶粒連同該透光物質移置於一載 具，該第一晶粒的晶粒非電連接面黏貼該載具，藉助該透 光物質之透光，讓該種光線到達該黏接物質，使該黏接物 質與該第一晶粒的晶粒電連接面之間的黏性喪失，就可以 方便將該透光物質與該黏接物質移離該第一晶粒。 上述之半導體處理製程中，該黏接物質包含一第一黏膠 層、一第二黏膠層、以及一薄膜層，該第一黏膠層接^該 透光物質’該第一黏膠層接觸該半導體電連接面，該薄膜 層介於該第一黏膠層與該第二黏膠層之間，該薄膜層與該 第一黏膠層具備一特性··讓該種光線穿透，該第二黏膠層
第10頁 1251924 五、發明說明（5) 具備一特性：因應該種光線而喪失黏性，例如，該第二 膠層係了種UV膠（紫外線膠），該種光線係紫外線。 上述之半導體處理製程中，該切割作業包含： f過該透光物質識得該半導體電連接面之切割線； L t f線對該透光物質與該半導體進行切割。若該半導 體電連接面未備具切割線，則上述之半導體處理製程^ :切割作業之前’應先在該半導體電連接面備製該切割 上=該透光物質之較佳者為一種硬質材料，其經 物，承載薄晶粒，則避免薄晶粒破損之效果 著勸接 上述之半導體處理製程中，#由該切割作業 ： 不限於-個’而可以是多個，為便於說明，除 = =外，彡令該多個中之一稱為第二晶粒 ：： ，含-晶粒電連接面與—晶粒非電連接面，㈣ 曰曰粒電連接面為該半導體電連接 立 :晶粒非電連接面為該新半導體非電連接面之4;曰，曰； 晶粒的晶粒電連接面也附有該透光物質。因此，本案 上述之半導體處理製程，可以更包含： >、 3該第二晶粒的晶粒非電連接面黏貼該第一晶粒的晶粒電 連接面（例如形成兩晶粒之堆疊）； t助該透光物貝之透光’讓該種光線到達該透光物質與該 第二晶粒之間的該黏接物質’使該黏接物質與該第二晶粒 的晶粒電連接面之間的黏性喪失；以及 將該透光物質與該黏接物質移離該第二晶粒。
1251924
五、發明說明（6) 上述之半導體處理製程更包含： Γ 該載具之前’於該載具的—指定部位與該 弟日日拉的晶粒非電連接面等兩者中之至少一者， 種黏著劑（例如銀膠、不導電膠、B—stage膠等等）·，以一 ，第二晶粒黏貼該第一晶粒之前，於該第二晶粒的晶粒 電連接與該第一晶粒的晶粒電連接面等兩者中之至少一 ，，塗佈一種黏著劑（例如銀膠、不導電膠、B—Sta二膠 等）。 ，寻 上述之半導體處理製程中，若該黏著劑是一種B-st叫e 膠，則須執行一加熱作業，讓該B-Stage膠升溫而產生黏 性，而較佳方案是，執行該加熱作業之前，將該第一曰/粒 經由該B-stage膠黏貼該載具，也將該第二晶粒的晶粒曰曰非 電連接面經由該B-stage膠而連接該第一晶粒的晶粒 接面。 本案這種半導體處理製程之再一代表例包含·· 將一種透光物質經由一種黏接物質貼於該半導體電 面； 從該半導體非電連接面研磨該半導體，得到一新半導體非 電連接面，該新半導體非電連接面到該半導體電連接面之 距離小於該原始厚度； 在該新半導體非電連接面，塗佈一種B —stage膠，·以及 經過該透光物質朝向該半導體執行一切割作業而得到一第 一晶粒（或較小之半導體）或多個晶粒，該第一晶粒包含一 晶粒電連接面與一晶粒非電連接面，該第一晶粒的晶粒電
1251924 五、發明說明（7) ------ -- '接面為該半導體電連接面之一部份，該第一晶粒的晶粒 ^電，接面為該新半導體非電連接面之一部份’該第一晶 、立的晶粒電連接面貼有該透光物質，該第一晶粒的晶粒非 電連接面附有兮*絲D _ ★ 另茨種B-stage膠；以及 ^該第一晶粒連同該透光物質置於一載具，該第一晶粒的 曰曰，非電連接面經過該種B-stage膠連接該載具； ，行一加熱作業，讓該B-stage膠升溫而產生黏性； 藉助該透光物質之透光，讓一種光線到達該黏接物質，使 該黏接物質與該第一晶粒的晶粒電連接面之間的黏性喪 失；以及 將該透光物質與該黏接物質移離該第一晶粒。 上述半導體處理製程之另一代表例可以更包含： $由該切割作業而得到至少一第二晶粒，該第二晶粒也包 § 晶粒電連接面與一晶粒非電連接面，該第二晶粒的晶 粒電連接面為該半導體電連接面之另一部份，該第二晶粒 的晶粒非電連接面為該新半導體非電連接面之另一部份， 該弟一曰曰粒的晶粒電連接面也貼有該透光物質，該第一晶 粒的晶粒非電連接面也附有該B-stage膠； 執行該加熱作業之前，將該第二晶粒的晶粒非電連接面經 過該B-stage膠連接該第一晶粒的晶粒電連接面； 讓一種光線到達該透光物質與該第二晶粒之間的該黏接物 質，使該黏接物質與該第二晶粒的晶粒電連接面之間的黏 性喪失；以及 將該透光物質與該黏接物質移離該第二晶粒。
第13頁 1251924 五、發明說明（8) 上述之半導體處理製程中，該半導體電連接面之切割線並 非絕對必要’只要能夠識得該半導體經過該透光物質所顯 現之影像’就可以根據該透光物質所顯現之半導體影像 (例如該半導體電連接面之影像），朝向該半導體執行該切 割作業而得到該等晶粒。因該等晶粒仍附有該透光物質之 一部份’故這種半導體處理製程更包含：以一種光線射向 該黏接物質’使該黏接物質與該第一晶粒的晶粒電連接面 之間的黏性喪失，以便將該透光物質與該黏接物質移離該 第一晶粒。上述以該種光線射向該黏接物質之步驟，較佳 者係經過該透光物質。又上述該黏接物質或是本身為一黏 膠層’或是包含一黏膠層，該黏膠層具備一特性：接收該 種光線而使該黏接物質與該第一晶粒的晶粒電連接面之間 的黏性喪失。例如，該黏膠層係一種UV膠（紫外線膠），其 具備一特性：接收紫外線而使該黏接物質與該第一晶粒的 晶粒電連接面之間的黏性喪失。 【實施方式】 兹參考圖6 a-6h說明本案半導體處理製程之一代表實施 例，其應用於一半導體60，該半導體60包含一半導體電連 接面61與一半導體非電連接面62，並且有一原始厚度63， 該原始厚度63由該半導體非電連接面62到該半導體$連接 面61的距離定義之，這半導體處理製程之代表實施例包 含： '
第14頁 1251924 五、發明說明（9) "一" 將一種透光物質64，例如玻璃、塑膠等，貼於該半導體電 連接面6 1 ; 伙該半導體非電連接面62研磨（用研磨工具30)該半導體 60，得到一新半導體非電連接面65，該新半導體非電連接 面65到該半導體電連接面61之距離7〇小於該原始厚度63， 也就是該半導體60薄化了，較佳方案是，研磨該半$體6〇 前，將該半導體6 0安置於一研磨支持台（未示於圖）；以及 經過該透光物質64朝向該半導體60執行一切割作業（用切 剔工具40)而得到一第一晶粒66(或較小之半導體）或多個 曰曰粒，該第一晶粒66包含一晶粒電連接面67與一晶粒非電 連接面68，該第一晶粒66的晶粒電連接面67為該半導體電 連接面61之一部份，該第一晶粒66的晶粒非電連接面68為 該新半導體非電連接面65之一部份，該第一晶粒gg的晶粒 電連接面67仍附有該透光物質64(也就是晶粒電連接面67 仍貼附有透光物質64之一部份），較佳方案是，切割該半 導體60前’將該半導體60安置於一切割支持台73。 上述之半導體處理製程中，該透光物質64之貼於該半導體 電連接面61，係使用一種黏接物質69於該透光物質64與該 半導體電連接面61之間，該黏接物質69具備一特性：因應 一種光線（例如紫外線）而喪失其與該半導體電連接面61之 間的黏性。如此，藉助該透光物質6 4之透光，讓該種光線 到達該黏接物質6 9 ’使該黏接物質6 9與該第一晶粒6 6的晶 粒電連接面6 7之間的黏性喪失，就可以輕易將該透光物質 64與該黏接物質69移離該第一晶粒gg。例如圖6g所示，用
第15頁 1251924 五、發明說明（10) 一拾取頭（pick-up head)74，將該第一晶粒66連同該透光 物質64移置於一載具71(如圖6h所示），該第一晶粒ββ的晶 粒非電連接面68黏貼該載具71的一指定部位（例如該載具 71的一表面76或該表面76之局部），藉助該透光物質μ之 透光’讓該種光線72到達該黏接物質69，使該黏接物質69 與該第一晶粒6 6的晶粒電連接面6 7之間的黏性喪失，就可 以方便將該透光物質64與該黏接物質69移離該第一晶粒 66 〇 上述第一晶粒6 6的晶粒非電連接面6 8之黏貼該載具71，係 採用一種黏著劑75(例如銀膠、不導電膠、b-stage膠等 等），也就是：該第一晶粒66黏貼該載具71之前，於該載 具71的表面76(或該表面76之局部）與該第一晶粒66的晶粒 非電連接面68等兩者中之至少一者，塗佈該黏著劑75。若 該黏著劑75是一種B-stage膠，則須執行一加熱作業，讓 該B-stage膠升溫而產生黏性。 圖7a-7c示出圖6a-6h之薄化切割等作業所得多個晶粒66黏 貼（以其非電連接面68黏貼）於載具71，並且以紫外線光束 77經過透光物質64到達黏接物質69，使該黏接物質69與該 第一晶粒66的晶粒電連接面67之間的黏性喪失，然後用一 拾取頭（pick-up head)74將該透光物質64與該黏接物質69 移離該第一晶粒6 6。 、 圖8 a示出晶粒堆疊’將圖6 a - 6 h之薄化切割等作業所得第 一晶粒66黏貼於載具71，以及將圖63-6[1之薄化切割等作 業所得一第二晶粒8 6黏貼於該第一晶粒6 6的晶粒電連接面
1251924 五、發明說明（11) ----- =第-晶粒66的晶粒電連接面67原附有之透光物質64與 =接物質69已移除’ 所示66)。該第二晶粒86也包 3 —晶粒電連接面67與一晶粒非電連接面68，該第二晶粒 86的晶粒電連接面67也是該半導體電連接面“（如圖6a_6f 所不）之一部份，該第二晶粒8 6的晶粒非電連接面6 8為該 新半導體非電連接面65(如圖6a_6f所示）之一部份，該第 二晶粒86的晶粒電連接面67也附有該透光物質64(亦如圖 6a-6f所示）的一部份。上述第二晶粒86之黏貼於該第一晶 粒6 6的晶粒電連接面6 7，係採用一種黏著劑8 5 (例如銀 膠、不導電膠、B-stage膠等等），也就是··該第二晶粒86 黏貼於該第一晶粒66的晶粒電連接面w之前，於第二晶粒 8 6的晶粒非電連接面6 8與該第一晶粒6 6的晶粒電連接面6 7 等兩者中之至少一者，塗佈該黏著劑85。若該黏著劑85如 同黏著劑75 ’也是一種B-st age膠，則須執行一加熱作 業’讓該B-stage膠升溫而產生黏性，較佳方案是··於載 具71完成全部（多個晶粒）堆疊後，執行該加熱作業。 完成圖8a所示各晶粒之堆疊後，得到圖8b所示者，然後比 照圖7b所示，以紫外線光束7 7經過透光物質64到達黏接物 質6 9 (附著於第二晶粒8 6的晶粒電連接面6 7 )，使該黏接物 質6 9 (附著於第二晶粒8 6的晶粒電連接面6 7 )與該第二晶粒 86的晶粒電連接面67之間的黏性喪失，然後如圖8c所示， 用一拾取頭（pick-up head)74將該透光物質64與該黏接物 質69移離該第二晶粒86(從該第二晶粒86的晶粒電連接面 67) °
第17頁 1251924 五、發明說明（12) 上述之半導體處理製程中，也可以在薄化（例如上述之研 磨）該半導體60之後，於該新半導體非電連接面65(示於圖 6 d )塗佈該黏著劑7 5 (未示於圖），如此，切割作業得到之 各曰曰粒（例如圖6 f所示第一晶粒Μ、圖8 a所示第二晶粒8 6 等等）的晶粒非電連接面68皆附有該黏著劑75(未示於 圖）然後比照圖6 g、6 h，將第一晶粒6 6的晶粒非電連接 ，68直接貼於載具71，也可以比照圖8a，將第二晶粒86的 晶粒非電連接面68直接貼於該第一晶粒66的晶粒電連接面 67。黏著劑75可以是銀膠、不導電膠、B-Stage膠等等， 若採用之黏著劑75是B-stage膠，則第一晶粒66貼於載具 71，以及第二晶粒86貼於該第一晶粒66之後，需要執行、一 加熱作業，讓該B-stage膠升溫而產生黏性。 上述該黏接物質69之之一代表實施例示於圖9。圖9中黏接 物質69是一紫外線膠片（UV膠片），其包含一第一黏膠^ S1、一第二黏膠層82、以及一薄膜層83，該第一黏膠^“ 接觸該透光物質64，該第二黏膠層82接觸該半導體電連接 面（例如半導體60之電連接面61，晶粒66 '晶粒86之電連 接面67等），該薄膜層83介於該第一黏膠層81與該第二黏 膠層82之間，該薄膜層83與該第一黏膠層81具備一特性： 讓紫外線光束穿透’該弟二黏膠層82是一種紫外線膠（uv 膠）’其具備一特性··因應紫外線光束而喪失黏性，例如， 該第二黏膠層82接收到一紫外線光束92就喪失黏性，藉 此’若有紫外線光束92到達該第二黏膠層82，該第二 層82就喪失黏性’也就是使該黏接物質與該半導體電連接
1251924 五、發明說明（13) 面67之間的黏性喪失，該透光物質64與該黏接物質69也就 可以方便地被移離該半導體電連接面（例如晶粒6 6、晶粒 86之電連接面67 ’或半導體60之電連接面61等）。紫外線 光束92到達該第二黏膠層82之較佳途徑是，經過該透光物 質64、該第一黏膠層81、該薄膜層83等。 以上説明係供瞭解本發明較佳或到目前為止較實際之實施 例。本發明之精神與範圍不受限於上述所揭示之實施例， 相反的’其可含蓋各種修改或類似方案。
第19頁 1251924 』 圖式簡單說明 【圖式簡單說明】 圖1 a- 1 f說明一種相關前案例。 圖2 - 4說明相關前案例之一些缺點。 圖5a-5e說明另一種相關前案例。 圖6a-6h說明本案半導體處理製程之一代表實施例。 圖7a-7c說明本案圖6a-6h之後續作業之一代表實施例。 圖8a-8c說明本案半導體處理製程之晶粒堆疊之一代表實 施例。 圖9說明本案半導體處理製程中黏接物質6 9之一代表實施 例。 【主要元件符號說明】 1晶圓 2晶圓1之正面 3膠帶 4晶圓1之背面 5晶圓切割用之框架 6鲜堅 7基板 8晶片的破裂 9凹陷 1 1薄晶圓 1 2框架 1 4薄晶圓之背面
第20頁 1251924 圖式簡單說明 21割成之晶片或晶粒 30研磨工具 4 0切割工具 60半導體 61半導體電連接面 62半導體非電連接面 63半導體原始厚度 64透光物質 65研磨得到之新半導體非電連接面 6 6切割付到之晶粒 6 7晶粒電連接面 6 8晶粒非電連接面 69黏接物質 70新半導體非電連接面65到電連接面61之距離 71載具 7 2光線 73切割支持台 74 拾取頭（pick-up head) 75黏著劑 76載具71的一表面 77紫外線光束 81黏接物質包含之第一黏膠層 82黏接物質包含之第二黏膠層 83黏接物質包含之薄膜層
第21頁 1251924
第22頁

Claims (1)

1251924
種半導體處理製程’應用於_半導體，該半導體包 雷、查ί導體電連接面與一半導體非電連接面，料導體非 面到該半導體電連接面的距離定義該半導體之原始 尽度’該半導體處理製程包含·· 將一種透光物質貼於該半導體電連接面； 導體非電連接面研磨該半導體，得到—新半導體非 2接面’該料導體非電連接面到該半導體電連接面之 距離小於該原始厚度；以及
^楚二光物質朝向該半導體執行一切割作業而得到至少 :晶纟’該第一晶粒包含一晶粒電連接面與一晶粒非 " 面、該第晶粒的晶粒電連接面為該半導體電連接 面之、部伤，該第一晶粒的晶粒非電連接面為該新半導體 非電連接面之一部份，該第一晶粒的晶粒電連接面附有該 2·如申請專利範圍第i項所述之半導體處理製程，更包 含··研磨該半導體之前，將該半導體連同該透光物質置於 一研磨支持台’該非電連接面暴露；以及 執打該切$作業之前，將該半導體連同該透光物質置於一
切割支持口 ’該非電連接面朝向該切割支持台，該透光物 質暴露。 3·如申請專利範圍第1項所述之半導體處理製程，其中該 透光物質之貼於該半導體電連接面，係使用一種黏接物質 於該透光物質與該半導體電連接面之間，該黏接物質具備 /特性··因應一種光線而喪失其與該半導體電連接面之間
第23頁 1251924 六、申請專利範圍 的黏性。 4·如申請專利範圍第3項所述之半導體處理製程’更包 含·· 藉助該透光物質之透光，讓該種光線到達該黏接物質’使 該黏接物質與該第一晶粒的晶粒電連接面之間的黏性喪 失；以及 將該透光物質與該黏接物質移離該第一晶粒。 5 ·如申請專利範圍第3項所述之半導體處理製程，更包 含： 將該第一晶粒連同該透光物質移置於一載具，該第一晶粒 的晶粒非電連接面黏貼該載具； 藉助該透光物質之透光，讓該種光線到達該黏接物質，使 該黏接物質與該第一晶粒的晶粒電連接面之間的黏性喪 失；以及 將該透光物質與該黏接物質移離該第一晶粒。 6·如申請專利範圍第3項所述之半導體處理製程，其中該 黏接物質包含一第一黏膠層、一第二黏膠層、以及一薄膜 層’該第一黏膠層接觸該透光物質，該第二黏膠層接觸該 半導體電連接面’該薄膜層介於該第一黏膠層與該第二黏 膠層之間，該薄膜層與該第一黏膠層具備一特性：讓該種1 光線穿透’該第二黏膠層具備一特性：因應該種光線而喪 失黏性。 7·如申請專利範圍第3項所述之半導體處理製程，其中該 種光線係紫外線。 ’ 人
第24頁 1251924 六、申請專利範圍 8·如申請專利範圍第1項所述之半導體處理製程，其中 該透光物質包含玻璃、塑膠等兩者中之至少一者。 9·如申请專利範圍第1項所述之半導體處理製程，其中 該切割作業包含： 經過該透光物質識得該半導體電連接面之切割線；以及 根據該切割線對該透光物質與該半導體進行切割。 10.如申請專利範圍第5項所述之半導體處理製程，更包 含： ，由，切割作業而得到至少一第二晶粒，該第二晶粒也包 含一晶粒電連接面與一晶粒非電連接面，該第二晶粒的晶 ，電連接面為該半導體電連接面之一部份，該第二晶粒的 晶粒非電連接面為該新半導體非電連接面之一部份，該第 二晶粒的晶粒電連接面也附有該透光物質； 將該第二晶粒的晶粒非電連接面黏貼該第一晶粒的晶粒電 連接面（形成兩晶粒之堆疊）； ，助^透光物質之透光，讓該種光線到達該透光物質與該 第二晶粒之間的該黏接物質，使該黏接物質與該第二晶粒 的晶粒電連接面之間的黏性喪失；以及 將該透光物質與該黏接物質移離該第二晶粒。 11·如申請專利範圍第5項所述之半導體處理製程，费包 含： 該第-晶粒黏貼該載具之前’於該載具的一指定部位與該 第一晶粒的晶粒非電連接面等兩者中之至少一者，塗佈一
第25頁 1251924 之半導體處理製程，其中 、B-stage膠等三者中之至 T岈寻刊乾圍 ·如申請專利範圍第1丨項所述 該黏著劑包含銀膠、不導電膠 少一者。 13*如申請專利範圍第1〇頊所述之半導體處理製程，更包 含： 該第二晶粒黏貼該第一晶粒之前，於該第二晶粒的晶粒非 電連接與該第一晶粒的晶粒電連接面等兩者中之至少_ 者，塗佈一種黏著劑。 1 4 ·如申請專利範圍第丨3項所述之半導體處理製程，其中 該黏著劑包含銀膠、不導電膠、B-stage膠等三者中之至 少一者。 1 如申請專利範圍第3項所述之半導體處理製程，更包 含： 提供一載具； 於該載具的一指定部位與該第一晶粒的晶粒非電連接面等 兩者中之至少一者，塗佈一種B-st age膠； 將該第一晶粒置於該載具，該第一晶粒的晶粒非電連接面 經由該B-stage膠而連接該指定部位； 執行一加熱作業，讓該B-stage膠升溫而產生黏性； 藉助該透光物質之透光，讓一種光線到達該黏接物質，使 該黏接物質與該第一晶粒的晶粒電連接面之間的黏性喪 失；以及 將該透光物質與該黏接物質移離該第一晶粒。 16·如申請專利範圍第15項所述之半導體處理製程，更包
第26頁 1251924
藉由該切割作業而得到至少-第二晶纟，該第二晶粒也包 含-晶粒電連接面與_晶粒非電連接面，該第二晶粒 粒電連接面為該半導體電連接面之 ；曰:曰粒： 二晶粒的晶粒電連接面貼有該透光物質； 該第 的晶粒非電連接面與該第-晶粒的晶粒電連 接面專者中之至少一者，塗佈一種B-stage膠； =匕該加熱作業之則該第二晶粒的晶粒非電連接面經 ，該B-stage膠而連接該第一晶粒的晶粒電連接面； Μ - 讓一種光線到達該透光物質與該 將該透光物質與該黏接物質移離該第二晶粒。 17· —種半導體處理製程，應用於一半導體，該半導體包 二「半導體電連接面與一半導體非電連接面，該半導體非 “連接面到該半導體電連接面的距離定義該 厚度，該半導體處理製程包含： ㈣之原始 將一種透光物質經由一種黏接物質貼於該半導體電連接 面； =一 B曰拉之間的該黏接物質，使該黏接物質與該第二晶粒 的晶粒電連接面之間的黏性喪失；以及 從該半導體非電連接面研磨該半導體，得到一新半導體非 電連接面，該新半導體非電連接面到該半導體電 距離小於該原始厚度； 在該新半導體非電連接面，塗佈一種B-stage膠；以及
1251924
六、申請專利範圍 經過該透光物質朝向該半導體執行一切割作業而得到至小 :晶粒，該第一晶粒包含一晶粒電連接面與一晶粒非電^ j面，該第一晶粒的晶粒電連接面為該半導體電連接面之 一部份，該第一晶粒的晶粒非電連接面為該新半導體非 連接面之一部份，該第一晶粒的晶粒電連接面貼有該透光 物質，該第一晶粒的晶粒非電連接面附有該種B stage ，該第一晶粒連同該透光物質置於一載具，該第一晶粒的 曰曰粒非電連接面經過該種膠連接該載具，· ，行一加熱作業，讓該B-stage膠升溫而產生&性； 猎助該透光物質之透光，讓一種光線到達該黏接物質，使 該黏接物質與該第一晶粒的晶粒電連接面之間的黏性喪 失；以及 將該透光物質與該黏接物質移離該第一晶粒。 18·如申請專利範圍第17項所述之半導體處理製程，更包 藉由該切割作業而得到至少一第二晶粒，該第二晶粒也包 3日日粒電連接面與一晶粒非電連接面，該第二晶粒的晶 粒電連接面為該半導體電連接面之另一部份，該第二晶粒 的，粒非電連接面為該新半導體非電連接面之另一部份， 該第二晶粒的晶粒電連接面也貼有該透 粒的晶粒非電連接面也附有該B_stage膠；勿質該弟 執行該加熱作業之前，將該第二晶粒的晶粒非電連接面經 過該B_stage膠連接該第一晶粒的晶粒電連接面；
第28頁 1251924 六、申請專利範圍 讓一種光線到達該透光物質與該第二晶粒之間的該黏接物 質’使該黏接物質與該第一晶粒的晶粒電連接面之間的黏 性喪失；以及 將該透光物質與該黏接物質移離該第二晶粒。 19· 一種半導體處理製程，應用於一半導體，該半導體包 含一半導體電連接面與一半導體非電連接面，該半導體非 電連接面到該半導體電連接面的距離定義該半導體之原始 厚度’該半導體處理製程包含： 將一種透光物質經由一種黏接物質貼於該半導體電連接 面； 從該半導體非電連接面研磨該半導體，得到一新半導體非 電連接面，該新半導體非電連接面到該半導體電連接面之 距離小於該原始厚度；以及 根據該半導體經過該透光物質所顯現之影像，朝向該半導 體執行一切割作業而得到至少一較小半導體，該較小半導 體附有該透光物質之一部份以及該黏接物質之一部份。 20·如申請專利範圍第19項所述之半導體處理製程，更包 含： 以一種光線射向該較小半導體所附有之該黏接物質，使該 黏接物質與該較小半導體之間的黏性喪失；以及 將該透光物質與該黏接物質移離該較小半導體。 21·如申請專利範圍第2〇項所述之半導體處理製程，其中 該黏接物質包含一黏膠層，該黏膠層具備一特性：接收該 種光線而使該黏接物質與該較小半導體之間的黏性喪失。
第29頁 1251924
第30頁
TW093141194A 2004-12-29 2004-12-29 A process applied to semiconductor TWI251924B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW093141194A TWI251924B (en) 2004-12-29 2004-12-29 A process applied to semiconductor
US11/319,110 US20060137420A1 (en) 2004-12-29 2005-12-27 Process applied to semiconductor
US12/104,947 US7713846B2 (en) 2004-12-29 2008-04-17 Process applied to semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093141194A TWI251924B (en) 2004-12-29 2004-12-29 A process applied to semiconductor

Publications (2)

Publication Number Publication Date
TWI251924B true TWI251924B (en) 2006-03-21
TW200623384A TW200623384A (en) 2006-07-01

Family

ID=36609841

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093141194A TWI251924B (en) 2004-12-29 2004-12-29 A process applied to semiconductor

Country Status (2)

Country Link
US (1) US20060137420A1 (zh)
TW (1) TWI251924B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5436827B2 (ja) * 2008-03-21 2014-03-05 日立化成株式会社 半導体装置の製造方法
JP6132571B2 (ja) * 2013-02-05 2017-05-24 株式会社ディスコ 紫外線照射装置
JP2015118976A (ja) * 2013-12-17 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
CN110676219B (zh) * 2019-10-31 2021-05-25 合肥新汇成微电子股份有限公司 一种应对真空异常的晶圆切割处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000015570A (ja) * 1998-07-02 2000-01-18 Disco Abrasive Syst Ltd 研削装置
TW420845B (en) * 1999-08-11 2001-02-01 Siliconware Precision Industries Co Ltd Die sawing and grinding process
JP2002025961A (ja) * 2000-07-04 2002-01-25 Disco Abrasive Syst Ltd 半導体ウエーハの研削方法
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4406300B2 (ja) * 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200623384A (en) 2006-07-01
US20060137420A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
EP0828292B1 (en) Manufacture of a semiconductor device
TWI283457B (en) Manufacturing method of semiconductor device
JP4471563B2 (ja) 半導体装置の製造方法
US7648889B2 (en) Production method for device
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
TW200527561A (en) Stack MCP and manufacturing method thereof
JP2000182995A (ja) 半導体装置の製造方法
US7960247B2 (en) Die thinning processes and structures
JP2005050914A (ja) 半導体装置の製造方法
TWI251924B (en) A process applied to semiconductor
JPH07263382A (ja) ウェーハ固定用テープ
JPH1174230A (ja) 薄膜半導体装置の製造方法
JP2006294685A (ja) 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ
TW200822304A (en) A film and chip packaging process using the same
JP2003318205A (ja) ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法
TWI280618B (en) Method for machining a wafer
TWI293189B (en) Method for thinning wafer
US7713846B2 (en) Process applied to semiconductor
US20110294262A1 (en) Semiconductor package process with improved die attach method for ultrathin chips
JPS59103342A (ja) 半導体装置の製造方法
CN113410164B (zh) 一种单芯片daf胶带粘晶方法
JPH04247640A (ja) 半導体装置の製造方法
JP2006140303A (ja) 半導体装置の製造方法
JPH11243081A (ja) 薄膜半導体装置の製造方法
TWI238258B (en) Wafer testing method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees