TWI250395B - Device and method of clock control - Google Patents

Description

1250395 九、發明說明： 【發明所屬之技術領域】 本發明係一種時脈控制裝置與方法 '，尤指一種電腦系 統中以硬體電路控制系統時脈訊號產生 ’、 勺裝置與方法。 【先前技術】 電腦設備的有效電源管理係可節 耗，尤其對於攜帶型電腦設備而言，&夕無谓的電源消 電機制，而延長使用時間。而在^腦犷可因，具有電源省 方式係藉由控制時脈頻率達成。^脅中最直接的省電 Να 6, 073, 244所示，复伤揣命 用技術如美國專利 第-圖所示，其主要係由控:種電時 控單元711監視微處理器7〇 中的排線存取監 排線，的多募，而㈣脈4控二單元73或74之間 負載®的狀態，控制時脈產生單元 b早元710依據排線 率之一的時脈訊號給微處理器 旎相對應產生多種頻 使用，因此當微處理器7G與周週邊處理單元73及74 線負載量為第-、第二或第=早疋73或74之間排 元72能相對應產生第一、第二Ί里時，控制時脈產生單 而另一習用姑；^^、，、一或第三的時脈訊號。 揭露一種時脈產生電路，、:d〇. 5’ 625’ 311所示’其係 電路8係選取振盡時脈82及^圖所示，雙時脈控制 8 6使用的系統時脈。振蘯時脈、、令之—做為微處理器 訊號（系統正常操作使用）上⑽係分別代表主時脈 使用)，處理_依據正;=== 1250395 一 ^脈選擇訊號給系統時脈控制電路80 ,即當系統正常操 作時選擇H 81會選擇主時脈訊號當作系統時脈，以及者系 統省電操作時選擇器81會選擇次時脈訊號當作系二時 脈。而η-相位系統時脈產生電路84及（n/m)相位系统時 =產生電路85則依據選擇器81的選擇結果相對調整一個 指令週其中的所需之讀取時脈或寫入時脈。 美國專利Να 6, 073, 244主要係由排線存取監控單元 711監視微處理器70與周邊處理單元73及74之間的排線 傳輸負載狀況，以決定线時脈需要的頻率到底為多少， tit此操作’必須持續或間隔一段時間去監控排線 傳輸的負載量，對㈣統而錢_種負擔。而美國專利 Ν: 5, 625 311對於系統時脈的選擇係以主時脈訊號或次 =脈减為主’係由微處理器86依據系統的操作狀態作判 疋，因此糸統即使操作省電狀態仍須藉助微 =3何時恢復系統正常的操作，對於章赠而言-= 【發明内容】 種時脈控制裝置與方 正常操作的控制，以 本發明之主要目的，在於提供一 法，係以硬體電路方式提供時脈恢復 減輕系統韌體的負擔。 為了達成上述目的，本發明係提供一種時脈栌 Γ 系=脈訊號給一微處理器及連罐理器 的-週邊早π，包括：一時脈產生單 脈訊號;及一時脈選擇控制單元^ 處理°早简執行狀態以選擇第-時脈訊號及第二 1250395 中之—做為系統時脈訊號；因此當時脈選擇 脈訊號做為該訊號時係選擇第二時 週邊罝m 脈#ϋ當時脈選擇控制單元收到 時脈體行為而送出的一唤醒訊號時係選擇第-脈汛唬做為該系統時脈訊號。 法成上述目的’本發明係提供—種時脈控制方 理器；接號給-微處 系统時制單元提供一第-時脈訊號做為 作；微處理11處由正常運作模式進人於省電運 時脈。制單元係提供一第二時脈訊號做為該系統 =二c經由硬趙行為而送出-嗔醒訊號 該系統時脈制單元恢復第—時脈訊號做為 術内d，查委s能更進—步瞭解本發明特徵及技 難下有關本發明之詳細說明與附圖，然而 =附圖式僅提供參考與說_，鱗絲對本發明加以限 【實施方式】 示咅图^圖，其係為本發明之一較佳實施例的方塊 制ΐ二提m—種時脈控制裝置，主要係由一時脈控 微虚輝哭in 糸統時脈訊號S3給一微處理器10及連接 包括右二的—週邊單元3()。時脈控制單^^係進-步 1250395 及第第一 訊號S1及第二時脈訊號從 率係高於第二時二示’，一時脈訊號S1的頻 使用第-㈣P 頻率，系統於正常運作模式時 作模式使^第5fliS1做為系統時脈訊號S3，並於省電運 “用弟脈訊號S2做為系統時脈訊號S3。 二時:控Ϊ單元2〇3則是接收第-時脈訊號幻及第 S3〇 , 時脈：S2系訊號幻係為第一時脈訊⑽或第二 S2做為系統時脈訊號S3%2 r〇3傾擇f二時脈訊號 喚醒訊號S5時，時脈選擇控&單制單元203收到 號si做為純時脈_ S3。 係第-時脈訊 請同時參閱第四A〜E圖所干，金从+ 以第-時脈_ S1做為=祕在捕狀態時係先 為正常運作，而當微處理^10^=號S3 ’此時的系統係 訊S3號則切換為第二時脈訊二號時’系統時脈 作，並直到週邊單元30送出^ ’在^系統進入省電運 號S3才恢復為第—時脈、醒峨S5時，系統時脈訊 是否於進入到閒置狀態，若微斷處上=器_容以決定 則會送出省電訊號S4給時脈_ 進人到閒置狀態時 脈選擇控制單元=元挪，以通知時 二時脈訊號S2，使彡統_省要❹解較慢的第 电欢果。而對於週邊單元30 1250395 而言發出的唤醒訊號S5 單元動作所對應的事件$ 硬體中斷訊號為主或是週邊 操作不經由韌體判斷而二奐®^^^虎S5係讓系統由省電 送給微處理器10，以主人设至正¥操作，喚醒訊號S5也會 復到正常操作。而以中^°微處理器、W脫離省電操作而恢 是可減輕拿刃體的負擔，”孔號做為喚醒訊號S5的最大好處 常操作切換至省電^ ^於系統的章刃體而言只需負責由正 復至正常操作的工作工作内容，而至於由省電操作恢 施例中的週邊單元3〇。奋，則交由硬體電路負責，即本實 請參閱第五圖，& 圖。當系統起始運作為本毛明之一較佳實施例的流程 訊號（S501);之德士佩丄係採用第一時脈訊號做系統時模 (S503);若系絲、隹二处理器判斷系統是否進入省電操作 時脈訊號（S'5〇5)入^電操作則採用第二時脈訊號為系统 S501 ;而當系綠％右糸統未進入省電操作則回到步驟 (S507);若^妨a入省電操作時則判斷系統是否喚醒 則回到步驟S5、〇^醒則回到步驟_ ;而當系統未喚醒 塊示意圖。時脈為本2之另—較佳實施例的方 邊單元30曰不擇技制早兀203判斷微處理器10及逍 輸出一控電訊號S4及喚醒訊號S5，並對應 第二時脈訊脈產生單元201，係、可產生第-及 時脈訊號的訊號s6的控制以選取第-及第二 脈選擇㈣中之一輸出做為系統時脈訊號抑。因此當時 S4時，送出的省電訊號 產生第二士度生早兀203係依據此時收到的控制訊號S6 守脈巩號S2做為該系統時脈訊號S3。而當時脈 1250395 ^控，單元網二於收到週邊單元30送出的-喚醒訊號 寸’ ^·脈產生單το 2G1’係依據此時收到的控制訊號^ 1生第—時脈訊號^做為該系統時脈訊號S3。〜 是以’透過本發明之時脈控制裝置與方法，具有下列 =點：當系統由省電操作恢復為正f操作時，系統時脈 ―虎相對由第二時脈訊號切換回第—時脈訊號，而此時時 脈的控制係由週邊單元輸出的姐訊號做控制，也就是以 硬體電路達成，如此係可減輕韌體的負擔。 惟，以上所述，僅為本發明最佳之一的具體實施例之 詳細說明與圖式，凡合於本發明申請專利範圍之精神與其 類似變化之實施例，皆應包含於本發明之範疇中，任何熟 悉該項技藝者在本發明之領域内，可輕易思及之變化或修 飾皆可涵蓋在以下本案之專利範圍。 【圖式簡單說明】 第一圖係為習知時脈控制裝置的方塊示意圖； 第二圖係為另一習知時脈控制裝置的方塊示意圖； 第三圖係為本發明之一較佳實施例的方塊示意圖； 第四A圖係為第一時脈訊號的時序圖； 第四B圖係為第二時脈訊號的時序圖； 第四C圖係為系統時脈訊號的時序圖； 第四D圖係為省電訊號的時序圖； 第四E圖係為喚醒訊號的時序圖； 第五圖係為本發明之一較佳實施例的流程圖；及 第六圖係為本發明之另一較佳實施例的方塊示意圖。 1250395 【主要元件符號說明】 「本發明」 10 微處理器 20 時脈控制單元 201 時脈產生單元 203 時脈選擇控制單元 30 週邊單元 20， 時脈控制單元 201， 時脈產生單元 203, 時脈選擇控制單元 S1 第一時脈訊號 S2 第二時脈訊號 S3 系統時脈訊號 S4 省電訊號 S5 喚醒訊號 S6 控制訊號

「習知」 70 微處理器 71 時脈控制電路

710 時脈選擇控制單元 711 排線存取監控單元 72 時脈產生單元 73 週邊處理單元 74 週邊處理單元 8 雙時脈控制電路 80 系統時脈控制電路 81 選擇器 82 振盪時脈 83 振盪時脈 84 η-相位系統時脈產生電路 85 (n/m)-相位系統時脈產生電路 86 微處理器 11

Claims (1)

1250395 申請專利範圍： 理3日:：控制裝置’係提供一系統時脈訊號給-微處 理器及連接該微處理器的_週邊單元，包括·· 一時脈產生單元，係產生_楚 脈訊號；及+產生#一時脈訊號及-第二時 一=擇控制單元，係依據該微處理器及該週邊單 ==以選擇該第一時脈訊號及該第二$ …〜、中之做為該系統時脈訊號； 2 /、中；:脈選擇控制單元係於收到該微處理器送出的 r::;訊該第二時脈訊號做‘ 二單，收到該週邊 時脈訊號做為該系二二峨時係選擇該第- 第 、如申請專利範圍第i項所、t ^二㈣訊號的頻率。 微處理器係於進入到間置狀^=脈控制裝置’其中該 時脈選擇控制單元。 心寺运出該省電訊號給該 4 5 項所述之時脈控制裝置，-中該 入到間置：斷一控制暫存器的内容《決定是否 、如申請專利範圍第1項 週邊單元送出的喚醒訊號係硬二裝置，其中該 一種時脈㈣h / 硬體中斷訊鏡。 理器及連崎:處理脈訊號給-微處 7〇包括· 12 6 1250395 元控!!1單凡’係依據該微處理器及該週邊單 、行狀恶以對應輸出一控制訊號，·及 二時=生f70 ’係至少可產生—第—時脈訊號及第 訊; 號的其中之-輸出做為該系統時脈 亥㈣選擇控制單元於收到該微處理器送一 省電訊號時，此時該時脈產生單 :' 、 f該省電訊號之該控制訊號輸出該第二 為該系統時脈訊號，之後並於該時^故 1收到該週邊單元經硬體行為而送出的; 呀’此時該時脈產生單元係依據收 應：唬 訊號之該控制訊號輸出該第—時做=喚醒 時脈訊號。 為該系統 7 8 、如申請專利範圍第6項所述之時脈控㈣置 第一時脈訊號的頻率係大於該第二時脈訊=該 、如申請專利範圍第7項所述之時脈控制裝置，】：。 微處理器係於進入到閒置狀態時送 〔、中该 時脈選擇控制單元。 Μ “矾號給該 、如申請專利範圍第8項所述之時脈控制f 微處理器係判斷一控制暫存器的内 二〜，其中該 入到閒置狀態。 ’、疋是否於進 〇、如申請專利範圍第6項所述之時脈控 該週邊單元送出的喚醒訊號係為硬體中斷&號，其中 13 1250395 係由一時脈控制單元提供一系 器及連接該微處理器的一週邊 1、一種時脈控制方法， 統B寸脈訊號給一微處理 單元，包括： Ϊ供一第一時脈訊號做為該系統時脈 甙唬係於該微處理器處於正常運作模式； 該供—第二時脈訊號做為該系統時脈 «係於_處理n由正 作模式；及 々則電運 °亥:Ϊ:::70:後該第一時脈訊號做為該系統時脈 吼號係於該週邊單元經由硬體行為而送出一喚醒 谠給該時脈控制單元。 12如申叫專利範圍第1 1項所述之時脈控制方法，其 中該第-時脈訊號的頻率係大於該第二時脈訊號的步頁 率。 1 3、如申請專利範圍第1 1項所述之時脈控制方法，其 中u亥被處理為的省電運作模式係指進入到閒置狀態。 14、如申請專利範圍第χ 3項所述之時脈控制方法，其

中該微處理器係判斷一控制暫存器的内容以決定是否 於進入到閒置狀態。 1 5、如申睛專利範圍第1 1項所述之時脈控制方法，其 中該週邊單元送出的喚醒訊號係為硬體中斷訊號。 14