TWI246200B - Integrated layer stack arrangement, optical sensor and method for producing an integrated layer stack arrangement - Google Patents
Integrated layer stack arrangement, optical sensor and method for producing an integrated layer stack arrangement Download PDFInfo
- Publication number
- TWI246200B TWI246200B TW093129497A TW93129497A TWI246200B TW I246200 B TWI246200 B TW I246200B TW 093129497 A TW093129497 A TW 093129497A TW 93129497 A TW93129497 A TW 93129497A TW I246200 B TWI246200 B TW I246200B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- stacking device
- scope
- trench
- patent application
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 40
- 230000004888 barrier function Effects 0.000 claims description 39
- 238000002161 passivation Methods 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 19
- 239000000203 mixture Substances 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 3
- 210000004508 polar body Anatomy 0.000 claims description 3
- 238000004382 potting Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 238000001802 infusion Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- 239000000463 material Substances 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000001459 lithography Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000010412 perfusion Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- RYHBNJHYFVUHQT-UHFFFAOYSA-N 1,4-Dioxane Chemical compound C1COCCO1 RYHBNJHYFVUHQT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
1246200 五、發明說明（1) 發明敘述 本發明係相關於一種積體層堆疊裝置，一光學感測 器，以及亦相關於一種製造一積體層堆疊裝置的方法。 在一習知的 C Μ 0 S 照相機（C 〇 m p 1 e m e n t a r y M e t a 1 Oxide Semiconductor camera，互補式金氧半照相機） 中，複數個層堆疊係會被施加在整合於一基板中的一光電 二極體之上，且該複數個層堆疊的每一個係會交替地具有 一圖案金屬層，通常，依照習知技術，係由鋁所製成，以 及一金屬間介電層，通常係由二氧化矽所製成，而在該 CMOS照相機上，輻射進入之待偵測的光線係會通過該複數 個層堆疊，並且，最終撞擊在該光電二極體之上，然後， 在該光電二極體之中，光能係會被轉換成為電能，並且， 若是適當的放大後，該電能乃會藉由一評估電路而進行數 位化以及處理。 在更進一步的CMOS技術中，被用於該等金屬層，亦 即，該金屬化平面，的該材質將不再是鋁，但卻被預期是 銅，而隨著在該等分別之金屬平面中使用銅來進行接線， 則會需要擴散阻障，以避免銅原子擴散進入該金屬間介電 質，較佳地是，二氧化矽（S i 02 )，此外，作為該金屬間 介電質的一替代材質則是一電絕緣低k材質，舉例而言， S i LKTM，通常，氮化矽係會被使用作為用於該擴散阻障的 材質。 在未來的產品中，一擴散阻障層的層厚度將會大約是 50nm，以及更少，並且，一金屬間介電層的厚度將會大約
1246200 五、發明說明（2) 為 400ηπι 至 lOOOnm 〇 通常，石夕係會被使用作為一基板，若是一光電二極體 係被整合於產品中的該矽基板之中時，則從光線入射之該 構件的表面開始，其係必須要穿透施加於該光電二極體上 的所有該等層堆疊，直到其可以穿透進入該光電二極體， 以及可以導致在該處產生電荷載體為止。 由於該金屬間介電質（二氧化矽/低k材質係通常具有 一大約1. 5的折射率n )以及該擴散阻障（氮化矽係會具有 一大約2的折射率η )之材質間的不同光學密度，因此，在 該等光束通過該等層堆疊的該光學路徑中係會發生多個介 面〇 第2圖係顯示就依照習知技術之具有銅作為用於該導 體執跡之材質以及氮化矽作為擴散阻障材質的一上述層堆 疊裝置而言，舉例說明傳輸係數2 0 2與分別輻射進入之光 線的波長2 0 3之關係的一確定傳輸曲線2 0 1。 正如可以由在第2圖中之該傳輸曲線2 0 1所推測的，由 於該等傳輸曲線最大值之混亂的以及因此無法預測的分 佈，對一近似值來說，因此，其係不可能利用一最大量的 光線會撞擊在該光電二極體上’亦即’僅一最大量的光線 :會被該等層堆疊所反射的方式，而適當地切割該層堆疊裝 置的尺寸。 正如可以更進一步地由該傳輸曲線2 0 1所推測的，在 使用銅金屬化之例子裡的一CMOS照相機之該層堆疊裝置中 的複數個層堆疊，對個別的波長而言，係會將平均光傳輸
1246200 五、發明說明（3) 降低至6 5 %，甚至降低至2 0 %。 對一 C Μ 0 S照相機而言、或是對在其中被導入具有上述 相關光電二極體技術之一電子晶片的一光學滑鼠而言，此 則是會導致一增加的電流消耗，以及導致產率的降低。 對於上述問題的一個解決方式係在於，最佳化該金屬間介 電質以及該擴散阻障之該等層的厚度，以及非常精確地監 控該等層的厚度、並因此最佳化一特殊波長的傳輸，然 而，此則是會導致在生產如此的一積體層堆疊裝置時，一 顯著增加的花費。 再者，一替代方案則是，利用具有與所使用之該金屬 間介電質的材質，銅，相同、或是非常接近之光學密度的 一材質，來取代該擴散阻障的該材質，亦即，目前的氮化 矽，然而，此則將會需要對於整個後端製程的一重新發展 以及條件設定。 另外，解決上述之問題的一個可能性將會是，利用具 有增加之強度的光線來照射依照習知技術之該積體層堆疊 裝置，以因此補償該僅有的低傳輸，然而，此程序卻是會 顯著地增加該電流消耗，藉此，減少，舉例而言，無線滑 鼠的，舉例而言，電池耐久時間，一般而言，在具有一積 體層堆疊裝置之一裝置的例子中，一增加的電流消耗是不 想要的。 參考文件[1 ]係揭示一種光偵測器裝置以及一種用於 製造一光偵測器裝置的方法，而一溝渠係被蝕刻穿透複數 個金屬化平面，然後，一光電二極體係會被配置在該溝渠
1246200 五、發明說明（4) 的下方，接著，一由二氧化矽所製成的層則是會被施加覆 蓋於金屬間介電質之上表面、以及尚有該溝渠底部以及該 等溝渠壁，的整個區域之上，最後，一由氮化矽製成的額 外層係被施加在該由二氧化矽所製成的層之上。 再者，參考文件[2 ]係揭示一種利用電漿處理而改善 無機介電質在銅上之附著的方法。 再者，參考文件[3 ]係揭示一種實現銅導體執跡之晶片上 連接的方法。 本發明則是以改善上述一層堆疊裝置之傳輸特性的問 題作為基礎。 該問題係藉由具有依照獨立申請專利範圍第一項之特 徵之，該積體層堆疊裝置，該光學感測器，以及還有該製 造一積體層堆疊裝置的方法而加以解決。 一種積體層堆疊裝置係具有複數個彼此配置於上的層 堆疊，且每一個層堆疊係具有一金屬層以及一介電層，再 者，一積體光電二極體係會被提供於該積體層堆疊裝置之 中，一溝渠係會以被配置於該光電二極體之上方的方式而 加以形成，且該溝渠係利用在該光電二極體上方之該層堆 疊裝置上面的撞擊光線乃會沿著該溝渠而撞擊在該光電二 極體之上的方式，而延伸穿透該等層堆疊的至少一部分。 一光學感測器係會具有多個如上述的積體層堆疊裝置。 在一種製造一積體層堆疊裝置的方法中，複數個彼此 配置於上的層堆疊係會加以形成，且每一個層堆疊係會具 有一金屬層以及一介電層，接著，在至少一積體光電二極
1246200 五、發明說明（5) 體上方之該等層堆疊的至少一部分係會被移除，因而使得 一溝渠係會利用該層堆疊裝置上的撞擊光線乃會沿著該溝 渠而撞擊在該光電二極體之上的方式，而加以形成。 本發明係可以清楚辨識的事實係為，通過該複數個層 堆疊之光線的主要干擾係會被降低、或是甚至被消除，而 此乃是藉由在該光電二極體的上方形成，較佳地是，I虫 刻，一穿透該等層堆疊之至少一部分，較佳地是，在假定 係存在有相鄰配置於該基板上的該最底部擴散阻障層以作 為一擴散層的情形下，穿透所有的該等層堆疊，的溝渠而 加以達成。 在此方法中，該撞擊在該層堆疊裝置、且進入其中而 朝向該光電二極體之光線的該等干擾係會顯著地被降低， 以及該層堆疊裝置相關於該撞擊在該層堆疊裝置之上、且 通過其中之光線的最大傳輸的最佳化係亦會顯著地被簡 化。 因此，根據本發明所可以達成的是，一具有如此之一 積體層堆疊裝置的裝置，舉例而言，一光學感測器，較佳 地是，一 C Μ 0 S照相機、或一光學電腦滑鼠，係會具有一較 高的光敏感度，以及因此而可以應付較低的照度，藉此， 該電流消耗係會被顯著地降低，若是該分別的裝置係與一 電池一起操作時，則該具有該電池之裝置的操作持續期間 係可以根據本發明而明顯地增加。 根據本發明的該光學感測器係適合作為一用於偵測光 線的感測器，作為一在汽車工程之應用中的一感測器，舉
1246200 五、發明說明（6) 例而言，一用於偵測導致一安全氣囊之觸發之事件的感測 器，否則，就是作為一速度感測器，一般而言，係會作為 一用於偵測撞擊在該光學感測器之表面上之光線的光學感 測器。 本發明之較佳改進係於該附屬申請專利範圍中有所揭 示。 在該金屬層以及該介電層之間的一擴散阻障層係會被 提供在該等層堆疊的至少一部分之中，該擴散阻障層係會 避免來自該金屬層的金屬原子擴散進入該介電層。 本發明之此改進特別具有優勢的是，對一銅層係被使 用作為該金屬層，亦即，該金屬層具有銅、或是由銅所構 成，的例子而言。 本發明的另一個改進係提供為，該介電層具有二氧化 矽、或由二氧化矽所構成的狀況。 該擴散阻障層係可以具有氮化矽及/或碳化矽、或由 氮化矽及/或碳化矽所構成。 在此關係中應該要注意的是，本發明係可以特別具有 優勢地被使用於，無論該金屬層之材質的該光學密度以及 該介電層之材質的該光學密度，及/或所提供之一擴散阻 抗層之材質的該光學密度以及該介電層之材質的該光學密 度，是如何地顯著不同於彼此的時候，正如，舉例而言， 具有該等材質，氮化係以及二氧化矽，的例子之一樣。 依照本發明的一改進，一鈍化層係會被施加於該等層 堆疊的至少一部份以及該溝渠之上，以保護該等層堆疊以
第10頁 1246200 五、發明說明（7) 及該光電二極體之材質。 較佳地是，該介電層係具有二氧化矽、或是由二氧化 碎所構成。 本發明的另一改進係會提供，用於處理該被提供在該 積體層堆疊裝置之中之光電二極體所產生之該電性信號的 一電子電路，而該電子電路則是會被耦接至該光電二極體 的一輸出端，因而使得該光線二極體所產生之該電性信號 會被饋送至該電子電路。 該電子電路係可以具有一放大器電路，及/或一類比/ 數位轉換器電路，其中，該等光電二極體所產生之該類比 電性信號的一預處理則是會藉由該（等）電路而獲得確 保。 在該光學感測器的例子中，本發明的一個改進係會提 供被導入於該光學感測器之一殼體中的該積體層堆疊裝 置，且該殼體係會具有利用撞擊在該殼體上，更精確地 說，在該覆蓋之上，的光線乃可以通過該光傳輸覆蓋而到 達該溝渠的方式，而被配置在該溝渠上方的一光傳輸覆 蓋。 較佳地是，該殼體係為一照相機殼體，以及該光傳輸 覆蓋係為一玻璃覆蓋。 本發明的一可選擇實施例中，該光學感測器係會提供 被導入一光學灌注組成（optical potting composition)之中的該積體層堆疊裝置，較佳地是，該 光學灌注組成係具有環氧樹脂（e X ρ ο X y r e s i η )、或是由
1246200 五、發明說明（8) 環氧樹脂所構成。 在本發明的此改進之中，相同地，該光學灌注組成係 較佳地部分、或完全地被填入該溝渠之中，然而，由於該 光學灌注組成的使用，因此，發生在習知技術中的更進一 步干擾係會被避免。 在根據本發明之該方法的一改進之中，其係加以提供 為，一第一鈍化部分層係會在形成該溝渠之前，先被於該 等層堆疊之上，並且，該溝渠係較佳地藉由在該光電二極 體上方的一額外的合適遮罩而加以形成，較佳地是，藉由 蝕刻，特別較佳地是，藉由非等向性乾蝕刻，其中，該第 一鈍化部分層係會在該溝渠被形成於其中的區域之中被移 除，然而，在該層堆疊裝置的其他區域中的該第一鈍化部 分層卻會被保留，在該溝渠已經被形成之後，一第二鈍化 部分層係會被施加於該第一鈍化部分層，以及在該溝渠底 部與該等溝渠壁之上，因而使得該層堆疊裝置的整個表面 皆會受到該第一鈍化部分層及/或受到該第二純化部分層 的保護。 根據本發明的該積體層堆疊裝置，其係可以被整合於 一CMOS晶片之中，且，舉例而言，係亦可以被用於偵測一 指紋，在此例子中，該CMOS晶片係會被建立為一指紋感測 器。 其係應該要注意的是，該光學感測器係通常會被提供 以多個積體光電二極體，以及層堆疊裝置，而類似於一 CMOS照相機，它們係會被耦接至整合於該基板中的電路，
第12頁 1246200 五、發明說明（9) 以用於評估該等光電二極體所產生的該等電性信號。 本發明的一另一改進係會提供被導入一殼體之中的該 積體層堆疊裝置，在此例子中，該溝渠/該等溝渠係會維 持為未覆蓋，換言之，該感測器係在該光電二極體的區域 中維持開放。 再者，一個/複數個透鏡係亦可以被提供於該溝渠/該 等溝渠之中，在每一個例子中，一光學透鏡係會被提供在 該等溝渠的至少一部分之中，且該透鏡係會覆蓋該分別之 溝渠的至少一部分，換言之，該透鏡係會在該分別之溝渠 中形成該光電二極體的該殼體以及該保護。
在邊緣處，灌注組成係亦可以，舉例而言，保護該等 襯墊，但是，該灌注組成並不會突出到該感測器陣列本身 的大小。 於該程序的過程中，在被移除之前，於該分別之光電 二極體的上方，係亦可以包含該等金屬化結構的一部分， 舉例而言，由銅所製成者，然而，較佳地是，在該分別之 光電二極體上方的該區域不要有該等金屬結構。 第5圖係顯示依照本發明之一第一示範性實施例的一 電腦滑鼠5 0 0。
在之後的敘述中，一發光二極體501 ，一透鏡5 0 2，以 及一 CMOS晶片4 0 0係會被提供在該電腦滑鼠5 0 0的一殼體 5 0 4之中，另外，為了更簡化的舉例，該電腦滑鼠在習慣 上會自然提供的額外構件則未加以顯示，也未在此例子的 更詳盡内容中進行敘述，如此之構件的例子係回一相對應
第13頁 1246200 五、發明說明（ίο) 的電源供給介面、或一資料輸入/輸出介電，舉例而言， 一插頭連接器、或一無線介面。 該發光二極體50 1係會發散具有波長λ = 6 3 0 nm的光 線，而該所發散的光線則是會被指向至該電腦滑鼠5 0 0在 其上移動之一物體503的表面之上，舉例而言，一書桌的 表面之上，接著，該撞擊光線係會自該物體的該表面5 0 3 反射至該透鏡5 0 2，並在該處聚集、再被指向至該CMOS晶 片4 0 0之上（係會於之後有更詳細的敘述），而在該處之 該光線撞擊則是會藉由於該處之該等積體光電二極體而進 行偵測、並且被轉變成為電能，然後，代表該光線之該撞 擊的信號係會藉由一就其本身而言為已知的積體電評估電 路（未顯示，也沒有更進一步地詳細敘述）而進行評估， 是以，該電腦滑鼠5 0 0沿著該物體之該表面的相對移動即 是利用此方法而加以決定。 第4圖係更詳細顯示該CMOS晶片的一平面圖。 被配置成列4 0 1以及行4 0 2之矩陣形式的多個層堆疊裝 置1 00係被包含於該CMOS晶片4 0 0之中，而該等層堆疊裝置 係會於之後有更詳盡的解釋。 依照本發明的此示範性實施例，每一列以及每一行係 分別地包含4 0個層堆疊裝置。 再者，在每一個例子中，每一列4 0 1的每一個層堆疊 裝置1 0 0係會精確地被搞接至一的列線（r 〇 w 1 i n e ) 4 0 3， 以及一行4 0 2的每一個層堆疊裝置1 0 0係會精確地被耦接至 一個行線4 0 4，其中，該等列線乃是藉由一列解碼器而加
第14頁 1246200 五、發明說明（π) 以選擇，以及該等行線則是藉由一行解碼器（未顯示）而 加以選擇。 經由該等行線4 0 4以及該等列線4 0 3，該等被包含在每 一個層堆疊裝置中的光電二極體所產生的電流，正如將會 於之後進行更詳盡之解釋的，係會受到偵測，並且利用就 其本身而言為已知的方式而加以遞送至一評估電路（未顯 示），以用於決定該電腦滑鼠5 0 0沿著該物體之該表面5 0 3 的相對移動。 更進一步地，該CMOS晶片係更具有，若適當的話，一 無線通信介面，舉例而言，依照藍芽介面標準所建立者， 以及額外的邏輯電路（未顯示）。 第1圖係顯示根據本發明之一層堆疊裝置1 0 0的架構的 剖面圖。 正如在第1圖中所顯示的，一第一擴散阻障層1 0 2 a， 由氮化矽所製成，係會被施加至一體型（bu 1 k )矽基板 1 0 1之上。 而為了施加該等個別的層，依照本發明的此示範實施 例，其係可以具選擇性地使用一氣相沈積方法（gas phase deposition)(化學氣相沈積方法，CVD方法）， 或者，二者擇一地，一物理氣相沈積方法（P V D方法）， 較佳地是，濺鍍。 一第一介電層1 02b，由一介電質所製成，舉例而言， 由二氧化石夕、或BPSG (borophosphosilicate glass，石朋 磷矽酸鹽玻璃）所製成，係被施加於該第一擴散阻障層
第15頁 1246200 五、發明說明（12) 1 0 2 a之上，該第一擴散阻障層1 0 2 a以及該第一介面層1 0 2 b 係會與第一接觸孔洞1 〇 2 c (將於之後進行更詳盡的解 釋），以及一第一金屬化1 0 2 d，亦即，依照一預先決定之 電路佈局而加以配置的第一導體執跡（conductor tracks )，一起，形成一第一部分層堆疊。
接著，配置於該第一部分層堆疊1 0 2之上的係為一第 二部分層堆疊103 ，一第三部分層堆疊104 ，一第四部分層 堆疊1 0 5，以及還有一第五部分層堆疊1 0 6，此些部分層堆 疊就其結構而言乃是以相同的方式建構，但是，該等個別 層堆疊的該等厚度則是可能根據本發明而為不同，再者， 由於在該等分別金屬化平面，亦即，該等金屬層，中的該 等導體執跡，其係因此而會在該分別的預先設定佈局設計 上不相同。 該部分層堆疊裝置之所有該等金屬層的該等導體執跡 係會藉由一介電質，在此示範性實施例中藉由二氧化矽、 或是，二者擇一地，藉由一低k介電質（舉例而言，
SiLKTM )，而彼此電絕緣。
在此關係中應該要注意的是，依照本發明的該示範性 實施例，所有的該等金屬層乃是依照鑲嵌技術 (damascene technique)、或是依照雙鑲後技術 (dua1-damascene technique )而加以形成。 該第二部分層堆疊係會具有一第二氮化矽層1 〇 3 a，以 作為第二擴散阻障層，一第二二氧化矽層，以作為第二介 電層1 0 3 b，以及尚有，被導入其中的，第二接觸孔洞1 0 3 c
第16頁 1246200 五、發明說明（13) 以及該第二金屬化平面的第二金屬導體執跡103d。 該第三部分層堆疊1 0 4係會具有一第三氮化矽層，以 作為第三擴散阻障層1 0 4 a，一第三二氧化矽層，以作為第 二介電層104b，以及尚有，被導入其中的，第三接觸孔洞 104 c以及該第三金屬化平面的第三金屬導體執跡104d。 該第四部分層堆疊1 0 5係具有一第四氮化矽層，施加 在該第三二氧化矽層1 0 4 c之上，以作為第四擴散阻障層 105a，一第四二氧化矽層，再施加於其上，以作為第四介 電層1 0 5 b，以及尚有，被導入其中的，第四接觸孔洞1 0 5 c 以及該第四金屬化平面的第四金屬導體軌跡105d。 至於被施加於該第四二氧化矽層1 0 5 c之上的則是該第 五部分層堆疊1 0 6，其係具有一第五氮化矽層，以作為第 五擴散阻障層1 0 6 a，一第五二氧化矽層，再施加於其上， 以作為第五介電層106b，以及尚有，被導入其中的，第五 接觸孔洞1 0 6 c以及該第五金屬化平面的第五金屬導體執跡 106d ° 一光電二極體1 1 0係會被導入該基板1 0 1之中。 在此關係中應該要注意的是，根據本發明，任何所需 數量的部分層堆疊係皆可以加以提供，並且，在一部分層 堆疊中的該等個別層係亦可以如所需的進行相當的變化。 在該光電二極體1 1 0的上方，一溝渠1 1 3係利用該溝渠 1 1 3之底部乃會是由該第一氮化矽層1 0 2 a所加以形成的方 式，而被蝕刻進入該等層堆疊1 0 2，1 0 3，1 0 4，1 0 5， 1 0 6，而此具優勢之處則是在於，因為在此方法中，該基
第17頁 1246200 五、發明說明（14) 板以及，特別地，整合於其中的該光電二極體1 1 0 ^並不 會在將於之後進行更詳盡解釋之製造方法的整個過程中受 到損傷。 一第六擴散阻障層1 0 7，由氮化矽所製成，係會被沈 積於該第五二氧化矽層106c的表面之上，接著，一由二氧 化矽所製成的層1 0 8係會加以沈積在該第六擴散阻障層1 0 7 之上，然後，一第一純化部分層（first passivation partial layer )112，由氮化石夕所製成、並具有一厚度 2 2 0 nm，係會被施加在該由二氧化矽所製成的層1 0 8之上， 並且於其中導入接觸襯墊1 1 1。 更進一步地，一第二純化部分層114，具有一厚度 1 8 Onm，係會被施加在該第一鈍化部分層1 1 2之上，其中， 該第二鈍化部分層則是會額外地覆蓋該溝渠1 1 3的側壁以 及該溝渠1 1 3的底部。 根據本發明，該層堆疊裝置1 0 0係會於第1圖所舉例說 明的左手邊區域中，亦即，鄰接於該光電二極體1 1 0處， 額外地具有會形成一電子電路的多個電晶體，而該等電子 電路則是會被建構為一放大器電路，及/或建構為一類比/ 數位轉換器電路（於第1圖中未顯示）。 用於製造該層堆疊裝置1 0 0的個別方法步驟係會於第 3A圖至第3G圖中進行更詳盡的解釋。 從一體型石夕（bulk silicon)開始著手，一光電二極 體係會被形成於該矽基板1 0 1之中，而其乃是藉由在該矽 基板1 0 1中，利用掺雜原子，依照此示範性實施例係利用
第18頁 1246200 五、發明說明（15) 硼原子、或是二者擇一地利用磷原子，進行之一預先決定 區域的摻雜所加以達成（對照第3 A圖）。 一擴散阻障層1 0 2 a，其係由氮化矽所製成、且具有一 厚度50m，乃會藉由一 CVD方法、或是藉由一 PVD方法而被 施加於該基板1 0 1以及該光電二極體1 1 0之上（對照第3 B 圖）。
在一接續步驟中，正如在第3 C圖中所舉例說明的，一 第一介電層1 0 2 b ，其係由一介電質所製成，舉例而言，由 二氧化矽、或B P S G (糊構$夕酸鹽玻璃）所製成，係會被施 加至該第一擴散阻障層1 0 2 a，之後，利用一就其本身而言 為已知的方法，第一接觸孔洞1 0 2 c係會藉由一微影方法而 加以定義、且接續地加以蝕刻，並由鎢所填滿，以及，接 續地，用於該第一金屬化平面的該等結構乃會利用一適合 的微影方法而加以形成，較佳地是，該第一金屬化平面係 由製造自氮化钽（TaN )的一金屬擴散阻障層（未顯 示），以及銅導體執跡1 0 2 d，換言之，一依照此示範性實 施例而由銅所製成的金屬層1 0 2 d，所加以形成，至於過量 的金屬乃會藉由一化學機械研磨方法（C Μ P方法）而加以 移除。
該第一擴散阻障層1 〇 2 a，該第一介電層1 0 2 b，該第一 接觸孔洞1 0 2 c，以及該第一金屬導體軌跡1 0 2 d係會一起形 成一第一部分層堆疊102。 此程序係亦被稱之為一镶散程序，而作為一替代方 案，該所謂的雙鑲嵌程序係亦可以被用於形成該等金屬化
第19頁 1246200 五、發明説明（16) 乎面。 接下來所敘 面係皆是利用一 因此 第 電層1 0 2 b以及該 圖 而此堆疊 103a在該第一介 上，以及接績地 1 03b於該第二擴 導體軌跡1 0 3 d的 義、並且進行餘 一微影方法而加 該上表面，再接 障層（未顯示） 觸孔洞1 0 3 c以及 充以銅，至於過 以移除，藉此， 因此，該第 而此程序則 堆疊 1 0 2，1 0 3， 分層堆疊1 0 2，1 (對照第3E圖） 因此，每一 係皆會具有一擴 述之該等部分層堆疊的所有該等金屬化平 相對應的方式而加以形成。 二部分層堆疊1 0 3係會被形成於該第一介 第一金屬導體軌跡1 0 2 d之上（對照第3 D 之完成乃是藉由，沈積一第二擴散阻障層 電層102b以及該第一金屬導體軌跡i〇2d之 ’沈積一由二氧化矽所製成之第二介電層 散阻障層l〇3a之上，接著，用於第二金屬 區域係會藉由一合適的微影方法而加以定 刻，之後，第二接觸孔洞1 0 3 c則是會藉由 以定義、並且向下蝕刻至該矽基板1 〇 1的 著，一由氮化鈕（TaN )所製成的擴散阻 係會再次地加以形成，並且，該等第二接 該等用於該第二金屬化平面的區域係會填 量的銅則是會再次地藉由一CMP方法而加 形成第二同導體軌跡103d。 二部分層堆疊1 0 3係已完成。 v 是會不斷地重複，直到所需數量的部分層 1 0 4，1 0 5，1 0 6，依照此實施例，五個部 03，104，105，106，已經完全形成為止 個部分層堆疊1 0 2，1 0 3，1 0 4，1 0 5 散阻障層 1 0 2 a，1 0 3 a，1 0 4 a，1 0 5 a 106
第20頁 1246200 五、發明說明（17) 1 0 6 a，較佳地是，由氮化矽所製成，一介電層1 0 2 b， l〇3b，i〇4b，105b，106b，較佳地是，由二氡化矽、或 BPSG所製成，一金屬擴散阻障層（未顯示），較佳地是， 由氮化鈕所製成，接觸孔洞i 〇 2 c，！ 〇 3 c，1 〇 4 c，i 〇 5 c， 10 6c，以及該分別之金屬平面的金屬導體執跡l〇2d， 103d ， 1〇4d ， 105d ， 106d 。 一第六擴散阻障層1 07，其係由氮化矽 佳地是，具有-厚度1〇〇nm，並係加以沈積 層106b以及該第五金屬導體執跡106d 、Μ第五”迅 圖），接著，-由二氧切所製成的層&(//第3F 在該第六擴散阻障層1 0 7之上，然後，利用二ς加以沈積 接觸孔洞1 0 9係會加以定義，且進行蝕刻，_ =影，法， 金屬導體執跡10 6d上表面為止，接續地，一直^到該第五， 成的一金屬擴散阻障層（未顯示）係會被 2 f 孔洞m的表面之上，之後，一銘層係會破進^等接觸 利用一另一微影方法而進行圖案化，以藉/鍍，以及 111。 稽此形成連接襯墊 已相對應適 作為一替代方案，該等連接襯墊係藉由 應的程序，而產生自銅。 一氮化矽層1 1 2，作為該第一鈍化部 一厚度2 2 0 n m，係被施加至該由二氧化矽: 且具 及該等接觸襯墊111的上表面。 厅衣成的層108以 在一接續步驟中，利用一額外的 體上方的一個區域係會被蝕刻移除，，在該光電二極 卩’在該光電二極
1246200 五、發明說明（18) 體110上方之該區域中的該等層堆疊102 ，103 ，104， 1 0 5，1 0 6係會一非等向性乾蝕刻方法而加以移除，以藉此 形成該溝渠1 1 3 (對照第3 G圖），而該乾蝕刻方法的一蝕 刻步驟則是在該第一氮化矽層1 0 2 a之上時達成。 在一接續步驟中，該第二鈍化部分層1 1 4，其係由氮 化矽所製成、且具有一厚度1 8 0 nm，乃會均勻地加以沈積 在該第一鈍化部分層1 1 2的上方，以及該溝渠1 1 3的所有 壁，亦即，該溝渠1 1 3的側壁以及底部。 最終，利用一另一光罩以及一微影方法，該等連接襯 墊1 1 1係會被移去覆蓋，而該溝渠的該區域，亦即，在該 光電二極體1 1 0上方的該區域，係會維持為改變（對照第1 圖）。 第7圖係顯示根據本發明之該層堆疊裝置的一傳輸曲 線7 0 1 ，再次地，該圖例係顯示該等傳輸係數7 0 2與該輻射 進入之光線之該分別波長7 0 3的關係。 依照本發明之此示範性實施例，該層堆疊裝置之該等 個別層的該層厚度係如下所示： -第一擴散阻障層1 02a : 5nm ; -第一介電層 102b :750nm ; -第二擴散阻障層1 03a : 50nm ; -第二介電層 1 03b : 6 2 0 nm ; -第三擴散阻障層104a :50nm ; -第三介電層104b :720nm ; -第四擴散阻障層1 05a : 70nm ;
第22頁 1246200 五、發明說明（19) -第四介電層105b :1080nm ; -第五擴散阻障層106a : lOOnm ; -第五介電層106b :1300nm ; -第六擴散阻障層：1 OOnm ; -層 1 08 ： 1 3 5 0 nm ； -第一鈍化部分層1 1 2 : 2 2 0 nm ;以及 -第二鈍化部分層1 14 : 180nm。 因此’该兩個鈍化部分層1 1 2以及1 1 4總計係會產生一 總厚度4 0 0 n m，正如一慣用之鈍化層所提供的一樣。 因此’該層堆疊裝置之該等邏輯電路被提供於其中的 該區域係會受到足夠的保護。 所以’根據本發明，其係僅需要相關於根據本發明的 該新程序而重新設定線路程序的遙遠後端（f a r b a c k end ) 〇 第6圖係顯示依照本發明之一第二示範性實施例的一 電腦滑鼠6 0 〇 。 除了一雷射元件6 0 1之外，該電腦滑鼠6 0 0係會於一殼 體607中具有，該CM〇s晶片4 0 0 ，以及還有一分光器6 0 2 ， 而该分光器602乃會將一光束604指向進入自該雷射元件 601到一物體之一表面603之上的一第一部分光束605，其 係^被維持為指向至該物體的該表面6 0 3之上，以及該分 光器係亦會將該光束6 0 4指向進入一第二部分光束6 0 6，其 係會直接被指向該CM〇S晶片4 0 0的方向，其中，該第一部 分光束6 0 5係會自該表面6 0 3被反射，並且，同樣地被部分
第23頁 1246200 五、發明說明（20) 地導向該CMOS晶片4 0 0 。 光線係會藉由一耦接至該CMOS晶片4 0 0、或整合於其 中的評估電路，而產生干擾，因此，若是該光線係經歷一 頻率飄移，例如，受到相關於該表面6 0 3之該感測器之移 動的影響（此係亦稱之為都卜勒效應（D ο p p 1 e r effect ))時，則該電腦滑鼠6 0的速度即可以藉由該干擾 信號而加以計算。 本發明可以清楚分辨地事實係為，根據本發明之一層 堆疊裝置的該金屬堆疊乃會利用一鎖定目標的方式而加以 移除，且一光學適應的氮化矽層係會被沈積，以藉此確保 該撞擊在該CMOS晶片400上之光線朝向該光電二極體的一 最大傳輸。 特別地是，本發明係適合於一光學電腦滑鼠，一般而 言，係適合於在其中被形成之該溝渠1 1 1的高寬比 、（a s p e c t r a t i 〇 )相對而言較大的任何應用。 正如可由第7圖看出，根據本發明，現在，其係有可 能非常簡單地以及可靠地，利用關於藉由該層堆疊裝置而 最佳化該入射光之傳輸的方式，而選擇在該層堆疊裝置中 之該等個別層的厚度。 下列之出版品係於此文件之中作為參考文獻： [1 ] EP 0 9 8 7 7 6 7 A2 ； [2 ] DE 1 9 9 6 3 8 6 4 A1 ;以及 [3] W0 2001/08213 A1 〇
第24頁 1246200 圖式簡單說明 第1圖其係顯示依照本發明之一示範性實施例的一積體層 堆疊裝置的一剖面圖。 第2圖其係顯示依照習知技術之一層堆疊裝置的一傳輸曲 線。 第3A圖至第3G圖其係顯示在製造該層堆疊裝置之方法期 間，該層堆疊裝置於不同時間點時的剖面圖。 第4圖其係顯示依照本發明的示範性實施例，具有多個在 一電子晶片中配置成行及列之層堆疊的一陣列的平 面圖 。
第5圖其係顯示依照本發明之一第一示範性實施例的一電 腦滑鼠的一架構。 第6圖其係顯示依照本發明之一第二示範性實施例的一電 腦滑鼠的一架構。 第7圖其係顯示依照本發明之一示範性實施例，一積體層 堆疊裝置的一傳輸曲線。 元件符號說明： 1 0 1 基板 1 02a、1 02b 第一介電層 102d 第一金屬導體軌跡 1 03a、1 03b 第二介電層 103d 第二金屬導體執跡 1 04a、1 04b 第三介電層 1 0 4 d 第三金屬導體執跡 105a、105b 第四介電層
1 0 0 層堆疊裝置 1 0 2 第一部分層堆疊 1 0 2 c 第一接觸孔洞 1 0 3 第二部分層堆疊 1 0 3 c 第二接觸孔洞 1 0 4 第三部分層堆疊 1 0 4 c 第三接觸孔洞 105 第四部分層堆疊
第25頁 1246200 圖式簡單說明 1 0 5 c 第四接觸孔洞 1 05d 第四金屬導體軌跡 106 第五部分層堆疊 106a 、1 06b 第五介電層 106c 第五接觸孔洞 1 06d 第五金屬導體軌跡 107 第六擴散阻障層 108 二氧化矽製成之層 1 09 接觸孔洞 1 10 光電二極體 111 連接襯墊 112 第一鈍化部分層 113 溝渠 1 14 第二鈍化部分層 201 、7 0 1 傳輸曲線 202 、7 0 2 傳輸係數 203 、7 0 3 波長 400 CMOS晶片 401 CMOS晶片之列 402 C Μ 0 S晶片之行 403 列線 404 行線 500 、6 0 0 電腦滑鼠 501 發光二極體 502 透鏡 503 、6 0 3 物體表面 504 、6 0 7 殼體 601 雷射元件 602 分光器 604 發散之光束 605 第一部分光束 606 第二部分光束
第26頁
Claims (1)
1246200 六、申請專利範圍 1. 一種積體層堆疊裝置，包括： -複數個彼此配置於上的層堆疊，且每一個層堆疊係具 有一金屬層以及一介電層； -至少一積體光電二極體； -一溝渠，其係配置於該光電二極體的上方，且該溝渠 延伸穿透該等層堆疊的至少一部分，使得撞擊在該層 堆疊裝置上的光線會沿著該溝渠而撞擊在該光電二極 體上； -一第一鈍化部分層，其係被施加於該等層堆疊上；以 及 一第二鈍化部分層，其係被施加於該第一鈍化部分層 上以及亦在該溝渠底部與該等溝渠壁上。 2. 根據申請專利範圍第1項所述之積體層堆疊裝置，其 中， 該等層堆疊的至少一部分具有位在該金屬層以及該介 電層之間的一擴散阻障層。 3. 根據申請專利範圍第1或第2項所述之積體層堆疊裝 置，其中， 該金屬層具有銅、或是由銅所構成。 4. 根據申請專利範圍第1或第2項所述之積體層堆疊裝 置，其中， 該介電層具有二氧化矽、或由二氧化矽所構成。 5. 根據申請專利範圍第2項所述之積體層堆疊裝置，其 中，
第27頁 1246200 六、申請專利範圍 而到達該溝渠。 1 2.根據申請專利範圍第1 1項所述之光學感測器， 其中，該殼體係為一照相機殼體，以及其中，該光傳 輸覆蓋係為一玻璃覆蓋。 1 3.根據申請專利範圍第1 0項所述之光學感測器，其中， 該積體層堆疊裝置係被導入一光學灌注組成（opt ical potting composition)之中 。 1 4 .根據申請專利範圍第1 3項所述之光學感測器，其中， 該光學灌注組成係具有環氧樹脂（e ρ ο X y r e s i η )、或 是由壞氧樹脂所構成。 1 5.根據申請專利範圍第1 0項所述之光學感測器， -具有一殼體，以將該積體層堆疊裝置導入其中；以及 -該溝渠係維持為未覆蓋。 1 6 .根據申請專利範圍第1 0項所述之光學感測器， -具有一殼體，以將該積體層堆疊裝置導入其中；以及 -一光學透鏡係被提供在該等溝渠的至少一部分之中， 且該透鏡覆蓋分別之溝渠的至少一部分。 1 7. —種製造一積體層堆疊裝置的方法，其中： -形成複數個彼此配置於上的層堆疊，且每一個層堆疊 具有一金屬層以及一介電層； -施加一第一鈍化部分層於該等層堆疊之上； -移除該等層堆疊在至少一積體光電二極體上方的至少 一部分，使得撞擊在該層堆疊裝置上的光線沿著該溝 渠而撞擊在該光電二極體之上’且在形成該溝渠的期
第29頁 1246200 六、申請專利範圍 間，移除在形成該溝渠之區域中的該第一鈍化部分 層；以及 -在形成該溝渠之後，施加一第二鈍化部分層於該第一 鈍化部分層之上以及該溝渠底部與該等溝渠壁之上。 1 8.根據申請專利範圍第1 7項所述之方法，其中， 該等層堆疊的至少一部分在移除該等層堆疊的至少一 部分的步驟中亦被移除。 1 9.根據申請專利範圍第1 7或第1 8項所述之方法，其中， 該等層堆疊的至少一部分係具有銅。
第30頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10345453A DE10345453B4 (de) | 2003-09-30 | 2003-09-30 | Verfahren zum Herstellen eines optischen Sensors mit einer integrierten Schichtstapel-Anordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200514266A TW200514266A (en) | 2005-04-16 |
| TWI246200B true TWI246200B (en) | 2005-12-21 |
Family
ID=34399088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093129497A TWI246200B (en) | 2003-09-30 | 2004-09-29 | Integrated layer stack arrangement, optical sensor and method for producing an integrated layer stack arrangement |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7545016B2 (zh) |
| DE (1) | DE10345453B4 (zh) |
| TW (1) | TWI246200B (zh) |
| WO (1) | WO2005034242A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10345453B4 (de) * | 2003-09-30 | 2009-08-20 | Infineon Technologies Ag | Verfahren zum Herstellen eines optischen Sensors mit einer integrierten Schichtstapel-Anordnung |
| US7217651B2 (en) * | 2004-07-28 | 2007-05-15 | Intel Corporation | Interconnects with interlocks |
| JP2007242676A (ja) * | 2006-03-06 | 2007-09-20 | Sanyo Electric Co Ltd | 半導体装置製造方法 |
| US7973271B2 (en) * | 2006-12-08 | 2011-07-05 | Sony Corporation | Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera |
| JP5402083B2 (ja) * | 2008-09-29 | 2014-01-29 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP5921129B2 (ja) * | 2011-02-09 | 2016-05-24 | キヤノン株式会社 | 固体撮像装置、及び固体撮像装置の製造方法 |
| EP2677545A1 (en) | 2012-06-22 | 2013-12-25 | ams AG | Method of producing a photodiode with improved responsivity |
| CN103606543A (zh) * | 2013-11-22 | 2014-02-26 | 江阴长电先进封装有限公司 | 一种再布线金属层及其制作方法 |
| US9465973B1 (en) * | 2015-03-19 | 2016-10-11 | Sunasic Technologies, Inc. | Enhanced capacitive fingerprint sensing unit |
| US10133905B2 (en) * | 2015-12-04 | 2018-11-20 | Sunasic Technologies, Inc. | Capacitive fingerprint sensing unit and enhanced capacitive fingerprint reader |
| US10854658B2 (en) * | 2018-07-16 | 2020-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor with sidewall protection and method of making same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4606115A (en) * | 1985-05-14 | 1986-08-19 | Motorola, Inc. | Method of manufacturing optically sensitive semiconductor devices including anti-reflective coatings |
| US5091018A (en) * | 1989-04-17 | 1992-02-25 | The Boeing Company | Tandem photovoltaic solar cell with III-V diffused junction booster cell |
| US5719075A (en) * | 1995-07-31 | 1998-02-17 | Eastman Kodak Company | Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal |
| US6218719B1 (en) * | 1998-09-18 | 2001-04-17 | Capella Microsystems, Inc. | Photodetector and device employing the photodetector for converting an optical signal into an electrical signal |
| US6255217B1 (en) * | 1999-01-04 | 2001-07-03 | International Business Machines Corporation | Plasma treatment to enhance inorganic dielectric adhesion to copper |
| US6342733B1 (en) * | 1999-07-27 | 2002-01-29 | International Business Machines Corporation | Reduced electromigration and stressed induced migration of Cu wires by surface coating |
| DE10022660A1 (de) * | 2000-04-28 | 2001-11-08 | Infineon Technologies Ag | Optischer Sensor |
| US6846899B2 (en) * | 2002-10-01 | 2005-01-25 | Chartered Semiconductor Manufacturing Ltd. | Poly(arylene ether) dielectrics |
| US7067895B1 (en) * | 2003-01-10 | 2006-06-27 | Eastman Kodak Company | Color imager cell with transistors formed under the photodiodes |
| DE10345453B4 (de) * | 2003-09-30 | 2009-08-20 | Infineon Technologies Ag | Verfahren zum Herstellen eines optischen Sensors mit einer integrierten Schichtstapel-Anordnung |
| US7193289B2 (en) * | 2004-11-30 | 2007-03-20 | International Business Machines Corporation | Damascene copper wiring image sensor |
| KR100791346B1 (ko) * | 2006-12-05 | 2008-01-03 | 삼성전자주식회사 | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 |
| KR100818525B1 (ko) * | 2006-12-20 | 2008-03-31 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그의 제조방법 |
| US7803647B2 (en) * | 2007-02-08 | 2010-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical transmission improvement on multi-dielectric structure in advance CMOS imager |
-
2003
- 2003-09-30 DE DE10345453A patent/DE10345453B4/de not_active Expired - Fee Related
-
2004
- 2004-09-29 TW TW093129497A patent/TWI246200B/zh not_active IP Right Cessation
- 2004-09-29 WO PCT/DE2004/002165 patent/WO2005034242A1/de active Application Filing
-
2006
- 2006-03-28 US US11/391,613 patent/US7545016B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060261430A1 (en) | 2006-11-23 |
| TW200514266A (en) | 2005-04-16 |
| DE10345453B4 (de) | 2009-08-20 |
| DE10345453A1 (de) | 2005-05-04 |
| US7545016B2 (en) | 2009-06-09 |
| WO2005034242A1 (de) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545016B2 (en) | Integrated layer stack arrangement, optical sensor and method for producing an integrated layer stack arrangement | |
| US9478581B2 (en) | Grids in backside illumination image sensor chips and methods for forming the same | |
| US7745250B2 (en) | Image sensor and method for manufacturing the same | |
| TWI541939B (zh) | 半導體元件及其製造方法 | |
| US9412719B2 (en) | 3DIC interconnect apparatus and method | |
| US9978784B2 (en) | Grids in backside illumination image sensor chips and methods for forming the same | |
| KR100687102B1 (ko) | 이미지 센서 및 그 제조 방법. | |
| US10056353B2 (en) | 3DIC interconnect apparatus and method | |
| US7189957B2 (en) | Methods to improve photonic performances of photo-sensitive integrated circuits | |
| US6440833B1 (en) | Method of protecting a copper pad structure during a fuse opening procedure | |
| US8558387B2 (en) | Semiconductor device including bottom surface wiring and manfacturing method of the semiconductor device | |
| TWI380404B (zh) | ||
| US20090124073A1 (en) | Semiconductor device with bonding pad | |
| JP2003324189A (ja) | 固体撮像素子及び固体撮像装置、並びにこれらの製造方法 | |
| US8022453B2 (en) | Image sensor and manufacturing method for same | |
| US8207609B2 (en) | Optically transparent wires for secure circuits and methods of making same | |
| KR100798276B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US20070207564A1 (en) | Method for manufacturing a semiconductor device | |
| US9929303B2 (en) | Method of manufacturing solid-state image sensor | |
| KR100783276B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100854925B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US20220285423A1 (en) | Chip package and method for forming the same | |
| KR100860467B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR100859483B1 (ko) | 이미지 센서의 제조 방법 | |
| KR20100073786A (ko) | 이미지센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |