TWI242712B - Hiding refresh of memory and refresh-hidden memory - Google Patents
Hiding refresh of memory and refresh-hidden memory Download PDFInfo
- Publication number
- TWI242712B TWI242712B TW091122136A TW91122136A TWI242712B TW I242712 B TWI242712 B TW I242712B TW 091122136 A TW091122136 A TW 091122136A TW 91122136 A TW91122136 A TW 91122136A TW I242712 B TWI242712 B TW I242712B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- cache
- cache memory
- bank
- access
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Description
1242712 A7 B7 五、發明説明(1 ) 發明領域 本發明係屬於記憶體架構及管理之領域。更特別的是’ 本發明提供一種方法、裝置、系統以及機器可讀取媒體以 隱藏記憶體陣列,如動態隨機存取記憶體之更新週期。 發明背景 處理器之現行趨勢已經為包含更多晶載記憶體階層以降 低平均之等待時間以及滿足頻寬需求。傳統之晶載快取記 憶體以靜態隨機存取記憶體(SRAM)製作而非動態隨機存取 記憶體(DRAM)。然而,各SRAM記憶胞由6個電晶體組 成,消耗大量半導體面積而DRAM記憶胞可以包括一單一存 取電晶體耦合至一電容器以儲存電荷。因此,對於同量之 資料儲存DRAM可以消耗較少面積。 使用邏輯DRAM或嵌入式DRAM製作晶載快取記憶體’例 如,由記憶體密度之立場而言可以是一個良好選擇方案, 但是DRAM記憶胞需要週期性地更新,延緩存取該DRAM。 在更新週期期間延緩存取可能造成可變等待時間,而增加 一記憶體或是快取記憶體介面之複雜度。例如,一處理器 可能需要額外介面電路接收何時存取被可以執行或是再測 試一 DRAM裝置之存取之一指示。所以,一 SRAM結合 DRAM使用以消除記憶體介面之複雜度而在記憶體密度上妥 協。 圖式之簡單說明 在附圖中,類似參考數字指示類似元件: 圖1描繪包括經由一匯流排耦合至一代理程式以及更新隱 -4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) x^712
發明説明( n圮憶體之嵌入式 圖☆ 更新1^藏記憶體之一處理哭 “田繪更新隱藏 處理态。 圖3描繪全域體之一具體實施例。 圖4描繪全域匯济、' ^藏更新週期之一具體實施例。 圖5描緣隱藏更新職更新週期之另一具體實施例。 圖6a-f描繪隱藏1^之具體實施例流程圖。 圖If描繪隱藏更新=之具體實施例詳細流程圖。 月私7之一機器可讀取媒體。 下文為本發明在附会 明。該些舉例星俨者 田、”w +列具體實施例詳細說 go 、 ^ 貝^例如此詳細說明以清#、、蓋捅太八 望4…、'而,提供之細節量不意圖限制該此呈俨每施例之期 望變化。4日矽Μ 1 W说二具月豆貝%例之期 單獨“ Ϊ =明之具體實施例變化太多以致於無法 施例f 砰細說明是被設計為使該些具體實 Μ對熟知相關技藝之人士為明顯。 厶至j疋圖㈠田~ 一處理器100,包括經由一匯流排160耦 代理私式1 70之嵌入式更新隱藏記憶體1 20以及經由 、、浐式1 7 〇耗5至更新隱藏記憶體1 9 0。處理器1 〇 〇例如可 以為一個人電腦或一個人數位助理之一般目的中央處理單 元。處理态100可以包括經由一記憶體控制器丨4〇,如一快 取圮憶體控制器耦合至更新隱藏記憶體i 2〇之核心丨丨〇。該 核〜1 1 〇可以被耦合至該更新隱藏記憶體12〇以維護經常由 該核心1 1〇存取之資料或指令。在一些具體實施例中,處理 為1〇〇可以為一多處理器(MP)系統之部分或是完成一 MP。 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1242712
五、發明説明(3 在-MP系統中’例如’至少—處理器可以更新隱藏記憶 體’如更新隱藏記憶體120以&更新隱藏記憶體19〇可以服 務至少一處理器。 代理程式170,可以包括電路如北橋及南橋或是一記憶體 控制器集線器和輸入-輸出(ί/ 〇)控制器集線器以及可以經由 匯流排160被耦合至處理器100以請求處理器1〇〇執行工作, 如浮點算術及邏輯運算或是解碼及執行指令。例如,代理 程式170可以經由匯流排160轉送處理器1〇〇之一指令以執 行。該些指令可使處理器100由代理程式17〇存取更:障藏 記憶體19〇以獲得f料或碼以執行指令。在—些具體實施例 中’更新隱藏記憶體120可以包括將被寫至更㈣藏記情體 ⑽之破修正資料’所以處理器1〇〇可以存取更新隱藏記情 體190’以及在許多具體實施例中’代理程式17〇可以直接 存取更新隱藏記憶體190。核心110可以將由系統記憶體掏 取之貧料或碼儲存至更新隱藏記憶體12〇内以促進當代理程 式1 7 0發出一類似或相同請求時之較快存取。 更新隱藏記憶體12〇可以包括應該被週期性更新之記憶胞 以維護儲存於該記憶胞之記憶體元件内之資料。由於更新 te藏記憶體120可以具有小於一更新週期之存取之實質上一 致之等待時間,所以該些更新週期可以被隱藏至Z該: 1思體之一裝置内。更新隱藏記憶體120可以包括經由至,丨、二 全域匯流排輕合至一記憶庫之快取記憶體記憶庫工以及= 搞合至該至少二全域匯流排之一記憶體控制器。在—此呈 體實施例中,更新隱藏記憶體12G亦可以包括#合至—列解 -6 - 本紙張尺度適用中® S家標準(CNS) A4規格(2ι〇χ297公 1242712
、發明説明(4 馬态之一杯籤緩衝器以維 體與—記憶庫之—線記憶體之間2取之—線記憶 施例中,該更新隱藏記憶體120可以:聯性。在其他具體實 器以指示何時該快取記憶體之一匕括一已使用位元緩衝 相對應記憶體線新。在記憶體較-記憶庫之一 及/或已使用位元緩衝器可以在;::例二該標藏緩衝器 該快取記憶體可以為經由至少二八^思肢中結合。 二記憶庫之-記憶庫(在一卿::域匯:排耗合至一第 體)以維護當該第二 二:=”於快取記憶 憶庫之内容。當更新&“ 使用於存取時存取該第二記 m τ〜 4為擱置或是在更新週期期間時該第_ 。己U可能不可使用於存取。例如,當一:::一 以及更新隱藏記情俨丨2 。〜庫正破更新 取請求可以籍由二”Γ: 庫之存取請求時,該存 -寫入請求日::取記憶體而被滿足。當該存取為 資料.焊4 q貝料可以被寫至該快取記憶體以及血今 ΓΤ 憶庫以及列結合。在該記憶庫變為可使: ::寫;該記憶庫。在-些狀況中,當-更新擱置 庫以及一寫入請求為該記憶庫發出時,該更新可以 擋以及資料可以被寫至該記憶庫。 乂破阻 方面田存取為正被更新之一記憶庫之資料之U !_,該資料可以由該快取記憶體讀取以滿…: 晴求。例如,在讀取-記憶庫之一線之後,該線之^ Τ以被料㈣快取記憶體内。下次在減憶庫之: 或是擱置更新期間,—存取請求讀取該線時,該資料可以 X 297公釐) 巾 _ 轉準(CNS) 1242712 A7 B7 五、發明説明(5 ) 由該庫之記憶體線快取記憶體版本擷取。在一些狀況中, 一記憶庫之更新可以被阻擋以回應該請求讀取一線記憶體 以及將該線寫至該快取記憶體内。 更新隱藏記憶體1 20之該至少二全域匯流排可以被設計為 加強使用一快取記憶體維護一致之存取等待時間。至少二 全域匯流排可以包括一全域匯流排耦合至少一快取記憶體 到至少一記憶庫。至少二全域匯流排亦可以被耦合至記憶 體控制器140以協調介於該快取記憶體與該記憶庫之間之調 換。 在一些具體實施例中,該至少二全域匯流排可以包括二 對全域匯流排以實質上同時維護該快取記憶體之一操作以 及一記憶庫之一操作。例如,當由第二全域匯流排對寫入 資料至一快取記憶體庫時,記憶體控制器140可以協調由一 記憶庫讀取資料至一第一全域匯流排對上。在其他具體實 施例中,三全域匯流排可以藉由利用該些全域匯流排之二 匯流排上資料之二元品質而被使用以取代二全域匯流排 對。例如,將被寫在一記憶庫上之資料可以在一對全域匯 流排上以及由第二記憶庫產生之一 1或0指示可以在第三全 域匯流排上以被寫至一快取記憶體。耦合至該快取記憶體 以及第三全域匯流排之一電路可以決定將被寫至該快取記 憶體之二元資訊與第一對全域匯流排上之資料相同,所以 該快取記憶體可以將該第一對全域匯流排產生之資料寫 入。另一方面,該電路可以決定將被寫至該快取記憶體之 二元資訊為第一對全域匯流排上之資訊之補數以及互斥或 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1242712
(R)建輯可以被用以將該第一對全域匯流排產生之a、, 寫至該快取記憶體庫。 貝、料 邊圮憶體控制器140可以包括邏輯以協調寫入資料至—, 取記憶體以避免延遲在& #卜立虔,., 快 兄I避仔取圮丨思庫。例如,記憶體控帝 140可以處置多重連續寫入相同記憶庫以及該多重寫入: =該記憶庫之一更新衝突。該記憶體控制器14〇可以在誃, 2庫更新期間將該些連續寫入之各寫入加以寫至快取記^ 也以及設定各線之已使用位元至快取記憶體以指示該記^ f之快取記憶體線較儲存於該記憶庫之資料新。該記憶: 控制器140可以將該快取記憶體之記憶體以該第一記憶庫碉 換實質上同時存取一不同記憶庫。例如,該記憶體控制器 1 40可以將資料由該快取記憶體清除至該第一記憶庫以及實 I上同時寫至一第二記憶庫。 記憶體控制器140亦可以處置當連續讀取發至相同記憶庫 產生日守之一更新衝突。例如,當多連續讀取由一第一記憒 庫請求時,一更新搁置於該第一記憶庫,而且該快取記憶 體充滿資料以更新一第二記憶庫,該記憶體控制器1 4〇可以 阻擒遠更新至該第一記憶庫以滿足該存取請求以及將資料 寫至該快取記憶體庫。實質上同時,該記憶體控制器i40可 以4快取δ己憶體更新一列或一線第二記憶庫。更特別的 是’當該第一記憶庫包括1 0列或1 0線記憶體時,該第一記 fe'庫之更新可以被阻擋1 0循環而該快取記憶體被清除以及 以該第一記憶庫之内容加以移植。 在一些具體實施例中,該快取記憶體可以包括至少一記 -9-本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1242712
?庠之部這些具體實施例之數個具體實施例包括一標 :緩衝器以及與該多數快取記憶體部分相關之邏輯以允許 :些多重快取記憶體部分實質上與一單一庫記憶體類似地 小用。在其他具體實施例中’該些快取記憶體可以包括至 〆-記憶操作為-單-庫或是劃分為,如碼、資料、 服務之邏輯庫及/或服務之代理程式之種類。例如,一快取 :憶體二或其中之部分可以作用為記憶庫…之快取記憶 歧’—第二快取記憶體可以儲存代表高百分比快取記憶體 需求之二代理程式之快取記憶體,以及第三快取記憶體可 以處置其餘之快取記憶體需求。在這些具體實施例之數個 具體實施例中’記憶體控制器刚可以依據實際使用分配可 使用之快取記憶體。 許多具體實施例製作該更新隱藏記憶體之快取記憶體之 直接映射。當直接映射至快取記憶體時’ 4記憶體位置被 映射至―單—快取記憶體線,該線為該記憶體位置與許多 其他記憶體位置共享。該記憶體位置可與該快取記憶體線 競爭,以致於共旱該快取記憶體線之該些多數位置之一位 置在一既定時間可以使用該快取記憶體線。因此,快取記 憶體之直接映射允許該記憶體控制器丨4〇之電路以一非複雜 設計快速檢查命中。例如,當該快取記憶體包括與各記憔 庫相同數目之線時,快取記憶體之第N線可以服務每個記憶 庫之第N線。所以,當一存取之一請求被接收時,該記憶體 控制器140可以藉由比較該存取之線號相關之標籤與該存取 之庫位址而決定相對應於該存取位址之線是否儲存於快取 -10 -
本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 五、 發明説明(8 f己憶體中。 =具體貫施例可以製作該快取記憶體之全關聯快取記 於該更新隱藏記憶體⑶及爾。全關聯快取記 心、射了以允許任何記憶體位置被儲存於各快取記情俨 然而:該全關聯快取記憶體映射可能包括複雜I: 映私"'法Ά查一命中。即使如Λ ’但全關聯快取記悻俨 、射可以提供一較佳命中比率於相同大小快取記憶體。… ‘具體實施例可以藉由製作快取記憶體之Ν•路集合關 心思體映射於該更新隱藏記憶體140及190中而妥協 間:。及命中比率之直接映射與全關聯快取記憶體映射之 路7K °關如快取'己憶體映射可以將該快取記憶體分 條快取記憶體線之集合,其中各集合可以被任何 冗憶體位址共享。 一―些具體實施例可以包括成塊快取記憶體以及一此且體 =例包㈣成塊快取記憶體。成塊快取記憶體一二^以 二“成凊求。在-快取記憶體失誤之後,該快取記 ^可以等待㈣統記憶體或是更«藏記憶體190供應資 另一方© ’非成塊快取記憶體可具有當等待該李统記 憶體供應失誤之資料時在其他請求上工作之能力。 體實施例可以不用區別而快取記憶體資料以及處 且:令。然而’―些具體實施例可以劃分快取記憶體, 插::之「快取記憶體以及資料之一分別快取記憶體。一 式可以依據應用而較其他方式更有效率。 現在參考圖2’顯示更新隱藏記憶體之—具體實施例。該 1242712 A7 _____B7 五、發明説明(9 ) 更新隱藏記憶體可以包括一記憶體區段29丨以及一邏輯區段 292。泫記憶體區段29 1包括記憶庫2〇〇、記憶庫2 1 〇以及快 取記憶體庫230。該記憶庫200及210以及快取記憶體庫230 T以包括動悲ό己丨思體。该記憶庫2 〇 〇及2 1 〇可以回應存取請 求而儲存及擷取資料。快取記憶體庫23〇可以被耦合至該記 憶庫200及210以經由至少二全域匯流排237調換多線記憶 體。標籤緩衝器225可以結合一標籤與快取記憶體庫23〇之 線之一標籤以追蹤該快取記憶體線之來源(例如,記憶庫與 列)。此外,標籤緩衝器225可以包括已使用位元緩衝器22〇 之記憶體以指示何時快取記憶體庫23〇之快取記憶體線可以 包括資料以寫至該來源。例如,當將資料寫至一記憶庫之 一線之一存取與該記憶庫之更新衝突時,記憶體控制器28〇 可以寫資料至快取記憶體庫230以及設定該快取記憶體線之 一已使用位兀。在次一可使用循環時,記憶體控制器28〇可 以由該快取記憶體線寫資料至該記憶庫。 該更新隱藏記憶體之一邏輯區段292可以包括一記憶體控 制器280 ; —庫解碼器240 ; 一更新指標、邏輯以及解碼= 2 5 0,一列解碼态2 6 0以及區域位址解碼器2 〇 5、2 1 5以及 23 5。該庫解碼器240可以包括邏輯以解碼一位址之一庫部 分,例如,區別記憶庫200之一位址與記憶庫21〇之一位 址。該列解碼器260可以由一存取請求解碼一位址之第二部 分,包括一列位址,以及邏輯2〇5、2 1 5以及23 5可以解碼區 域庫位址,依據與該位址相關之記憶庫。此外,選擇一圮 ’丨思庫之一列及標籤緩衝器可以提供與該記憶庫相關之快取 -12- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公 1242712 -—---— B7 五、發明説明(ΐο ) " ' -- 。己U肢線。在其他具體貫施例中,列解碼器2 $ 〇可以包括邏 輯以解碼標籤緩衝器225之標籤以決定介於快取記憶體庫 230之一線與一記憶庫2〇〇或記憶庫2 1 〇之間之相關性。 遴輯205、215以及23 5可以決定何記憶庫可以被存取。在 目可具體實施例中,邏輯2〇5、215以及23 5可以由庫解碼器 240 ;更新指標、邏輯以及解碼器25〇以及標籤緩衝器2乃接 收資訊以決定何記憶庫將存取,藉由從該更新指標、邏輯 以及解碼器250或是該列解碼器26〇選擇致能信號。記憶體 控制裔280尚可以包含邏輯以協調介於該些庫至該至少二全 域匯流排237之間之資料傳送。 更新指標、邏輯以及解碼器25〇可以包括邏輯以決定何時 圮憶庫200、記憶庫2 1 〇以及快取記憶體庫23 〇之一列可以被 更新。σ亥些5己丨思庫可以依序被更新,以致於該指標可以包 括指示將被更新之次記憶庫及列之一號碼。更新指標、邏 輯以及解碼器250之邏輯可以決定何時為一記憶庫啟動一更 新以及更新該記憶庫。在一些具體實施例中,該邏輯尚可 以決定何時一記憶庫以及列之擱置更新可以被阻擋。最 後,該更新指標、邏輯以及解碼器25〇可以解碼由該指標指 不之記憶庫及列以啟動一更新週期以及比較該指標位址與 一存取一位址或是與一線快取記憶體相關之一標籤。 記憶體控制器280,回應接收存取一記憶庫之一請求,可 以依據該標籤緩衝器225之一標籤值、該存取請求之位址之 庫襴位以及何時一更新被擱置、該更新指標欄位決定一動 作。該記憶體控制器280可以存取該標籤緩衝器225、比較 -13- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297^57 1242712 A7 ^ ----__ B7 五、發明説明^一")~^~-—-- ^ t籤,衝态與該庫位址以及比較該標籤緩衝器225與更新 9 8每所1〜輯以及解碼态2 50產生之更新指標。記憶體控制器 貝貝上可以避免介於存取一記憶庫與藉由更新指標、邏 ^以及解碼器25Q決定之—更新之間之衝突。在-些具體實 ^例中,§己憶體控制器280可以被設計為藉由阻擋該更新多 數彳盾環而解決介於一更新與一存取之間之一些衝突。 己匕把控制為’ 280可以經由至少二全域匯流排237調換一 L庫如。己饫庫2〇〇和記憶庫2 1 〇之記憶體與快取記憶體庫 230。例如,一調換操作可以包括二動作:(υ實質上同時 之由3己丨思庫2〇〇之一讀取以及寫至快取記憶體庫23〇 ;以及 (2)實質上同時之由該快取記憶體庫23〇之一讀取以及一寫 入至記憶庫2 1 0。在一些具體實施例中,例如,該二動作可 以在一單一循環内完成。該至少二全域匯流排237可以提供 一裝置完成這些操作以及可以依據應用被設計成不同。圖3 及圖4顯示該至少二全域匯流排2 3 7之一對舉例具體實施 例。 在一些具體實施例中’該記憶體控制器280可以能夠接收 一指令以該快取記憶體之内容更新該些記憶庫,例如,清 除該快取記憶體。清除該快取記憶體可以被完成以將該快 取記憶體以及該些記憶庫加以同步,以致於沒有失去時效 之資料。 現在參考圖3,顯示包括二對全域匯流排之至少二全域匯 流排之一例子。該具體實施例包括第一對全域匯流排360, Β1及m ;以及第二對全域匯流排365,Β2及m。該二對全 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1242712 A7 _____ B7 五、發明説明(12 ) 域匯流排360及365可以分別經由存取電晶體3丨〇及315 ; 34〇 及345以及370及375耦合記憶庫3〇〇、記憶庫33〇以及快取記 憶體庫350至個別區域匯流排3〇5、335及3 55。 。亥逗fe體陣列可以劃分為次陣列,如記憶庫3〇〇及32〇。 各-人陣列具有區域匯流排以存取一記憶胞。一感應放大器 可以與各區域匯流排對結合以放大該記憶胞之電荷以及加 強寫回資料,或是當該記憶胞之讀取為毀滅性讀取如為 DRAM時更新該記憶胞。該記憶胞之值在為一自我更新或是 一讀期間復原。該自我更新可以包括讀至區域匯流排而不 用傳遞該些内容至一全域匯流排,以致於在該自我更新期 間區域存取電晶體為關閉。另一方面,在一讀操作期間, 一更新可以和傳遞一記憶胞之内容至一全域匯流排結合發 生。此外,一寫入操作可以傳遞一全域匯流排之内容至一 區域匯流排以寫該全域匯流排之内容至一記憶胞内。 在目前具體實施例中,該至少二全域匯流排可以被設計 以依據一記憶體控制器之指令加強調換記憶體。例如,當 一寫入存取被請求以及一更新為記憶庫33〇擱置時,記憶^ 控制器可以實質上同時由快取記憶體庫35〇清除至記憶^ 300、寫該存取之資料至一快取記憶體線以及更新記恨庫 330 °存取電晶體340及345在記憶庫330更新期間可以為關 閉。全域匯流排對360在一循環之早期部分可以經由存取+ 晶體3 7 0被耦合至區域匯流排對3 5 5,以從快取記憶體庫3, 讀取資料。在該循環之讀階段之後置放資料於全域匯流排 對j 6 0上’存取電晶體3 7 0關閉全域匯流排對3 6 〇之讀取广 仔 -15-
1242712 A7 B7 五 發明説明 以及經由存取電晶體375開啟全域匯流排對之 取。開啟全域匯流排對365之寫入存取可以在 产子 同階段回應所請求之寫入存取而加速寫資料至—快:記情 體線,所以該記憶庫3 3 0可以被更新而 入存取之等待時間。纟更^不心一請求之寫 2-些具:體實施例中’該至少二全域匯流排亦可以加速 二貝上同%由一庫讀取、寫至快取記憶體、由快取記憶體 頃取以及寫至另-庫。例如’資料可以由記憶庫讀取以 :置放於匯流排365 B2及纪上。實質上同時,由快取記憶 肢之一項取可以置放於匯流排36〇 β1及一上。在相同循環 之較彳交階段,快取記憶體庫35〇可以中斷匯流排之讀取 存取以及由全域匯流排對365寫資料至一快取記憶體缘。在 匯流排360上之資料可以在相同循環期間實質上同時被寫至 記憶庫3 3 0。 該至少二全域匯流排之許多具體實施例包括耦合至少二 記憶庫300及330至至少一快取記憶體如快取記憶體庫之 至少二對全域匯流排。在其他具體實施例中,以耦合至 XOR邏輯之一全域匯流排之二全域匯流排對之組合,如圖4 顯示,可以被使用。 現在芩考圖4,顯示另一至少二全域匯流排。圖4之該至 少二全域匯流排可以經由各記憶庫41〇、43〇及47〇之區域位 凡線耦合記憶庫400、記憶庫42〇以及快取記憶體庫45〇。至 少二全域匯流排可以包括一全域匯流排對B丨及一以及經由 包括XOR逖輯440之一電路耦合至該全域匯流排對之全域匯 _ - 16- 本紙張尺度適用中國國豕標準(CNS) A4規格(21〇 X 297公爱) 1242712 五、發明説明
流排m之一第三匯流排48〇。 類似於圖3之該至少-人a广+ , 主/ 一全域匯流排,圖4之至少二全域匯 流排可以在一單一循環 a 早伲衣期間執灯二讀以及二寫操作。當一 快取記憶體庫450涉及一讀取及一窝 > 芦、取及冩入、二言買或二寫時,該 至〉、二全域匯流排在一循環期間容納二讀及二寫。例如, 當期望介於記憶庫彻與快取記憶體庫45〇之間調換記伊體 以及介於快取記憶體庫450與記憶庫4〇〇之間調換記憶體 時’快取記憶體450可以讀取資料以及置放該資料於區域匯 流排對470上以及記憶庫4⑼可以經由存取電晶體417置放一 讀取之代表於該全域匯流排對465上。實質上同時,電路 440可以比較區域匯流排對47〇與全域匯流排對465之内容。 在相同循%之另一階段期間,當全域匯流排對465包括與區 域匯流排對470相同資料時,快取記憶體庫45〇之資料:以 經由存取電晶體417由全域匯流排對465被寫至記憶庫4〇〇 内。 否則,電路440之XOR邏輯可以將區域匯流排47〇之全域 位元之補數’ G寫在第三全域匯流排4 8 〇上以及記憶庫4 〇 〇可 以經由第三全域匯流排480以及存取電晶體4 1 5寫全域匯流 排對3 6 5上之位元之補數。在另一狀況中,在該快取記憶體 庫450可以寫至區域匯流排對47〇以及記憶庫4〇〇寫至全域匯 流排對4 6 5之後’記憶庫4 2 0可以經由第三全域匯流排4 8 0以 及電路440之XOR邏輯寫全域匯流排對365之内容或是全域 匯流排對365之内容之補數。 在一些具體實施例中,當至少一全域匯流排對被使用及/ -17 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 1242712 五、發明説明(15 或至少^一快取記情德可伟闲L、; μ & 、、 u j使用以储存資料時,至少一全域1 排乂及匕括XOR避輯如全域匯流排彻以及電路糊之電 路可以被使用以增加實f上同時可以被執行之存取數目。 現在參考圖5,顯示隱藏一更新週期之具體實施例之流程 圖。該流程圖包括接收一記憶庫内容之存取請求·、維護 :快取記憶體之記憶庫之内容51〇,而且存取該記憶庫和該 記憶體之内容實質上並行於回應該維護以及回應該請 求貫質上與更新該記憶庫之一等待時間無關530。接收一己 存取請求5°°可以接收-請求以由-記憶庫讀取 枓或疋寫貧料至一記憶庫。-核心或是-處理器經由— 记fe體控制器,例如,可以啟動該請求。 在許多具體實施射,接收—記憶庫内容之存取請求500 以包括接收包括一庫位址和一列位址之一位址。數個具 體實施例包括由一聰明快取記憶體系統接收一記二 之存取請求500 ’該系統認知特定類型之由中央處2 :叫頻繁存取之資料或指令以及健存該資料於—記憶 σ可用於快取記憶體之一快取記憶體控制器。 :收-記憶庫内容之存取請求500可以包括當一更新為 日“妾收-存取請求5。5。當―更新“置時接收—主 可以包括接收_記憶體位址之—存取請求,: 圮憶體位址以一搁置更新常駐在一記憶庫内。另外:、去j 更新為搁置時接收一存取請求5〇5,可田 取記憶體版本之一記憶體位址之資料心接快 冗憶體版本具有一擱置更新。 Λ ^取 1242712 A7 B7 五、發明説明(16 維護一快取5己憶體之記情座之肉— ,..^ ^ 。y皁之内谷5 1 〇可以包括決疋一灵 新與該存取衝突5 15。沐t . ., 、疋一更新與該存取衝突5 1 5可以決 定該衝突、決定記憶庫和快取勺 & τ的取Z fe體之狀態以及決定一序 列操作以加速泫存取。決定一争拓 , 心 更新與该存取衝突5 1 5可以包 括決定一更新與一讀取或g Λ & t 次冩入凊求衝突。決定一更新與一 讀取或寫入請求衝突可以包括半卞 枯决疋相對應於該存取之記憶 庫為一更新標示。 仍然參考圖5 ’維護一快取記憶體之記憶庫之内容训尚 可以包括決定記憶庫和快取記憶體之狀態。^記憶庫和 快取記憶體之狀態可以包括比較一標籤缓衝器之一標籤與 該存取之庫位址以決定何時一快取—辦 η ^厌取5己丨思體包括該記憶庫之 資料以存取。纟一些具體實施例中,決定記憶庫和快取吃 憶體之狀態可以包括決定是否一已使用位元緩衝器之一已 使用位元被設定。當一更新為撊罟护 、五Α ^ 啊馮獨置¥,決夂記憶庫和快取 記憶體之狀態可以包括比較一標籤緩衝器產生之一標籤與 一更新指標及/或比較一庫位址與一更新指標。 〃 另外,維護一快取記憶體之記憶庫之内容5〗〇尚可以包括 決定用於加速存取之一組操作,其可以包括決定一讀取浐 取必須被寫至一快取記憶體;決定一讀取存取必須由一 ^ 取記憶體讀取;決定一更新必須被阻擋直到〜讀取存取或 寫入存取在一記憶庫上執行;決定一記憶庫之一讀取必項 與寫至一快取記憶體實質上同時執行;決定寫至一記情庫 必須與由該快取記憶體讀取實質上同時執行絮 T。决疋一組 操作以加速存取尚可以包括發出一組指令以穿士 U战一組彳呆作 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1242712 A7 B7 五、發明説明(17 ) 及/或控制該些操作之順序。 在一些具體實施例中,維護一快取記憶體 容5 1 0可以包括直接映射一線記憶庫至該快取 儲存與該線記憶庫相關之一標籤520。直接映 至該快取記憶體内以及儲存與該線記憶庫相丨 可以複製一全記憶體線至一快取記憶體線或 憶體至該快取記憶體之一列。另外,直接映 至該快取記憶體内以及儲存與該線記憶庫相1 可以包括儲存一標籤緩衝器之一標籤以指示 來源,如該記憶庫位址,該標籤可與該快取 體線結合,例如,藉由該標籤緩衝器之位置。 存取該記憶庫與快取記憶體之内容實質上 並行以及回應該請求實質上與更新該記憶庫 無關530可以包括由該記憶庫讀取實質上同時 體讀取53 5 ;在關閉讀取之後之循環期間關閉 一全域匯流排之快取記憶體以及開啟寫入存 匯流排之快取記憶體540,以及寫至該記憶庫 至該快取記憶體545。由該記憶庫讀取實質上 記憶體讀取5 3 5可以在一循環之一階段期間經 耦合該記憶庫之資料至該至少二全域匯流排 環之另一階段期間經由一快取記憶體線寫耦 之資料。 在一些具體實施例中,由該記憶庫讀取實 快取記憶體讀取5 3 5起因於受到一更新週期時 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 之記憶庫之内 記憶體内以及 射一線記憶庫 關之一標籤520 是複製一列記 射一線記憶庫 W之一標籤520 該記憶體線之 記憶體之記憶 與回應該維護 之一等待時間 由該快取記憶 讀取存取一第 取一第二全域 實質上同時寫 同時由該快取 由存取電晶體 以及在相同循 合至該匯流排 質上同時由該 由一記憶體位 1242712
貝取之存取。邊記憶體位址可以經由〆快取記憶體而被 "胃以加速回應具有—致之等待時間之一讀取請求以及實質 以 更新週期之一等待時間影響該等待時間。該快取 1 =體可以包括將被讀取之記憶體線之〆複製;指示該記 u 線為该快取記憶體線之來源之一標籤以及指示該快取 。己丨思體線何時為較新資料或與該記憶體線相同之資料之一 已使用位7L。在一些具體實施例中,由該記憶庫讀取實質 上同日守由该快取記憶體讀取5 3 5可以加速儲存該記憶體線之 複製至一快取記憶體内。在許多具體實施例中,由該記憶 庫。貝取貝貝上同時由該快取記憶體讀取$ 3 5可以加速當回應 一存取時清除一快取記憶體線以及複製一線記憶體至快取 3己憶體内。 在關閉讀取之後之循環期間關閉讀取存取一第一全域匯 心排之快取記憶體以及開啟寫入存取一第二全域匯流排之 决取6己憶體540實質上可以避免回應一存取之一請求時結合 更新之一等待時間。例如,當一更新為一記憶庫擱置 時’該快取記憶體為滿的,以及各線具有一設定之已使用 位兀,該記憶體控制器可以在一單一循環期間複製一快取 3己’fe體線至一第一記憶庫之一相對應線、寫該新資料至該 快取記憶體庫、設定該新資料之一已使用位元、寫該新資 料之一標籤以及更新該記憶庫。在一些具體實施例中,該 些相同操作可能需時至少一循環。 寫至一記憶庫實質上同時寫至一快取記憶體525可以在— 循環之一階段期間耦合一快取記憶體之一記憶胞之内容至 -21 -本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1242712 、發明説明(19 八今二一王域匯*排M及在該相同循環之另-階段 …貧料至該記憶庫之區域位元線广期間耦 線可以被清除、資料可以被寫至-記愴庫二取記憶體 益可以實質上在該相同循環内被更新。、 更新計數 此外,寫至一記憶庫實質上同時寫 以起因於受到一更新週期時之寫二己憶體525可 敢。—士 ^ ^ ^ 兄憶體位址之一— 〜存取可以寫至一快取記憶體、以一 存 位元標示一快取記憶體線或是直;:-已使用 線。在-些具體實施例中,受到一更新體 可以包括阻擋一更新週期直到寫至 。己f思體 止。 直到寫至元憶體可以被完成為 現在參考圖6Ai 6F ’顯示具體實施例之詳細流程圖例 ^此外,圖7 A至7F分別顯示圖6 A至6F之流程圖之虛擬碼 4、”田舉例具體貫施例。圖7 A亦包括圖6 a之流程圖之舉例虛 擬碼以外之輸入、緩衝器以及函數之舉例定義。 特別是,圖6A至6F提供接收一存取之一請求、維護快取 記憶體之一記憶庫之内容以及存取之具體實施例之詳細流 程圖例子。該具體實施例可以被設計為在一記憶體系統上 作用,其中該快取記憶體庫包括與該記憶庫相同數目列以 及該些列記憶庫被直接映射至該快取記憶體内。該直接映 射可以藉由列劃分該些快取記憶體線,以致於一記憶庫之 第η歹U可以被映射至該快取記憶體之第η歹ij内。例如,假使 一記憶庫包括1 0列時,該快取記憶體庫亦包括1 〇列以及各 記憶庫之第一列可以競爭被快取記憶體至該快取記憶體庫 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1242712 A7
1242712 A7 B7 五、發明説明(21 護一快取記憶體之記憶庫之一内容 ^ 更新该相對應記憶 犀。⑯快取記憶體内沒有已使用飨士 也—^ ,使用、表日守,記憶體控制器可以 執仃一讀取以及實質上同時更新快 曰 體6 12 A。類似的 疋,富快取記憶體内具有已使用線時,維護一快取記債體 :記憶庫之-内容可以包括決定正被存取之列是否為不是 一已使用線620A以及當正被存取之該列不是一已使用 時,維^ 一快取記憶體之記憶庫之一内容可以實質上同時 啟動一讀取以及快取記憶體之更新622八。 才 另一方面,當正被存取之該列為一已使用線時,維護一 ,取記憶體之記憶庫之-内容可以包括決定正被存取:庫 是否在快取記憶體内630A以及當正被存取之庫在快取記情 體内時,維護一快取記憶體之記憶庫之—内容可以包括實、 質上同時執行該快取記憶體之一讀取與一清除632八。該2 取記憶體之讀取可以該記憶體線之更新内容回應該存取以 及該清除可以清除一快取記憶體線之一已使用位元,所以 该快取記憶體在一後續存取期間沒有充滿具有設定之已使 用位兀之快取記憶體線。然而,當該已使用線不屬於正被 存取之記憶庫時,維護一快取記憶體之記憶庫之一内容可 以包括讀取正被存取之庫實質上同時清除快取記憶體之已 使用線至相對應記憶庫634A。 現在參考圖6B,顯示詳細具體實施例之一流程圖,該具 體實施例為一存取請求被接收而一更新擱置但是該更新不 為泫快取記憶體庫搁置之一狀況6〇〇B。該具體實施例可以 藉由審查該已使用位元緩衝器以決定該快取記憶體是否包 -24-
本紙張尺度適财g國轉準(CNg A鐵格(21GX 1242712 A7 B7
五、發明説明(22 括具!較一記憶庫之相對應記憶體線更多現行資料之一快 取5己k體線而開始610B。當該 、 線時,該記憶體控制器可以決定比】;:::有任何:使用 “示之庠位址。當該指標可能被指至另_庫時,維講 一陕取记憶體之記憶庫之一内容^ 之一讀取與執行另-庫之-更新612B R日'執们亥庫 一否則’ f該存取位址匹配該更新指標之庫位址時,維護 一二取,己憶體之記憶庫之一内容可以執行該快取記憶體之 1取與當具有快取記憶體之正被存取之記憶體線之一複 製時’例’該存取位址匹配與-快取記憶體線相關一標 戴之-位址時實質上同時執行該記憶庫之一更新龍。否 則,該記憶體控制器可以決定正被存取之列是否為標示更 新擱置之列。當正被存取之列為標示更新擱置之列時,維 護一快取記憶體之記憶庫之一内容可以執行一讀取以及更 新該快取記憶體616B。否則,維護一快取記憶體之記憶庫 之一内容可以阻擋正被存取之記憶庫之更新而讀取該記憶 庫以及更新該快取記憶體6 1 8B。 一 當快取記憶體内具有一已使用線時610;B,維護一快取記 憶體之記憶庫之一内容可以包括決定標示為更新之庫是否 為正被存取之庫630B。當標示為更新之庫不是正被存取之 庫時’則可能具有四個可能性以及各可能性可以包含實質 上同時執行該庫之更新與至少一操作632B。第一可能性可 以為當儲存在該快取記憶體之庫不是正在存取以及正被存 取之列為一已使用線時’則該至少二全域匯流排可以實質 -25- 1242712
AT
上同時加 憶體之已 存取之列 實質上同 第三可 取之庫以 取記憶體 質上同時 新 636B。 線時,其 取 636B。 ^仃正被存取之該記憶庫之—讀取與該快取記 線之一清除634β。第二可能性可以為當正被 =一已使用料’則駐少二全域a流排可以 嘯丁-讀取與該快取記憶體之更新6遍。 月匕ϋ可以為當儲存在該快取記憶體之庫為正被存 及正被存取之列為一已使用線時,其中維護一快 之記憶庫《—内纟可以使該至少2全域匯流排實 加速该快取記憶體一讀取與該快取記憶體之一更 第四可能性可以為當正被存取之列不是一已使用 中遠至少二全域匯流排可以執行該記憶庫之一讀 在該快取記憶體包括至少—已使用線以及該存取之庫位 址可能與該更新指標之庫位址相同之狀況中,該記憶體控 制器可以決定將被更新之列是否與正被存取之列相同 640Β。當正被存取之列為將被更新之列以及儲存在快取記 憶體之庫不是正被存取之庫時642β,該至少二全域匯流排 可以實質上同時執行該快取記憶體之—清除與一讀取,以 及當正被存取之列具有一相對應已使用線或是執行該記憶 庫之一讀取時,更新該庫之更新計數器;當正被存取之列 沒有-相對應已使用線時,更新該快取記憶體以及更新該 記憶庫之更新計數器644Β。 另 方面,备將被更新之列與正被存取之列相同時 642Β,儲存在该快取記憶體之庫為正被存取之庫,以 及正被存取之列具有一相對應已使用線時,則該記憶體控 -26- 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇χ297公釐) 上242712
制器可以使該至少二全域匯流排 體之已使用線與該快取記惇坪二殊上R時清除快取記il —更新646B。否則,去‘ 。貝取和該更新計數器之 占只」 田正破存取之 相對應已使用線時,該、— /又有快取記憶體之一 夕 —·王土表ρ蛋、、六 記憶庫、更新該快取記憶體以及更新該1更=加速讀取該 現在仍然參考_,當標示為更新之更^汁數器刪。 才目同時、將被更新之列與正被存取之列不=被存取之庫 存取之庫被儲存在快取記憶體 。’以及正被 快取記憶體之一 $ &巷π 、σΛ庫之一更新可以與 被在J : 質上同時被執行65⑽。然而,當正 子取之庫不被儲存在快取記情I#時,目|f 4 擋而且實質上同時清除… 則該更新可以被阻 列為_p㈣^ 憶體’以及當正被存取之 已使用線4讀取正被存取之庫652B。另一方面’當 =存取之庫不被儲存在快取記憶體以及正被存取之列二 2已使用線652B時’維護一快取記憶體之記憶庫之一内 以包括讀取正被存取之記憶4、更新快取記憶體以及 更新該記憶庫之更新計數器。 現在參考圖6C,顯示詳細具體實施例之一流程圖,當存 取為一項取以及一更新為該快取記憶體擱置6〇〇c。當正被 存取之列沒有快取記憶體之一相對應已使用線時,則該記 fe' 控制為可以阻擋該記憶庫之一更新實質上同時讀取該 記憶庫610C。否則,假使正被存取之庫具有儲存在該快取 記憶體之一相對應已使用線時,維護一快取記憶體之記憶 庫之一内容可以包括阻擋一更新和讀取一快取記憶體實質 上同時清除該快取記憶體620C。否則,當正被存取之列沒 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1242712 A7 B7 五、發明説明(25 有相對應已使用線以及正被存取之庫不被儲存在快取記 憶體時,該記憶體控制器可以阻擋該記憶庫之更新以及讀 取該記憶庫實f上同時清除該快取記憶體630C。 /現在蒼考圖6D ’顯示圖6D、£及?之一備註^柳,包括該 詳細机私圖蒼考之操作之舉例指令。該備註料包括一“寫 入’:以寫至該記憶庫中正被存取之列、一'寫至快取記憶體” 以將正被存取之列之一版本寫至該快取記憶體中、一 “更新 快取^憶體”以由正被存取之記憶庫複製該列至該快取記憶 體内實質上同時儲存該入口之一快取記憶體標籤、一 “更 新”以更新標示為更新擱置之列以及一“阻擋更新,,以於受到 該更新而執行該記憶體線之一操作時阻擋更新。 現在仍然參考圖6D,顯示具體實施例之詳細流程圖以當 沒有更新擱置時處置一寫入存取6〇〇D。第一操作可以包括 決定一已使用線是否被設定於與該快取記憶體庫相關之已 使用位元緩衝器中610D以及當沒有已使用位元被設定時, 執行該寫至快取記憶體612D。另一方面,當一已使用位元 被設定在快取記憶體中(不必要為正被存取之列之已使用位 元或甚至是正被存取之記憶庫)時,該記憶體控制器可以決 定正被存取之列是否為一已使用線62〇D。當正被存取之= 沒有一相對應已使用線時,該記憶體控制器可以決定1寫 入必須在該記憶庫上執行622D。然而,當正被存取之^ 有一相對應已使用線時,記憶體控制器可以決定儲存在哼 快取記憶體之庫是否為正被存取之庫63〇D以及當儲存在^ 快取記憶體之庫為正被存取之庫時,則該記憶體控:器‘ -28 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1242712 A7 B7 五、發明説明(26 ) 以決定維護一快取記憶體之記憶庫之一内容包括寫至該記 憶體線和快取記憶體之線以及清除該已使用位元634D。否 則’當儲存在該快取記憶體之庫不是正被存取之庫時,該 至少二全域匯流排可以加速一寫至該庫與實質上同時藉由 a亥已使用位元標示之快取記憶體之一清除632D。 現在參考圖6E,顯示具體實施例之詳細流程圖之一例 子,當一存取為一寫入存取以及具有不為一快取記憶體之 孩些圯憶庫之一記憶庫上之一更新擱置6〇〇E。該流程圖可 以疋否具有已使用位元被設定於與一快取記憶體相關之 一已使用位元緩衝器内之決定開始6丨〇e。當具有一已使用 位兀時,該記憶體控制器可以決定標示為更新之庫是否非 為正被存取之庫620E。當標示為更新之庫與正被存取之庫 相同時630E,維護一快取記憶體之記憶庫之一内容可以決 疋何犄正被存取之列不是一已使用位元64〇E以及使該至少 二全域匯流排實質上同時執行一更新與一寫至快取記憶體 642E。 〜丑 另一方面,當標示為更新之庫與正被存取之庫相同以及 正被存取之列為一已使用位元時,維護一快取記憶體之記 憶庫之一内容可以決定是否具有快取記憶體之正被存取之 庫之一複製644E。當具有快取記憶體之正被存取之庫之一 複製時,該至少二全域匯流排可以執行一寫至快取記憶體 646E 〇 在一記憶體控制器決定標示為更新之庫與正被存取之庫 相同時 '正被存取之列為一已使用位元、具有快取記憶體 -29- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1242712 A7 B7 五、發明説明(27 之正被存取之庫之一福智,g 4Φ — 、 及才示示為更新之庫與正被存 取之庫相同日T| 一快g g H W .^ —隹又取°己、體之記憶庫之一内容可以 决疋包括執行一清除盥f暂卜Π α 士 & ^ 月丨矛…、男、貝上冋時執行一寫入以及更新正 被存取之庫之更新計數哭 ^ ^ τ ^ ^ 。° 刼作64吒。假使標示為更 α ^ 則邊至少二全域匯流排可 兮、主π人々 ϋ U月旦貝、貪上同時更新0.49Ξ。 孩 除、寫至快取記憶體以及 ,一,,, 文新可以在相同循環期間執 灯。例如’該更新可以在第一 $ _ # 4 γ 心庫上執行以及由該快取 循環之第—數目之階段期間發生。在 ;己r庫::又期’由項取產生之資料可以被寫至第二 该快取記憶體線之已使用位元可以被清除。 广…程圖顯示在該已使用位元緩衝器中具有一已使 用位兀以及標不為更新之庫 ,, & t铍存取之廉時,維婼一 ,、取圮憶體之記憶庫之一内容 又 A ^ ^ ^ ^ ^ ^ M决疋具有標示為更新之 厍之來源之快取記憶體中沒有 A f ^ /t 「、取记fe體線022:Ε。當標示 為更新之庫為快取記憶體之一快 去悱敗# Ρ卿+ 。己丨思肢線之一來源以及 田卜、取s己丨思月豆之正被存取之列 — 少-八H pi、亡u 设製為已使用時,該至 / 一王域匯k排可以實質上同 目丨I,兮S丨、一 了灵新與一寫入623E。否 、 忒至 > 一全域匯流排可以實質 是寫入二者623E。 …同時更新與一寫入或 當標示為更新之庫為一快取記憶 -快取記憶體之記憶庫之一内 二-广’維護 上同時與下列咖四個操作之〜戈^二更新必須實質 當正被存取之列具有一相對應已二=合完成。第-, ◦使用線626E以及正被存取 -30- 1242712 1、發明説明(28 之庫之複製不在一快取#也1 、σ ’思月豆中時,則該至少-入代η、亡 排可以實質上同時清除$ p ^ m & 芏乂 一王域匯奴 第二,當正被广跑使用線與寫至該記憶庫隱。 列具有-相對應已使用線以及+正被 存取之庫之一;制太二亡^ 汉田止孤 匯流排可以執行一寫入二 則4主J一全域 沒有一相ϊ+庫P # #者6j〇E。弟二,當正被存取之列 又有相對應已使用線以及#正被存取之 快取記憶體中時,則該至/丨、 旻衣不在 入_者·:輪》二全域匯流排可以寫入或是寫 入一者628E。弟四,當正被存 % ^ ,. . ^ τ ^ 子取之列/又有一相對應已使用 石丨入丄 设衣在一快取記憶體中時,則該 至 >、二王域匯流排可以寫入二者62吒。 最後,该洋細流程圖尚顯示在審 少βπ々从Π π、 甘齋宜。玄已使用位兀緩衝器 之内谷後6 1 Ο Ε以及發現沒有已佶用 — H 口士 ★ 一 ’匕使用位凡在該已使用位元緩 中日寸,*正被存取之庫不是標 疋知不為更新之庫時,一寫 =實Γ同時與一更新被執行65°E。否則,寫至快取 勃 疋一已使用位元可以實質上同時與一更新被 執行6 5 2 E。 現在參考圖6F ’顯示具體實施例 貝 W <砰細流程圖,苴中一 寫入存取請求一記憶庫以及該快 ^ 的取A憶體之更新被櫊置 600F。該流程圖可以維護一快取記愔w ^ 體之記憶庫之一内容 開始’包括決定一寫入與四個其他知 ^ A %作之一可以實質上 同時被執行6 1 OF。維護一快取記恃駟七 、、 G U植之記憶庫之一内容可 以決定正被存取之列是否具有一相斟 #對應已使用線620F以及 當正被存取之列沒有一相對應已使 用線時,則該記憶體控 制器可以執行該正被存取之列之—ρ ώ 又祈。此外,正被存取 -31 -
1242712 五、發明説明(29 之列被儲存在快取記憶體令以及、 被存取之庫之快取4 ^〜月旦工制§5可以使正 具有-相對應=::=:r2F。當正被存取之列 憶體中時,該記師㈣=存取之庫被儲存在快取記 可以執行該庫之:;::=定該至少二全域匯流排 咖。然而,正被存…取記憶體之庫之複製失效 630F,該至少二「取,庫不被儲存在快取記憶體" 王域匯流排可以勃^ 新除非標示為更新之列為正 ^存取之列之一更 更新之列為正被存取之列時,::列二則’當標示為 至快取記憶體以及包含正被存二二可以寫 -機:發明之一機器可讀取媒體具體實施例。 如,二月=^包含提供(例* ’健存或傳輸)機器(例 行時二執:形式之資訊之任何機制,她 二以=說明之功能。例如,-機器可讀取媒 月足了以包含唯頃記憶體〇 磁碟儲存媒體;光學儲存㈣.^存取記憶體(RAM); ?"你口 # .士 ’決閃記憶體裝置;傳播信 二二Γ線信號、數位信號… 據機 ·..等。本發明之-些具體實施例依 u之设汁可以包括至少一機器可讀取媒體。 ^機器可讀取媒體_可以包括接收—記憶庫之内容存取 快取記憶體之記憶庫之一内容㈣之指 二以及存取該記憶庫和快取記憶體之内容實質上與回應 准護並行而且回應該請求實質上與更新該記憶庫之一等 待時間無關840。接收-記憶庫之内容存取請求⑽可以包 —-32-本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 1242712 A7 B7 五、發明説明(30 ) 括接收讀或寫之一請求,其中該請求可以伴隨指示一記憶 庫可能或可能沒受到一更新之一庫位址。
維護一快取記憶體之記憶庫之一内容之指令820可以包括 直接映射一記憶庫之内容至一快取記憶體内之指令。直接 映射一記憶庫之内容至一快取記憶體内可以包括複製一完 整記憶體線至一快取記憶體之一相等大小記憶體線以及結 合一標籤與該快取記憶體線以指示該快取記憶體線之來 源。
在一些具體實施例中,維護一快取記憶體之記憶庫之一 内容之指令820可以包括參考原理之局部性製作。該參考原 理之局部性指示何時一處理器或處理器核心最近參考記憶 體之一位置,該處理器或處理器核心最近可能參考該位 置。因此,由一記憶庫複製一記憶體線實質上同時由該記 憶庫之記憶體線讀取可以加速該更新之完成與該記憶庫之 記憶體内容之存取。當該記憶庫受到一更新時只要足夠時 間被維護以更新該記憶庫時,複製實質上同時讀取可以特 別有用。 此外,維護一快取記憶體之記憶庫之一内容之指令820可 以包括決定一更新與該存取衝突。用於決定一更新與該存 取衝突之指令820可以藉由決定與該庫位址相關之一記憶 庫、與一快取記憶體相關之一標籤緩衝器之内容以及一記 憶庫或快取記憶體是否受到一更新之一操作而開始。在一 些具體實施例中,決定一更新與該存取衝突可以包括發出 指令使至少二全域匯流排在與由第二記憶庫之第二線之一 -33- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1242712 A7
1242712 五 、發明説明(32 A7 B7 此外 該維護 待時間 快取記 讀取。 包括阻 憶體之 阻擋一 憶體之 快取記 求實質 質上並 經由至 之指令 、,存取忒,己憶庫和快取記憶體之指令實質上與回應 亚行以及回應該請求實質上與更新該記憶庫之一 ^ 無關副可M包括由一記憶庫讀取實質JL同時寫至_ 憶體以及寫至-記憶庫實質上同時由-快取記憶體 :-記憶庫讀取實質上同時寫至一快取記憶體可以 擋更牟斤卩當將被存取之記憶4之列沒有一快取記 一相對應複製時執行在-記憶庫上之-讀取存取。 更新X執行一碩取存取可以藉由用於維護一快取記 1憶庫之内容之指令管理⑽。用於存取該記憶庫和 憶體之指令實質上與回應該維護並行以及回應該請 上與更新該記憶庫之一等待時間無關84〇可以包括實 行由°己憶庫讀取以及由該快取記憶體讀取、以及 少一全域匯流排並行寫至相同記憶庫和快取記憶體 -35- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Claims (1)
- 其中該快取記憶體至 其中該等至少二全域 1. 一種記憶體管理裝置,包括: -快取記憶體,提供對一記憶庫内容之存取; 至少—個全域匯流;^ 匕机排’提供該快取記憶體和該 之並行存取;以及 β ^ ^ 一快取記憶體控制哭〆丄 J态,經由該快取記憶體和該f j 之^存取維濩該快取記憶體之記憶庫之内容以回應、 -實質上與-等待時間無關之記憶庫之存取; 庫之請求。 &何z U 2·如申請專利範圍第丨項之裝置,尚包括. -標籤緩衝器,輕合至該快取記憶體以情 體線與該記憶庫的一線路社人· 取记隱 二r;:…二二— 級衝σ。之払戴進行解碼。 3·Γ/Λ=!圍第1項之裝置,尚包括-已使用位元 二w: *合至該快取記憶體以指示介於該 線路與該記憶庫的一線路之間之關係。 隨機存取記憶體。 其…憶庫包括動態 5.如申請專利範圍第丨項之裝置 包括 第一冗憶庫之部分。 6·如申請專利範圍第1項之裝置 流排包括: 一一對全域匯流排,耗合至該快取記憶體以傳輸 兀, 本紙張尺度咖中]^^7^210 X 297·__ϋ·;區域匯流排’轉合至該快取記憶體以傳輪代表 弟一位7C之一信號;以及 、T 一電路,回應該信號與該位元 匯流排之至少一匯流排 …由該對全域 體。 位兀寫入至該快取記憶 7. 如申睛專利範圍第6項之裝農 施耦人$ i ,、中5亥寫入電路包括實 把祸口至第三匯流排以及耦入 只 輯之電路。 口邊快取圮憶體之XOR邏 8. t申請專利範圍第1項之裝置,其中該等至少-全域匯 流排包括叙合至該記憶庫和該快取7障#夕一王域匯 流排。 7 ^陝取纪憶體之二對全域匯 9. 如申請專利範圍第1項之 5,,. 置其中該快取記憶體控制 °二一一電路,以在一週期之-寫回階段期間經由該等 ^全域匯流排之第-全域匯流排開啟對該快取記憶 二的寫入存取,回應在該週期之讀取階段之後經由該至 / —王域匯流排之第二全域匯流排關閉讀取存取至該快 取記憶體。 ° 、 10. ::申料利範圍η項之裝置’其中該快取記憶體控制 态包括實質上同時由該記憶庫和該快取記憶體讀取之電 路。 u-1申請專利範圍第1項之裝置,其中該快取記憶體控制 器包括實質上同時寫入該記憶庫和寫入該快取記憶體之 電路。 12. —種記憶體管理方法,包括下列步驟: -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1242712姜正替換 cl? 、申Μ專利乾圍 接收對一記悟成 一 〜庫之内容之存取的請求; 實ΐ上平取記憶體之記憶庫之-内容; 該:; 蔓步驟::取該記憶庫和該快取記憶體内容以回應 ^ # ^ 口應该请求實質上與更新該記憶庫之一 寺待日^間無關。 平夂 13 :t:專利乾圍第12項之方法,其中該接收包括當-更 新步驟擱置時接收對該記憶庫之存取的請求。 14.如申請專利範圍第12項之方法,其中該維護步驟包括: 直接映射該記憶庫的一線路至該快取記憶體内;以及 儲存與該記憶庫的線路相關之一標籤。 1申明專利範11第12項之方法,其中該維護步驟包括決 定一更新與該存取衝突。 16. :申請專利範圍第⑵員之方法,其中該存取包括從該記 十思庫的讀取與從該快取記憶體的讀取實質上同時。 17. 如申請專利範圍第12項之方法,.其中該存取包括寫入該 ό己憶庫與寫入該快取記憶體實質上同時。 18·如申請專利範圍第12項之方法,其中該存取包括: 於一週期期間關閉對一第一全域匯流排之快取記憶體 之讀取存取;以及 於關閉讀取存取之後的週期期間開啟對一第二全域匯 流排之快取記憶體之寫入存取。 19. 一種記憶體管理系統,包括·· 一核心;以及 一第一快取記憶體,耦合至該核心,該第一快取記憶 3- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)1242712 1 ___ \ ^、申請專利3 體包括: -第二快取記憶體’提供對_記憶庫 至少二全域匯流排,提供對节 存取, 記憶庫之平行存取; χ —决取記憶體和該 -快取記憶體控制器,經由對該第 該記憶庫之並行存取而維護該第二快 / t肢和 内谷,以回應對該記憶庫之存取實 心犀 的凊求以更新該記憶庫。 …、關 20·如申請專利範圍第19項之系 /、甲孩4至少二全域匯 排包括二對耦合至該記憶庫和哕-域匯流排。 …第-快取記憶體的全 儿如申請專利範圍第19項之系統,其中該至少 排包括: μ 一對全域匯流排,耦合至該 第一位元; :第三匯流排,耦合至該第二快取記憶體以傳輸代表 一第二位元之信號;以及 一電路’回應該信號與該第―位元之比較而經由該對 全域匯流排之至少一匯流排將該第二位元寫入該第二快 取記憶體。 ' 22·如申請專利範圍第19項之系統,其中該快取記憶體控制 器包括: 一電路,實質上同時從該記憶庫和該第二快取記憶體 讀取;以及第二快取記憶體以傳輸一-4-1242712 穴、申請專利祀圍 一電路,實質上同時寫入該記憶庫和寫入該第二快取 記憶體。 23· —種記憶體管理系統,包括: 一處理器;以及 一記憶體裝置,耦合至該處理器,該記憶體裝置包 括: 一快取έ己憶體,提供對一記憶庫内容之存取; 至少一全域匯流排’提供對該快取記憶體和該記憶 庫之並行存取; 一快取記憶體控制器,經由該快取記憶體和該記憶 庫之並行存取而維護該快取記憶體之記憶庫内容以回應 對該記憶庫之存取實質上與等待時間無關的請求以更新 該記憶庫。 24·如申請專利範圍第23項之系統,其中該快取記憶體控制 器包括: 一電路,實質上同時從該記憶庫和該快取記憶體讀 取;以及 一電路,貫質上同時寫入該記憶庫和寫入該第二快取 記憶體。 25.如申請專利範圍第23項之系統,其中該等至少二全域匯 流排包括: 一對全域匯流排,耦合至該快取記憶體以傳輸一第一 位元; 第二匯流排,搞合至該快取記憶體以傳輸代表一第 -5- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) "— ------ ,一 8 8 8 8 A B c D 1242712 六、申請專利範圍 二位元之信號;以及 一電路,回應該信號與該第一位元之比較而經由該對 全域匯流排之至少一匯流排將該第二位元寫入至該快取 記憶體。 26. —種包含指令之機器可讀取媒體,該些指令當由一機器 執行時,使該機器執行操作,包括: 接收對一記憶庫之内容之一存取請求; 維護一快取記憶體之記憶庫之内容; 實質上平行以回應該維護步驟以及回應實質上與等待 時間無關的該請求以更新該記憶庫存取該記憶庫和該快 取記憶體内容。 27. 如申請專利範圍第26項之機器可讀取媒體,其中該維護 步驟包括直接映射該記憶體的一線路至該快取記憶體 内。 28. 如申請專利範圍第27項之機器可讀取媒體,其中該存取 步驟包括: 從該記憶庫讀取與從該快取記憶體讀取實質上同時; 以及 寫入該記憶庫讀取與寫入該快取記憶體實質上同時。 -6- 本紙張尺_度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/966,586 US6757784B2 (en) | 2001-09-28 | 2001-09-28 | Hiding refresh of memory and refresh-hidden memory |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI242712B true TWI242712B (en) | 2005-11-01 |
Family
ID=25511608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091122136A TWI242712B (en) | 2001-09-28 | 2002-09-26 | Hiding refresh of memory and refresh-hidden memory |
Country Status (6)
Country | Link |
---|---|
US (2) | US6757784B2 (zh) |
EP (1) | EP1430402A2 (zh) |
KR (1) | KR100591218B1 (zh) |
CN (1) | CN100349140C (zh) |
TW (1) | TWI242712B (zh) |
WO (1) | WO2003027857A2 (zh) |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6791859B2 (en) | 2001-11-20 | 2004-09-14 | Micron Technology, Inc. | Complementary bit PCRAM sense amplifier and method of operation |
EP1518186A2 (de) * | 2002-03-21 | 2005-03-30 | PACT XPP Technologies AG | Verfahren und vorrichtung zur datenverarbeitung |
KR100482380B1 (ko) * | 2002-11-11 | 2005-04-14 | (주)실리콘세븐 | 메모리 뱅크별 기입 동작의 수행이 가능한 에스램 호환 메모리 및 그 구동방법 |
JP4439838B2 (ja) * | 2003-05-26 | 2010-03-24 | Necエレクトロニクス株式会社 | 半導体記憶装置及びその制御方法 |
US20050125614A1 (en) * | 2003-12-09 | 2005-06-09 | Royer Robert J.Jr. | Adaptive layout cache organization to enable optimal cache hardware performance |
US7123500B2 (en) * | 2003-12-30 | 2006-10-17 | Intel Corporation | 1P1N 2T gain cell |
US7594081B2 (en) | 2004-09-10 | 2009-09-22 | Cavium Networks, Inc. | Direct access to low-latency memory |
US7941585B2 (en) | 2004-09-10 | 2011-05-10 | Cavium Networks, Inc. | Local scratchpad and data caching system |
DK1794979T3 (en) | 2004-09-10 | 2017-07-24 | Cavium Inc | Selective copying of data structure |
TWI267855B (en) * | 2004-09-25 | 2006-12-01 | Samsung Electronics Co Ltd | System and method for controlling the access and refresh of a memory |
KR100564633B1 (ko) * | 2004-09-25 | 2006-03-28 | 삼성전자주식회사 | 향상된 동작 성능을 가지는 반도체 메모리 장치 및 이에대한 액세스 제어 방법 |
KR100652380B1 (ko) | 2004-10-25 | 2006-12-01 | 삼성전자주식회사 | 버퍼를 이용하여 리프레쉬하는 메모리 장치 및 그 방법 |
US8279886B2 (en) | 2004-12-30 | 2012-10-02 | Intel Corporation | Dataport and methods thereof |
US20060190678A1 (en) * | 2005-02-22 | 2006-08-24 | Butler Douglas B | Static random access memory (SRAM) compatible, high availability memory array and method employing synchronous dynamic random access memory (DRAM) in conjunction with a single DRAM cache and tag |
US7506100B2 (en) * | 2005-02-23 | 2009-03-17 | United Memories, Inc. | Static random access memory (SRAM) compatible, high availability memory array and method employing synchronous dynamic random access memory (DRAM) in conjunction with a data cache and separate read and write registers and tag blocks |
JP2006294216A (ja) * | 2005-03-15 | 2006-10-26 | Renesas Technology Corp | 半導体記憶装置 |
US20060248247A1 (en) * | 2005-04-29 | 2006-11-02 | Mtekvision Co., Ltd. | Apparatus and method for controlling access to a memory |
KR100672029B1 (ko) * | 2005-05-27 | 2007-01-19 | 삼성전자주식회사 | Dram히든 리프레쉬 동작 시 발생되는 동작 시간 지연을감소시킬 수 있는 장치와 방법 |
US7313047B2 (en) | 2006-02-23 | 2007-12-25 | Hynix Semiconductor Inc. | Dynamic semiconductor memory with improved refresh mechanism |
US7570523B2 (en) * | 2006-07-31 | 2009-08-04 | Sandisk 3D Llc | Method for using two data busses for memory array block selection |
US8279704B2 (en) * | 2006-07-31 | 2012-10-02 | Sandisk 3D Llc | Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same |
US7499366B2 (en) | 2006-07-31 | 2009-03-03 | Sandisk 3D Llc | Method for using dual data-dependent busses for coupling read/write circuits to a memory array |
US7463536B2 (en) * | 2006-07-31 | 2008-12-09 | Sandisk 3D Llc | Memory array incorporating two data busses for memory array block selection |
US7653846B2 (en) * | 2006-12-28 | 2010-01-26 | Intel Corporation | Memory cell bit valve loss detection and restoration |
US8819311B2 (en) * | 2007-05-23 | 2014-08-26 | Rpx Corporation | Universal user input/output application layers |
US7652910B2 (en) | 2007-06-30 | 2010-01-26 | Intel Corporation | Floating body memory array |
US8291174B2 (en) * | 2007-08-15 | 2012-10-16 | Micron Technology, Inc. | Memory device and method having on-board address protection system for facilitating interface with multiple processors, and computer system using same |
US7822911B2 (en) * | 2007-08-15 | 2010-10-26 | Micron Technology, Inc. | Memory device and method with on-board cache system for facilitating interface with multiple processors, and computer system using same |
US8055852B2 (en) * | 2007-08-15 | 2011-11-08 | Micron Technology, Inc. | Memory device and method having on-board processing logic for facilitating interface with multiple processors, and computer system using same |
US20090193186A1 (en) * | 2008-01-25 | 2009-07-30 | Barth Jr John E | Embedded dram having multi-use refresh cycles |
US20090193187A1 (en) * | 2008-01-25 | 2009-07-30 | International Business Machines Corporation | Design structure for an embedded dram having multi-use refresh cycles |
US8190826B2 (en) * | 2008-05-28 | 2012-05-29 | Advanced Micro Devices, Inc. | Write combining cache with pipelined synchronization |
US20120030420A1 (en) * | 2009-04-22 | 2012-02-02 | Rambus Inc. | Protocol for refresh between a memory controller and a memory device |
US8359438B2 (en) | 2010-05-18 | 2013-01-22 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | Memory banking system and method to increase memory bandwidth via parallel read and write operations |
US8458405B2 (en) * | 2010-06-23 | 2013-06-04 | International Business Machines Corporation | Cache bank modeling with variable access and busy times |
US10026458B2 (en) | 2010-10-21 | 2018-07-17 | Micron Technology, Inc. | Memories and methods for performing vector atomic memory operations with mask control and variable data length and data unit size |
US20120101731A1 (en) * | 2010-10-21 | 2012-04-26 | Baker Hughes Incorporated | Extending Data Retention of a Data Storage Device Downhole |
JP2012123893A (ja) * | 2010-11-19 | 2012-06-28 | Elpida Memory Inc | 半導体装置 |
US9293187B2 (en) * | 2011-09-26 | 2016-03-22 | Cisco Technology, Inc. | Methods and apparatus for refreshing digital memory circuits |
US10146545B2 (en) | 2012-03-13 | 2018-12-04 | Nvidia Corporation | Translation address cache for a microprocessor |
US9880846B2 (en) | 2012-04-11 | 2018-01-30 | Nvidia Corporation | Improving hit rate of code translation redirection table with replacement strategy based on usage history table of evicted entries |
US10241810B2 (en) | 2012-05-18 | 2019-03-26 | Nvidia Corporation | Instruction-optimizing processor with branch-count table in hardware |
US9058896B2 (en) * | 2012-08-29 | 2015-06-16 | International Business Machines Corporation | DRAM refresh |
KR102023487B1 (ko) | 2012-09-17 | 2019-09-20 | 삼성전자주식회사 | 오토 리프레쉬 커맨드를 사용하지 않고 리프레쉬를 수행할 수 있는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
CN103700393B (zh) | 2012-09-28 | 2016-08-03 | 国际商业机器公司 | 用于dram的中间电路和方法 |
US20140189310A1 (en) | 2012-12-27 | 2014-07-03 | Nvidia Corporation | Fault detection in instruction translations |
KR102061069B1 (ko) | 2013-02-28 | 2020-01-02 | 삼성전자주식회사 | 텍스쳐 맵핑 파이프라인을 위한 논블로킹 방식의 텍스쳐 캐쉬 메모리 시스템 및 논블로킹 방식의 텍스쳐 캐쉬 메모리의 동작 방법 |
US10108424B2 (en) | 2013-03-14 | 2018-10-23 | Nvidia Corporation | Profiling code portions to generate translations |
US9183155B2 (en) * | 2013-09-26 | 2015-11-10 | Andes Technology Corporation | Microprocessor and method for using an instruction loop cache thereof |
WO2015065426A1 (en) * | 2013-10-31 | 2015-05-07 | Hewlett-Packard Development Company, L.P. | Memory access for busy memory |
CN105471955B (zh) * | 2014-09-11 | 2019-01-18 | 北京金山云网络技术有限公司 | 分布式文件系统的写方法、客户端设备及分布式文件系统 |
GB2536205A (en) * | 2015-03-03 | 2016-09-14 | Advanced Risc Mach Ltd | Cache maintenance instruction |
US9921754B2 (en) * | 2015-07-28 | 2018-03-20 | Futurewei Technologies, Inc. | Dynamic coding algorithm for intelligent coded memory system |
US9760432B2 (en) | 2015-07-28 | 2017-09-12 | Futurewei Technologies, Inc. | Intelligent code apparatus, method, and computer program for memory |
US10180803B2 (en) * | 2015-07-28 | 2019-01-15 | Futurewei Technologies, Inc. | Intelligent memory architecture for increased efficiency |
US9824737B2 (en) * | 2015-12-22 | 2017-11-21 | Intel Corporation | Memory circuit and method for operating a first and a second set of memory cells in direct memory access mode with refresh |
US10482033B2 (en) | 2016-03-24 | 2019-11-19 | Samsung Electronics Co., Ltd | Method and device for controlling memory |
US10394719B2 (en) | 2017-01-25 | 2019-08-27 | Samsung Electronics Co., Ltd. | Refresh aware replacement policy for volatile memory cache |
US10635327B2 (en) | 2018-01-31 | 2020-04-28 | Western Digital Technologies, Inc. | Data availability during memory inaccessibility |
CN110046105B (zh) * | 2019-04-26 | 2021-10-22 | 中国科学院微电子研究所 | 一种3D NAND Flash |
TWI729843B (zh) * | 2020-06-08 | 2021-06-01 | 華邦電子股份有限公司 | 記憶體系統及其操作方法 |
US11164617B1 (en) | 2020-07-01 | 2021-11-02 | Winbond Electronics Corp. | Memory system and operating method thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0895162A3 (en) * | 1992-01-22 | 1999-11-10 | Enhanced Memory Systems, Inc. | Enhanced dram with embedded registers |
GB2286267A (en) * | 1994-02-03 | 1995-08-09 | Ibm | Energy-saving cache control system |
US6125425A (en) | 1996-03-29 | 2000-09-26 | Intel Corporation | Memory controller performing a mid transaction refresh and handling a suspend signal |
US6199142B1 (en) * | 1996-07-01 | 2001-03-06 | Sun Microsystems, Inc. | Processor/memory device with integrated CPU, main memory, and full width cache and associated method |
US6134624A (en) * | 1998-06-08 | 2000-10-17 | Storage Technology Corporation | High bandwidth cache system |
US5963481A (en) * | 1998-06-30 | 1999-10-05 | Enhanced Memory Systems, Inc. | Embedded enhanced DRAM, and associated method |
TW388831B (en) | 1998-08-29 | 2000-05-01 | Via Tech Inc | Intelligent DRAM refresh method |
US5999474A (en) * | 1998-10-01 | 1999-12-07 | Monolithic System Tech Inc | Method and apparatus for complete hiding of the refresh of a semiconductor memory |
US6222785B1 (en) | 1999-01-20 | 2001-04-24 | Monolithic System Technology, Inc. | Method and apparatus for refreshing a semiconductor memory using idle memory cycles |
US6330636B1 (en) * | 1999-01-29 | 2001-12-11 | Enhanced Memory Systems, Inc. | Double data rate synchronous dynamic random access memory device incorporating a static RAM cache per memory bank |
US6195303B1 (en) | 1999-10-25 | 2001-02-27 | Winbond Electronics Corporation | Clock-based transparent refresh mechanisms for DRAMS |
-
2001
- 2001-09-28 US US09/966,586 patent/US6757784B2/en not_active Expired - Lifetime
-
2002
- 2002-09-26 TW TW091122136A patent/TWI242712B/zh not_active IP Right Cessation
- 2002-09-27 WO PCT/US2002/031158 patent/WO2003027857A2/en not_active Application Discontinuation
- 2002-09-27 CN CNB02819070XA patent/CN100349140C/zh not_active Expired - Fee Related
- 2002-09-27 KR KR1020047004570A patent/KR100591218B1/ko not_active IP Right Cessation
- 2002-09-27 EP EP02773682A patent/EP1430402A2/en not_active Withdrawn
-
2003
- 2003-10-21 US US10/691,342 patent/US20050097276A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN1620649A (zh) | 2005-05-25 |
KR20040037183A (ko) | 2004-05-04 |
CN100349140C (zh) | 2007-11-14 |
WO2003027857A2 (en) | 2003-04-03 |
WO2003027857A3 (en) | 2003-05-01 |
US20030065884A1 (en) | 2003-04-03 |
US6757784B2 (en) | 2004-06-29 |
EP1430402A2 (en) | 2004-06-23 |
KR100591218B1 (ko) | 2006-06-19 |
US20050097276A1 (en) | 2005-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI242712B (en) | Hiding refresh of memory and refresh-hidden memory | |
CN104115129B (zh) | 用于从处理器到存储器子系统智能刷新数据的系统和方法 | |
JP6417344B2 (ja) | 異なるキャッシュ・コヒーレンス・ドメインの間の情報共有技法 | |
TWI719662B (zh) | 記憶體中輕量一致性 | |
TWI526829B (zh) | 電腦系統、用於存取儲存裝置之方法及電腦可讀儲存媒體 | |
US5623632A (en) | System and method for improving multilevel cache performance in a multiprocessing system | |
US8386748B2 (en) | Address translation unit with multiple virtual queues | |
JP4594900B2 (ja) | メモリ・ブロックを初期設定するためのプロセッサ、データ処理システム、および方法 | |
US7073026B2 (en) | Microprocessor including cache memory supporting multiple accesses per cycle | |
TW200406676A (en) | Computer system with integrated directory and processor cache | |
CN110362504A (zh) | 对一致性链路和多级存储器的管理 | |
TW200830098A (en) | Line swapping scheme to reduce back invalidations in a snoop filter | |
US11755480B2 (en) | Data pattern based cache management | |
US20070233966A1 (en) | Partial way hint line replacement algorithm for a snoop filter | |
US7788423B2 (en) | Method and apparatus for invalidating cache lines during direct memory access (DMA) write operations | |
US20070233965A1 (en) | Way hint line replacement algorithm for a snoop filter | |
TW200905555A (en) | Caching of microcode emulation memory | |
JP2000330965A (ja) | マルチプロセッサシステム及びそのメモリアクセストランザクションの転送方法 | |
JP4047281B2 (ja) | キャッシュメモリをメインメモリに同期させる方法 | |
US11237960B2 (en) | Method and apparatus for asynchronous memory write-back in a data processing system | |
US20150067246A1 (en) | Coherence processing employing black box duplicate tags | |
US9454482B2 (en) | Duplicate tag structure employing single-port tag RAM and dual-port state RAM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |