TWI242481B - Metal chemical mechanical polishing process for minimizing dishing during semiconductor wafer fabrication - Google Patents

Metal chemical mechanical polishing process for minimizing dishing during semiconductor wafer fabrication Download PDF

Info

Publication number
TWI242481B
TWI242481B TW090111314A TW90111314A TWI242481B TW I242481 B TWI242481 B TW I242481B TW 090111314 A TW090111314 A TW 090111314A TW 90111314 A TW90111314 A TW 90111314A TW I242481 B TWI242481 B TW I242481B
Authority
TW
Taiwan
Prior art keywords
metal
polishing
metal layer
layer
polishing pad
Prior art date
Application number
TW090111314A
Other languages
English (en)
Inventor
Chenting Lin
Robert Ploessl
Original Assignee
Infineon Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TWI242481B publication Critical patent/TWI242481B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

1242481 A7 B7 五、發明説明（彳 ) 發明領域 此發明係關係到一金屬化學機械研磨（CMP)製程用已在 半導體晶圓製程期間最小化成降低碟形化，更為特別的是 關係到一製程在數個如此的晶圓的金屬CMP期間用以有效 地控制碟形化以及受侵蝕，因此得以在提供實質上沒有如 此碟形化及/或侵蝕之金屬線當作一絕緣層上溝渠内的各別 線，如同此中所使用者般，”半導體晶圓”意指例如矽的任 何的微電子裝置，基質，晶片或類似之物，用來提供一積 體電路或其他相關的電路構造，而特別是以得以在其之一 絕緣層内形成金屬線。 發明背景 於製造例如矽的微電子半導體裝置及一半導體晶圓（基質 或晶片）上的類似物以便形成一積體電路（1C)等中，不同的 金屬層與絕緣層係以選定的順序加以提供在該晶圓上，為 了最大化可用晶圓區域中·的裝置元件的集積度以便在相同 面積下容納更多的元件，遂利用了增進1C的微型化，使用 了減少的節距尺寸用以例如在次微米尺寸（即一微米之下或 1000毫微米（nm)或10000埃（A)之下用以藉非常大規模的集 積（VLSI)技術來感測元件的封裝。 一金屬CMP製程乃係眾人皆知用於提供一種波紋（鑲嵌） 模式，即例如於矽（Si)之一半導體晶圓的1C製造内於二氧 化矽（SiG分之一絕緣（氧化物）層内彼此不互相連結而且以一 種緊密分隔溝渠之一類似的排列加以配置的例如鋁（A1)， 銅（Cu)或鎢（W)之緊密分隔的個別金屬線。 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝， 訂
線 1242481 A7 B7 五、發明説明（2 ) 例如該晶圓（例如約直徑8英吋（200毫米）之一圓形碟片）具 備一配置於該氧化物層上之一鋁層以便提供該氧化物之溝 渠内的金屬線，該晶圓在慣例上以例如20英叶直徑（像是聚 氨酯纖維塑膠板材所作成）的一個旋轉研磨墊，例如在約每 兩分鐘20-100轉（rpm)的轉速下（像是約50rpm)，例如在每 平方英吋2-8之一研磨向下壓力之下（像是約5 psi)，歷時約 35-350秒之一研磨時間（像是約160秒）加以研磨至一程度以 便用於形成在溝渠内用作各別線之該金屬線。 該金屬CMP在將一膠狀研磨粒（例如氧化鋁（Al2〇3)之一 水狀漿液以及水中之一關聯的氧化劑供應於研磨墊上時（例 如以約每分鐘100-3 00標準力方公分（seem)之一流率（像是 200 seem)下）開始作用。 當研磨進行時，已研磨的該層材料係局部漸進地加以移 除（即藉由化學蝕刻與機械研磨），並且伴隨產生含有固體微 粒子與液體反應產物之混和物的一個相伴C Μ P殘留物所組 成之碎片，該微粒子之研磨碎片與殘留物係可對於伴隨的 金屬層材料，絕緣層材料及/或研磨粒子材料加以追蹤，並 且通常係破裂成為本質上係為膠狀粒子的研磨料，該液體 反應產品係可對於氧化劑加以追蹤並且包括本質上為侵蝕 劑的化學基質以及易於進行層材料蝕刻。 在該金屬CMP完成後，該晶圓在慣例上執行一晶圓研磨 步驟以便r移除伴隨的CMP殘留物，接著對下一片晶圓重覆 該CMP作業，然而一些伴隨的CMP殘留物在晶圓的CMP作 業期間會累積在例如聚氨酯纖維塑膠板材研磨墊上，不管 -5- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 1242481 A7 B7 五、發明説明（3 ) 在其施加金屬CMP後所施加至各晶圓研磨步驟，如此的 CMP殘留物逐漸增加地負荷在研磨墊上。 在慣例上例如包含第一批25片晶圓的各晶圓，隨後為例 如包含第二批25片晶圓的又數片晶圓，以及為例如包含第 三批25片晶圓的再數片晶圓係分別施加金屬CMP作業（包 括晶圓研磨步驟），在例如7 5片如此的三批晶圓已次第加以 處理後，負荷於研磨墊上的該伴隨CMP殘留物通常藉由一 新的（清潔的）研磨墊加以取代，而3批晶圓的下一個循環係 加該金屬CMP作業。 經驗已顯示出至多約3批75片的晶圓因其上伴隨金屬 CMP殘留物之漸增的負荷可藉由相同的研磨墊加以適當地 * 研磨，假設給予研磨墊漸增的如此金屬殘留物負荷以及其 研磨粒與蝕刻劑贊晶圓上的效應，的確針對同批的晶圓而 言最後研磨的晶圓較早先的晶圓會遭受更為嚴重的碟形化 與侵蝕係為人所確認。 特別是如此所研磨的晶圓通常在含有溝渠内金屬線的波 紋模式區域中遭受伴隨的碟形化以及氧化物罾的鄰近部份 的侵蝕，碟形化係為例如在溝渠内的金屬線配置内形成一 凹下，其係於金屬CMP期間發生，侵蝕係為例如局部或全 面的氧化物層材料關聯的非均勻（不平均）移除，其亦在金屬 CMP期間發生。 *碟形化吸過來影響各金屬線的板電阻（RS)效能，關於用 一給定寬度的金屬線之此ES係為金屬材料除以金屬線厚度 (高度）的商，並且係為該金屬線可攜帶的電流量的一個量 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 1242481 A7 B7 五、發明説明（，) 4 測’如此的金屬線高度隨著碟形化深度的增加而減少，橫 越切面的金屬線越小，該線所能攜帶的電流更小，因此金 屬CMP的碟形化期間的碟形化導致所生產的最後金屬結構 的不想要的高電阻。 侵蝕反過影響後續（較高）金屬化層次的執行特性，侵蝕將 非平面性導至晶圓表面上，其導致在較高層次後續的金屬 化作業難於移除金屬膠泥，而且可能造成例如在一上層次 波紋配置内鄰近金屬線間的電氣路。 擁有一金屬CMP製程用於在各诏半導體晶圓之絕緣層内 之溝渠中形成作為各別金屬線之緊密分隔的金屬線係為眾 人所檢要的，其在不需要那些一般使用的材料外之額外耗 材以及不顯著地減少晶圓產出或產品良率之下最小化（減少） 合成碟形化與侵蝕。 發明概要 該上述的缺點已藉由根據本發明所提供之一金屬化學機 械研磨（CMP)製程加以消除，該製程用於在各半導體晶圓 之一絕緣層内形成作為溝渠中各別金屬線之緊密分隔的金 屬線，其得以最小化（降低）晶圓製造期間的合成碟形化以及 侵蝕，而且不需要那些一般使用的額外的耗材以及不會顯 著地降低晶圓的產生或產品良率。 根據該發明，一化學機械研磨製程（CMP)用以最小化晶 .圓製造欺「、間形成於各半導體晶圓之一絕緣層中的溝渠内的 金屬線之碟形化，其包含以下步驟： 一第一，粗研磨步驟，化學機械式地研磨對應晶圓的絕 -7- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 1242481 A7 _____B7 五、發明説明（e ) 緣層上所配置的-個金屬層部位於該絕緣層溝渠 内用以形成各別的金屬線以及置於該下部上之一上部；以 及 〇 一第二上研磨步驟。 該第一粗研磨步驟利用一第一研磨墊足夠來移除該金屬 層的上部團塊同時產生伴隨而來的化學機械研磨殘留物， 並且留下一最小量的金屬上部的殘存物而足夠使得該溝渠 内的金屬層下部不致於碟形化。 該第二上研磨步驟牽到繼續以一第二研磨墊研磨，足夠 來移除該金屬層的殘留物而伴隨將該金屬層下部的碟形化 最小化至一程度用以提供金屬線作為對應配置於溝渠内的 各別金屬線。 各晶圓以第一研磨墊施加第一步驟的研磨而之後以第二 研磨塾施加第二步驟的研磨，該第二研磨塾明顯地至多具 有先前聚集化學機械研磨殘留物之一不夠的本質成份，即 一相當清新（清潔）的研磨墊。 母一個該晶圓係輪流施加該第一與第二步驟，該第一研 磨步驟使用該第二研磨墊而該第二步驟使用一第三研磨 塾，該第三研磨墊至多具有先前聚集化學機械研磨殘留物 之一不夠的本質成份，即一相當清新（清潔）的研磨墊。 各晶圓想要包含矽，該絕緣層包含二氧化矽而該金屬層 係自IS 1與鎢所組成的群組中加以選出，該絕緣層在慣 例上具有至少約300毫微米的厚度而該金屬層具有約200-2000毫微米的厚度，該第一步驟最好施加每平方英吋約2-8 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1242481 A7 B7 五、發明説明（6 ) 磅（psi)的向下力歷時約30-300秒而該第二步驟係施加每平 方英吋約2-8磅（psi的向下力下歷時約5-50秒。 可以加以選擇然而卻是想要的，即成一種黏結促進擴散 障蔽之一中止層（像是鈦7氮化鈦（Ti/TiN)之一中止層）係加 以配置於絕緣層與金屬層之間，在慣例上該中止層具有約 5-200毫微米的厚度。 根據該發明之一較佳具體實例，該化學機械研磨製程 (CMP)包含用於晶圓之以下步驟： 一第一，粗研磨步驟，化學機械式地研磨對應晶圓的絕 緣層上所配置的一個金屬層而有一下部位於該絕緣層溝渠 内用以形成各別的金屬線以及置於該下部上之一上部，形 成一種黏結促進擴散障蔽之一中止層係加以配置於絕緣層 與金屬層之間並且延伸進入該溝渠； 該第一研磨步驟利用一第一研磨墊足夠來移除該金屬層 的上部團塊同時產生伴隨而來的化學機械研磨殘留物，並 且留下最小量的金屬上部的殘存物並且將部份中止層向外 曝露於溝渠外而足夠使得該溝渠内的金屬層下部不致於碟 形化；以及 一第二上研磨步驟繼續以一第二研磨墊研磨，足夠來移 除該金屬層的殘留物而伴隨將該金屬層下部的碟形化最小 化至一程度用以提供金屬線作為對應配置於溝渠内的各別 *金屬線 於此案例中，各晶圓以第一研磨墊加第一步驟的研磨而 之後以第二研磨墊施加第二步驟的研磨，此外各晶圓施加 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 1242481 A7 ____B7 五、發明説明（7 ) 第一與第二步驟，該第一步驟的研磨使用第二研磨墊而該 第二步驟的研磨使用第三研磨墊，各晶圓對該中止層施加 一第三研磨步驟以進化學機械研磨而將其之該部份向溝渠 外移除，明顯地該第二研磨塾與第三研磨墊至多具有先前 聚集化學機械研磨殘留物之一不夠的本質成份。 每一個該晶圓在慣例上係施加該第一與第二步驟，該第 一研磨步驟使用該第三研磨墊而該第二驟使用一第四研磨 墊，該第四研磨墊至多具有先前聚集化學機械研磨殘留物 之一不夠的本質成份。 本發明亦慮及糟以上有明的處理所形成的對應晶圓產 品。 該發明從隨後的詳細敘述及伴隨的附圖與申請專利範圍 將更能立即地加以瞭解。 簡單圖示說明 圖1A至1C係為一系列的側面剖面圖顯示了在形成一半導 體晶圓（其具有含溝渠的一個絕緣層，上配置有一金屬層用 以在溝渠内形成金屬線，伴隨有顯著的伴隨碟狀以及侵蝕） 中的習知階段；及 圖2 A至2 C係為^一糸列的側面剖面圖，類似於圖1 b至1 c 顯示了根據該發明的製程在形成如此之一半導體晶圓的各 階段’其起始於圖1内所顯示的該晶圓而得以呈有最小化 (降低）的|隨碟狀以及侵蝕。 應注思該圓形並不疋成比例’某些部份顯示的稍微誇張 以便使該圖形易於暸解。 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1242481 A7 ________B7 五、發明説明（8 ) 詳細圖示說明 現參照圖.1A至1C，形成一半導體晶圓1〇的習知階段係以 系列的側面剖面示圖加以顯示，晶圓丨〇具有一基座丨i， 一絕緣層12，溝渠13，一中止層14，一金屬層15，一金屬 層下部16，一金屬線17以及一金屬層上部18(圖1A)，加上 一金屬線表面19，一中止層表面2〇，一氧化物層21，一碟 型形成部22，一侵钱形成部23以及一參考平面&(圖1]5至 1C)。 現將參照圖1A，晶圓1 〇在慣例上係為碟形而具有約8英 吋（200毫微米）的直徑並且以矽加以形成，該晶圓包括例如 由二氧化矽的一個絕緣（氧化物）層12作為中間層介電所覆 盍之一例如矽基座，例如具有至少約3〇〇毫微米（〇. 3微 米）’像是約500毫微米之一厚度，其備有一含有溝渠13之 一配置的波紋模型區域，例如鋁的金屬層15具有例如約 200-2000毫微米（〇·2-2微米），像是約300毫微米之一厚度 而係加以配置於一氧化物層12上。 例如具有例如約5·2000毫微米（0.005-2微米），像是約50 毫微米之一厚度的鈦/氮化鈦（Ti/TiN)之中止層14係選擇性 地但係想要加以插入於氧化層12與金屬層15之間作為一習 知的暫時黏結促進擴散障蔽。 一溝渠配置包含一群在氧化物| 12中形成而緊密間隔的 溝渠13係以金屬層15的下部16加以填充以便形成一對 應的金屬線配置，該配置包含一群嵌入於溝渠1 3中緊密間 隔的金屬線17，且在此點仍與金屬層15的上部18相接觸。 -11 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 1242481
圖1A代表了在對其施加習知的金屬CMp製程前的一個血 型的晶圓。. ’、 現參照圖1B，顯示有晶圓1G在完成—步驟的第一階段的 白去金屬CMP作業（其用於自金屬層下部16形成個別的金屬 線17)後之一侧面圖示，於圖⑺中，項目11至14以及“至 17係與圖1A中所有者相同，圖1β亦包括金屬線表面19，中 止層表面20，氧化物層表面21，碟形成形22，侵蝕成形 以及一參考平面R。 已可見該通常的一步驟第一階段金屬CMp將金屬層15上 部的18加以移除以便曝露中止層表面2〇而自溝渠13内金屬 層15的下部之對應部份形成具有一金屬線表面i 9的個別金 屬線17 ’然而此舉亦造成氧化物層表面2丨的部份曝露以及 氧化物層12的伴隨侵蝕，其結果是相對於參考平面R在金屬 線17中產生了一宣稱的伴隨碟形成形22並且在氧化物層12 中產生了一對應的侵襲成形23。 此單步驟第一階段金屬CMP係利用例如約直徑20英吋像 是聚氨酯纖維塑膠板材所作成之一旋轉研磨墊，例如在約 每分鐘20-100轉（rpm)的轉速下（像是約5〇 rpm)，例如在 每平方英吋2-8之一研磨向下壓力之下（像是約5 psi)，歷時 約35-350秒之一研磨時間（像是約16〇秒）加以研磨，該金屬 CMP在將一研磨泥，即膠狀研磨粒（例如氧化鋁（a12〇3))之 •一水狀集俄以及水中關聯的氧化劑供應於研磨墊上時（例如 以約每分鐘100-3 00標準立方公分（sccm)之一流率（像是約 100 seem)下）開始作用。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1242481 A7 B7 五、發明説明（1〇 ) 現參照圖1C，顯示有圖⑶的晶圓10在完成習知的cMp作 業的第二階段（其中移除了姓刻中止層14的曝露部份）後之 一侧剖面圖，於圖1C中，項目“至⑷16至17 , 19 21 至23以及R係與圖1B内所有者相同，可見該CMp作業的第 二階段移除了蝕刻中止層14的殘留曝露部份（即溝渠13的向 外（外部）），並將氧化物層表面完全地曝露。 在此點（如自圖ic中可清楚可見般），金屬線17不僅彼此 不經由（現以移除）金屬層上部份18連接，彼此也不經由溝 渠13外向的中止層14之鄰近曝露部份（現已移除）連接，因 此得以避免金屬線17間電氣短路。 該第一卩& #又（C Μ P)作業利用不同的習知條件下之一旋轉 研磨墊，使用一不同的研磨泥，即一不同的膠狀研磨粒（例 如二氧化石夕（Si〇2))之一水狀漿液以及水中之一關聯的氧化 劑0 用於該CMP作業之第一階段的膠狀研磨粒之水狀漿液以 及關聯的氧化劑係設計用來優先而快速地移除金屬層上部 18但不顯著地移除中止層14或氧化物層12的曝露部份另一 方面，用於該CMP作業之第二階段的膠狀研磨粒之水狀漿 液以及關聯的氧化劑係設計用來優先而快速地移除中止層 14的曝露部份但不顯著地移除金屬層下部16或氧化物層i2 的曝露部份。 .然而女於金屬CMP單步驟第一階段中在研磨墊上所產生 的伴隨CMP殘留物（即如以上所注意的研磨粒與蝕刻液）的 漸漸累積，該對應的晶圓在慣例上漸漸地進行溝渠13内所 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1242481 A7 B7
形成的波紋配給金屬線17之顯著地伴隨碟形化以及鄰近溝 渠13的部份氧化物層12的顯著伴隨侵姓。 此舉乃因為了要使適當的金屬CMP能有效，在蝕科中止 層14開始曝露（圖1B)後要繼續進行研磨動作以便有足夠的 過度研磨來保證來自金屬層15上部18的所有金屬殘留物皆 能以移除，此的殘留金屬係可以加以追蹤至局部或全面的 平面性，其可能存在於埋藏構造外向（外部）（即含有金屬層 下部16的溝渠13之配置内）的給定晶圓10中。 如此的殘留金屬必須藉由足夠的過度研磨來避免來自金 屬層下部16的溝渠13内所形成之鄰近波紋金屬線丨7間經由 金屬層上部18的仍舊鄰近殘留部份（以及依次經由溝渠13 外向的中止層14的殘留部份）之可能的電氣短路。 碟形化與侵蝕最常發生在該CMP作業之單步驟第一階段 的過度研磨終止部，此舉乃因形成埋藏金屬構造（即溝渠j 3 之波紋模式内的金屬線17)的金屬層下部16與中止層14不在 為金屬層上部18所覆蓋保護，而是在研磨墊的旋轉期間於 施加研磨向下壓力（參照圖1A與1B)的情況下直接曝露在水 狀漿液與伴隨的CMP研磨殘留物之研磨作用下。 如以上所指示者般針對同批的晶圓，已為人所認知到較 後面次第加以研磨的晶圓會遭受先前次第加以處理者更為 嚴重的碟形化與侵蝕，然而研磨順序以及碟形化與侵蝕的 •程度昼別sf會對金屬CMP循環所使用的研磨墊之機械老化 (磨耗程度）作出貢獻，因為負荷有CMP殘留物的一個磨損 研磨墊在先天上係較一相對新鮮（清潔）的墊子為不一致，而 __ - 14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1242481 A7 B7 五、發明説明（ 因此應會造成溝渠1 3的波紋模式内之金屬層下部16以及氧 化物層處較少量的碟形化與侵蝕。 該事件在此時不能為人所完全地瞭解，吾人相信因單步 驟第一階段金屬CMP作業所增加的碟形化與侵蝕係如以上 所說明者般因漸進研磨墊負荷之結杲所伴隨之CMP殘留物 累積所造成。 於省略中止層14之一替代案例中，亦省略了 CMP業的第 二階段，取而代之的是該CMp作業的一步驟第一階段的過 度研磨中止部份在氧化物層自始加以曝露以便保證所有 的殘留金屬係從金屬層15的上部is加以移除後對應地繼績 進行’如上所註，如此的殘留金屬必須藉由足夠的過研磨 完全地加以移除以便防止鄰近的波紋金屬線17(來自金屬層 下部16而形成於溝渠13内，通過仍然接觸的金屬層上部18 的殘留部份）間可能的電器短路。 於此替代的案例中，因為位於溝渠13的波紋模式内的金 屬層下部16與氧化物層12不再為金屬層上部18所覆蓋保 濩，而氧化物層12不再為一蝕刻中止層所覆蓋保護之故， 所以碟形化與侵姓同樣地大部份發生在過度研磨金屬CMp 作業的單步驟第一階段的中止部份期間，取而代之的是在 此點於研磨墊在被施加研磨壓力向下力的情況下之旋轉期 間，金屬層下部16與氧化物層12兩者皆直接曝露於水性研 i磨泥以，及Γ猝隨CMP研磨殘留物的研磨作用之下。 相對於上述已知的金屬CMP製程，根據該發明提供了一 有效的兩步驟第一階段金屬CMP系統以便用於減少或最小 -15-
1242481
化因該金屬層下部16與氧化物層12為金屬CMP作業所曝露 前降低該研磨墊上的碎裂負荷（伴隨CMp殘留物的累積）所 產生本質上的如此碟形化與侵姓，此舉係藉由自一負荷伴 隨CMP殘留物的研磨墊改變為至多具有實質上不足含量的 先前累積之伴隨CMP殘留物的一個研磨墊，即改變為一相 對新鮮（清潔）的研磨墊所達成。 現參照圖2A至2C，類似於圖11>至1<:的一系列側面部面 示圖，其乃顯示了根據該發明的製程從圖1 A中所顯示的晶 圓開始而形成一半導體晶圓中的階段（其具有最小化（減少） 的伴隨碟狀以及侵蝕）。 現將參照圖2A如該案例可能者，項目Us21係與圖1A 與1B中那些相同，圖2A亦包括一殘留金屬層上部18a，圖 2A顯示了根據該發明的兩步驟第一階段金屬CMp作業的粗 研磨第一步驟後晶圓30的條件。 為此目的，圖1A的晶圓1〇係施加該發明之兩步驟第一階 段金屬CMP作業的粗研磨第一步驟，其使用例如直徑約2〇 英°寸像疋聚氣S旨纖維塑膠板材所作成的一個旋轉研磨塾， 例如在約每分鐘20-100轉（rpnA)的轉速下（像是約5〇 rpm)，例如在每平方英吋2_8之一研磨向下壓力之下（像是 約5psi )，歷時約35-300秒之一第一步驟粗研磨時間（像是 約1 35秒）而供應一研磨泥（即一例如氧化鋁（Ahoy膠狀研 «磨粒以及r咪中之一關聯氧化劑，例如在約1〇〇-3〇〇sccm之 一流篁率下’像是約l〇〇sccin)至該研磨塾上。 此第一粗研磨步驟係為一次有效而以一種方式足夠移除 -16-
1242481 A7 __ _B7 五、發明説明（ ） 14 金屬層15的金屬層上部18的塊狀並且夠留下其之一最小化 (減少）的殘留物，即殘留金屬層上部丨8a，而在實質無碟形 化與侵蝕的情況下產生一對應塊（主要或大量）的伴隨CMP 研磨殘留物，於此點溝渠内13的金屬層下部16之金屬線1 7 表面19與蝕刻中止層表面20的主要部份係被曝露，而蝕刻 停止層14之一小部份保持為金屬層上部η的殘留金屬層上 部18a所覆蓋，反之氧化物層表面21仍然完成為蝕刻停止層 14所覆蓋。 現參照2B顯示有完成根據該發明用於自金屬層下部16形 成個別金屬線17的金屬CMP作業之兩步驟階段的第二過度 研磨後之圖2A之晶圓30的一個側面剖面示圖，於圖2B中， 項目11至17與19至21係與那些於圖2A中相同，圖圖2B亦 包括一碟形化的形成22’以及一侵蝕形成23，，加上一參考 平面R。 為此目的，圖2 A的晶圓3 0係施加讓發明之兩步驟第一階 ί又金屬C Μ P作業的粗研磨第一步驟’其使用例如直徑約2 〇 英叶像是聚氨酯纖維塑膠板材所作成的一個第二旋轉研磨 墊，其係為相對新鮮（清潔），即一至多具有實質上不足含量 的先前累積之伴隨CMP殘留物的一個研磨墊，而最好為一 相對清潔（新）的研磨墊。 該第二旋轉研磨墊係在例如在約每分鐘20-100轉（rpm) *的轉速"PH象是約50 rpm)加以使用，例如在每平方英吁2-8之一研磨向下壓力之下（像是約5psi)，歷時約5-50秒之一 第二步驟過度研磨時間（像是約25秒）而供應一研磨泥（即一 -17- 本紙張尺姐财® ®家標準师^4規格(21(^297公爱) ' --
裝 訂
1242481 A7 B7 五、發明説明（ 例如氧化鋁（Al2〇3)膠狀研磨粒以及水中之一關聯氧化劑， 例如在約100-300sccm之一流量率下，像是約i〇〇sccm) 至該研磨墊上。 此第二過度研磨步驟預期持續第一粗研磨步驟一次有效 而以一種方式足夠移除金屬層上部18的最小化（減少的）殘 留物’即殘留金屬層上部18 a ’而在伴隨最小化（減少的）砰 形化與侵蝕的情況下產生一對應過度研磨（次要或小量）的伴 隨CMP研磨殘留物，該第二過度研磨步驟係使之生效至一 程度以便提供溝渠内13的金屬層下部16作為對應曝露於溝 渠内的各別金屬線17。 如以上所註記者般，如此金屬層上部18的殘留物必須藉 由足夠的過研磨完全地加以移除以便防止鄰近的波紋金屬 線17(來自金屬層下部16而形成於溝渠13内，通過仍然接觸 的金屬層上部18的殘留部份（以及輪流通過溝渠13向外蝕刻 停止層14的仍然殘留部份））間可能的電器短路。 在此點因金屬層上部18的殘留金屬層上部18a已加以完全 移除，所以曝露了蝕刻停止層14的整個表面20，蝕刻停止 層14的小部份亦加以移除以便曝露鄰近一些溝渠丨3的氧化 物層12的氧化物層表面21，一小部份的該氧化物層12亦加 以移除（腐蝕），可自圖2B可見，自溝渠13中金屬層下部16 所形成的金屬線17之該金屬線表面19僅含有一最小化的碟 形化形成42 ’以及鄰近溝渠13的氧化物層12而伴隨著僅含 有相對於參考平面R之一最小化侵蝕形成23’。 所以根據該發明之兩步驟第一階段金屬CMP移除金屬層 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1242481 A7 B7 五、發明説明（ 15之下的上部18以便曝露蝕刻停止層表面20以及自金屬層 15的下部16之對應部份形成各別的金屬線17，而具有一最 小化伴隨碟形化形成22,（相較於圖1B的22)的產生，加上 一伴隨的最小化侵蝕形成23 ’（（相較於圖1B的23)。 於一典型的具體實例中，根據本發明兩步驟CMP製程的 整個研磨時間135 + 25 =160秒大致上如以上所討論者般與 單步先前技藝的CMP製程的整個研磨時間160秒相同，在 另一方面，伴隨該單步驟先前CMP製程的顯著碟形化與侵 姓係根據該發明利用以一個相對新鮮（清潔）的研磨墊的一相 對短的附屬或第二步驟而加以避免，取代使用在如先前技 藝中全程使用一連續而相對延長的單步驟第一階CMP作業。 此相對短的該發明之金屬CMP製程的第一階段的附屬或 第二步驟（追隨相對延長的第一粗研磨步驟）用來清潔溝渠 13中的金屬層下部η外側之金屬層上部is的殘留金飾18a 以便形成金屬線作為溝渠13的配置中的個別金屬線17，於 此相對知的附屬或第二步驟期間.位於該新而相對新鮮第 二研磨墊上伴隨CMP殘留物的負荷相較於用於相對延長的 第一步驟所用的第一研磨墊上之負荷係可視為最小化，而 因此溝渠13中的金屬層下部16的曝露金屬線17所遭受的碟 形化與侵蝕效應僅是一較少（小）的程度。 該發明之兩步驟第一階段金屬CMP製程有利地達成在不 -*需那些_卜需要的耗材外所想要的研磨晶囪結果，其也不 會有顯著程序的晶圓產出或製品良率。 現參照2C顯示有完成CMP作業之第二階段（該發明每製 -19- 本紙張尺度it财國圏冢標準(CNS) A4規格(210X297公爱） 1242481 A7 _____B7 五、發明説明（ ） 17 程的第三步驟）後之圖2B之晶圓30的一個侧面部面示圖，其 中移除了蝕刻中止層14的曝露部份，於圖2C中，項目11至 14，16至17，19，21，22 , 23’以及R係與那些於圖 2B中相同，自圖2C中可見與圖1C的案例相同，根據本發 明的CMP作業之第二階段完全程蝕刻停止層14的曝露部 份，即溝渠13向外與曝露氧化物層表面21。 在此點如自圖2C係至為清楚般，金屬線17不僅未經由其 上（現已移除）金屬層上部18彼此連接，亦未經由（現已移除) 溝渠13向外蝕刻停止層14的鄰近曝露部份彼此連接，因此 防止了金屬線17間的電氣短路。 此處的第二階段CMIM乍業亦利用不同的習知條件下之一 不同的旋轉研磨墊，使用一不同的研磨泥，即一不同的膠 狀研磨粒（例如二氧化碎（S i Ο 2))之一水狀漿液以及水中之一 關聯的氧化劑，如上註記者般，用於該CMP作業之第一階 段的膠狀研磨粒之水狀漿液以及關聯的氧化劑係設計用來 優先而快速地移除金屬層上部18但不顯著地移除蝕刻中整 層14或氧化物層12的曝露部份，反之用於該CMP作業之第 二階段的膠狀研磨粒之水狀漿液以及關聯的氧化劑係設計 用來優先而快速恰移除中止層14的曝露部份但不顯著地移 除金屬層下部16或氧化物層12的曝露部份。 再次地於該替代的案例中，其中省略了蝕刻停止層14， ‘亦省略Τ·€ΜΡ作業的第二階段（該發明的每製程步驟之第三 步驟），取而代之的是該CMP作業的第一階段的第二過度研 磨步驟在氧化物層12自始加以曝露以便保證所有的殘留金 -20- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公爱) 1242481 A7 B7 五、發明説明（ 屬係從金屬層15的上部18加以移除後繼續進行，以便防止 鄰近的波紋金屬線17(來自金屬層下部16而形成於溝渠13 内，通過仍然接觸的金屬層上部18的殘留部份）間可能的電 器短路。 於此替代的案例中，因為位於溝渠13的波紋模式内的金 屬層下部16與形成的金屬線17不再為金屬層上部18所覆蓋 保護，而氧化物層12不再為一蝕刻中止層所覆蓋保護之 故，所以碟形化與侵蝕同樣地大部份發生在金屬CMP作業 的第一階段之第二過度研磨步驟期間，取而代之的是在此 點於研磨塾在被施加研磨壓力向下力的情況下之旋轉期 間’金屬層下部16與氧化物層12兩者皆直接曝露於水性研 磨泥以及伴隨的CMP研磨殘留物的研磨作用之下。 根據該發明，使用第一研磨墊係在中止層14(圖2A)的始 初曝露處（即在溝渠13中的金屬層二*部16之金屬線17的始初 曝露處）加以變更為使用第二研磨塾，例如以習知方式藉由 研磨墊可轉電流執跡，或是藉由像是研磨時間間隔，到達 中止層14的曝露表面時的研磨墊溫度改變，以及類似之物 所伴隨指示者般。 根據該發明，該第一粗研磨步驟可分別在使用第一研磨 墊的一個第一習知CMP裝置（未顯示）内針對各晶圓加以執 行，而該第二上研磨步驟可分別在使用第二研磨墊的一個 類似之常〜二習知CMP裝置（未顯示）内針對各晶圓加以執 行。 以此方式，在該CMP製程的第一階段之附屬或第二上研 -21 -
1242481 A7 B7 五、發明説明（ ） 19 磨步驟期間使用第一CMP裝置内之第一研磨墊的數片晶圓 (各先前已施加該CMP製程的第一階段之附屬或第一粗研磨 步驟）可分別地加以切換至第二CMP裝置並且對第二相對新 鮮（清潔）的研磨墊施加至多為最小量的先前負荷（即具有一 實質不足成份的先前聚集伴隨CMP殘留物）以便促進與各別 金屬線17(來自溝渠13(圖2B)中金屬層下部16)的生產相關 聯之最小化碟形化以及侵蝕。 的確在該發明的CMP製程之第一階段的第二上研磨步驟 期間，相較於圖2A如圖2B中所指示般僅移除金屬層1 5的金 屬層上部18的殘留金屬18a，因此第二研磨墊的負荷在溫和 的條件下發生，即在例如約每片晶圓25秒的研磨期間之秒 數上研磨步驟期間以較例如約每片晶圓135秒為慢（低）的移 除率下發生而延長的第一粗研磨护驟期間第一研磨墊的負 荷係以較快（高）移除率下發生。 通常在用於一給予晶圓的第二上研磨步驟終了時所進行 的該預期晶圓研磨步驟，於（例如於一批被處理的數片晶圓 的）下一個晶圓被施加第二上研磨步驟前，在第二研磨墊上 僅用一少許（小）增量負荷來促進大比例的伴隨CMP殘留物 的移除將有助於最小化一給予的數片晶圓（即一給予數目的 晶圓批量，例如3批各含2 5片晶圓）之CMP處理中位於第二 研磨墊上所聚集的伴隨CMP殘留物之負荷率。 *該第二5研磨墊已用於短秒數的上研磨步驟以便處理預期 數目的晶圓批量（例如3批，各含25片晶圓，總數達75片晶 圓（第1至3批））後，現在實質上負荷有聚集的CMP殘留物之 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 1242481 A7 B7
1242481 A7 B7 五、發明説明（21 ) 殘留物後，例如3批後（第4批至第6批）已在第二CMP裝置上 施加第一，·粗研模步驟，該第二研磨墊可為該第二CMP裝 置上的第四研磨墊加以取代，接著從頭到尾保持在該第一 CMP裝置上的第三研磨墊可用在如此的第一CMP裝置上而 用於關係到數片晶圓例如多於3批總計為75片晶圓（第7至9 批）的第一粗研磨步驟，而該第四研磨墊可用在第二CMP裝 置上用於關係到相同的數片晶圓（第7至9批）的第二上研磨 步驟。 該發明之二步驟第一階段金屬CMP製程（圖1A與圖2A至 2B)的確達到想要的研磨晶圓結果雨不必提供超過那些其他 方面需要的耗材，也不會顯著地降降低晶圓產出或產品良 率。 在CMP製程（圖2C)的第二階段後，各晶圓會施加額外的 處理，像是一中間層介電的沉積在更進一步加以處理對前 以習知的方式覆蓋於溝渠13的配置上。 該發明（圖1A與圖2A至2B)的二步驟第一階段CMP製程最 有利係在於能達到在溝渠13中的金屬線17僅能容許少（較低) 或少了的碟型化以及較先前技藝的一步驟第一 CMP製程（圖 1A與圖1B)為少（較低）或減少了的氧化物層12之侵蝕。 因此可瞭解所敘述的特定具體實例僅為該發明的通則之舉 例說明，不同的改善可與所說明的原則一致地加以提供。 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 弟 090111314號專利申請案 A8 B8 中文申請專利範圍替換本(93年12 g 補 煩凊#員明示^年丨月^日所提之 修正氺_無變更實質内容？是否准予修1? 六、申請專利範圍 ——— 1 · 一種化學機械研磨方法，用以最小化晶圓製造期間形成 於各半導體晶圓之一絕緣層中的溝渠内的金屬線之碟形 化，其包含以下步驟： 第一粗研磨步驟，化學機械式地研磨對應晶圓的絕 緣層上所配置的-個金屬層上有一下部位於該絕緣層溝 渠内用以形成各別的金屬線以及置於該下部上之一上 部； 該第一研磨步驟利用一第一研磨塾足夠來移除該金屬 層的上部團塊同時產生伴隨而來的化學機械研磨殘留 物’並且留下-最小量的金屬上部的殘存物而足夠使得 該溝渠内的金屬層下部不致於碟形化；及 第一上研磨步驟，繼續以一第二研磨墊研磨，足夠 來移m屬層的殘留物而伴隨將該金屬層下部的碟形 化最小化至一私度，以提供金屬線作為對應配置於溝渠 内的各別金屬線； 一各晶圓以第一研磨墊施加第一步驟的研磨而之後以第 二研磨墊施加第二步驟的研磨。 2.如申^專利範圍第！項之方法，其中該第二研磨塾至多具 有先前聚集化學機械研磨殘留物之—不夠的本質成份。 3·=請專利範圍第旧之方法，其中每—個該晶圓係施加 °亥第與第一步驟，該第—研磨步騍使用該第二研磨墊 而該第二步驟使用_第三研磨墊。 4·如申請專利範圍第3項之方法，其後該第三研磨塾至多具 有先前聚集化學機械研錢留物之本質成份。 1242481 A BCD 申請專利範圍 如申請專利範圍第1項之方法，其中各晶圓包含石夕’該絕 、’、曰匕3氧化碎而该金屬層係自銘，銅與嫣所組成的 群組中加以選出。 6·如申請專利範圍第1項之方法，其中該絕緣層具有至少約 3〇〇毫微米的厚度而金屬層具有約綱_2剛亳微米的厚 度。 7·如申料利範圍第1項之方法，其中該第-步驟係施加每 平方央口寸約2-8碎（psi)的向下力歷時約3〇_3〇〇秒而該第 二步驟係施加每平方英，2奶（psi)的向下力下歷時 約5-50秒。 8·如申清專利範圍第1項之方法，其中形成一種黏結促進擴 散P爭蔽之一中止層係加以配置於絕緣層與金屬層之間。 •如申明專利範圍第8項之方法，其中各晶圓包含石夕，該絕 緣層包含二氧化矽而該金屬層係自鋁，銅與鎢所組成的 群組中加以選出，而該中止層包含鈦/氮化鈦。 iO·如申請專利範圍第8項之方法，其中該絕緣層具有至少約 3〇〇亳微米的厚度，該金屬層具有約2〇〇-2〇〇〇毫微米的 厚度而該中止層具有約5-2〇〇毫微米的厚度。 11.如申請專利範圍第8項之方法，其中該第一步驟係施加每 平方英吋約2-8磅（psi)的向下力歷時約30-300秒而該第 二步驟係施加每平方英吋約2-8磅（psi)的向下力下歷時 約5 - 5 0秒。 12· —種化學機械研磨方法，其用以最小化晶圓製造期間形 成於各半導體晶圓之一絕緣層中的溝渠内的金屬線碟形 -2 - 本紙張尺度“中®標準(CNS) A4規格(210 X 297公釐） 1242481 申請專利範園 化 ’該方法包含以下步 驟 緣声ΙΓΓ磨步驟’化學機械式地研磨對應晶圓的絕 ==一個金屬且有一下部位於該絕緣層溝渠 内用以形成各別的金屬線以及置於該下部上之一上邛， ;=配:於絕緣層與金屬曾間的一種黏結促進擴散 ρ早蔽並且延伸進入溝渠； 該第一研磨步驟利用一第一研磨墊足夠來移除該金屬 層的上部團塊同時產生伴隨而來的化學機械研磨殘留 物’並且留下一最小量的金屬上部的殘存物以及向外 裝 曝露溝渠内的中止層部份而使得該溝渠内的金屬層下部 不致於碟形化；及 一第二上研磨步驟繼續以一第二研磨墊研磨，足夠來 移除該金屬層的殘留物而伴隨將該金屬層下部的碟形化 最小化至一程度以提供金屬線作為對應配置於溝渠内的 各別金屬線； 各晶圓以第一礦磨墊施加第一步驟的研磨而之後以第 二研磨墊施加第二步驟的研磨；及 其中每一個該晶圓係施加該第一與第二步驟，該第一 研磨步驟使用該第二研磨墊而該第二步驟使用一第三研 磨塾。 如申請專利範圍第12項之方法，其中該第二研磨墊至多 具有先前聚集化學機械研磨殘留物之一不夠的本質成 份’而其中該第三研磨墊至多具有先前聚集化學機械研 磨殘留物之一不夠的本質成份。 3- 本紙張尺度通用中國國家標準(CNS) A4規格(210 X 297公釐) 1242481 A8 B8 C8
    裝 訂
    1242481 A8 B8 C8
TW090111314A 2000-05-11 2001-05-11 Metal chemical mechanical polishing process for minimizing dishing during semiconductor wafer fabrication TWI242481B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/569,220 US6943113B1 (en) 2000-05-11 2000-05-11 Metal chemical polishing process for minimizing dishing during semiconductor wafer fabrication

Publications (1)

Publication Number Publication Date
TWI242481B true TWI242481B (en) 2005-11-01

Family

ID=24274553

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090111314A TWI242481B (en) 2000-05-11 2001-05-11 Metal chemical mechanical polishing process for minimizing dishing during semiconductor wafer fabrication

Country Status (6)

Country Link
US (1) US6943113B1 (zh)
EP (1) EP1281199B1 (zh)
KR (1) KR100830744B1 (zh)
DE (1) DE60126758T2 (zh)
TW (1) TWI242481B (zh)
WO (1) WO2001085392A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10163570A1 (de) 2001-12-21 2003-07-10 Solvay Barium Strontium Gmbh Neue Verwendung für Erdalkalimetallsalze
KR100725709B1 (ko) * 2006-07-21 2007-06-07 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
CN101456151B (zh) * 2007-12-13 2013-04-17 中芯国际集成电路制造(上海)有限公司 化学机械研磨及其终点检测方法
CN111435639B (zh) * 2018-12-26 2023-05-05 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3216104B2 (ja) * 1991-05-29 2001-10-09 ソニー株式会社 メタルプラグ形成方法及び配線形成方法
US6001730A (en) * 1997-10-20 1999-12-14 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
JP3371775B2 (ja) * 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
WO1999046081A1 (en) * 1998-03-11 1999-09-16 Strasbaugh Multi-step chemical mechanical polishing process and device
US6218306B1 (en) * 1998-04-22 2001-04-17 Applied Materials, Inc. Method of chemical mechanical polishing a metal layer
US6261157B1 (en) * 1999-05-25 2001-07-17 Applied Materials, Inc. Selective damascene chemical mechanical polishing
US7041599B1 (en) * 1999-12-21 2006-05-09 Applied Materials Inc. High through-put Cu CMP with significantly reduced erosion and dishing

Also Published As

Publication number Publication date
US6943113B1 (en) 2005-09-13
EP1281199A2 (en) 2003-02-05
WO2001085392A3 (en) 2002-10-10
DE60126758D1 (de) 2007-04-05
KR20020093143A (ko) 2002-12-12
EP1281199B1 (en) 2007-02-21
WO2001085392A2 (en) 2001-11-15
DE60126758T2 (de) 2007-12-06
KR100830744B1 (ko) 2008-05-20

Similar Documents

Publication Publication Date Title
TW460968B (en) Barrier layer buffing after Cu CMP
TW434110B (en) Multi-step chemical mechanical polishing
US5913712A (en) Scratch reduction in semiconductor circuit fabrication using chemical-mechanical polishing
TWI252534B (en) Copper CMP defect reduction by extra slurry polish
US6276997B1 (en) Use of chemical mechanical polishing and/or poly-vinyl-acetate scrubbing to restore quality of used semiconductor wafers
TW529978B (en) Abrasive-free metal CMP in passivation domain
TWI338919B (en) Cmp method providing reduced thickness variations
JP2000301454A (ja) 化学的機械研磨プロセス及びその構成要素
JPH1116877A (ja) 半導体素子の形成方法
JP2003514061A5 (zh)
TW410395B (en) Chemical mechanical polishing method, polisher used in chemical mechanical polishing and method of manufacturing semiconductor device
TW516117B (en) Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication
TWI242481B (en) Metal chemical mechanical polishing process for minimizing dishing during semiconductor wafer fabrication
US6251789B1 (en) Selective slurries for the formation of conductive structures
JP2001135605A (ja) 半導体装置の製造方法
CN100353521C (zh) 使用化学机械研磨法制造半导体元件的内连线结构的方法
US6436832B1 (en) Method to reduce polish initiation time in a polish process
US20060205217A1 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
JPH07321076A (ja) 半導体装置の製造方法と研磨装置
JP2000021882A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JP2000012543A (ja) 半導体集積回路装置の製造方法
US6395635B1 (en) Reduction of tungsten damascene residue
US6380069B1 (en) Method of removing micro-scratch on metal layer
JPH08323614A (ja) 化学的機械研磨方法および装置
US6881675B2 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees