TWI242234B - Method of improving device performance - Google Patents

Method of improving device performance Download PDF

Info

Publication number
TWI242234B
TWI242234B TW094101686A TW94101686A TWI242234B TW I242234 B TWI242234 B TW I242234B TW 094101686 A TW094101686 A TW 094101686A TW 94101686 A TW94101686 A TW 94101686A TW I242234 B TWI242234 B TW I242234B
Authority
TW
Taiwan
Prior art keywords
substrate
performance
improving
yield
plugs
Prior art date
Application number
TW094101686A
Other languages
English (en)
Other versions
TW200601395A (en
Inventor
Kuo-Hui Chang
Sing-Long Lee
Cing-Lang Yan
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Application granted granted Critical
Publication of TWI242234B publication Critical patent/TWI242234B/zh
Publication of TW200601395A publication Critical patent/TW200601395A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1242234 玖、發明說明 ， 【發明所屬之技術領域】 本發明係有關於提咼IC(integrated circuit)元件性能 的方法，其係在製造過程中，利用移除半導體晶圓上之 敗元件上的污染微粒與表面電荷來提高IC元件之性能。 特別是有關於利用對插塞（plug)進行化學機械研磨 (chemical mechanical planarization，CMP)、去離子水 (de；〇niZed water)清洗以及異尚醇（is〇p-pyl alc〇h〇1，IpA) 乾燥等步驟來移除鶴插塞（tungsten plug)上的污染微粒與 表面電荷之方法。 【先前技術】 在半導體元件製造過程中，必須在矽晶圓（siiic〇n wafer)上執行極多的製造步驟，甚至高達數百道步驟，才 能在晶圓上完成IC元件。這些步驟包括··切基材上沉 積導電層與絕緣層，·形成光阻(—…叫與罩幕 (mask)’例如氧化鈦或氧切罩幕；製造指定的金屬連線 圖；使用-般印刷技術或微影技術；對基材進行乾姓刻步 驟來料未被罩幕覆蓋住之―層以上㈣電層，並依照罩 幕所定義的位置，將基材上的導電層或其他層臈蝕刻出指 定利用反應性電漿（咖ive piasma)或氣體氯化 物來，除或洗去基材上的罩幕，使導體連線圖案的表面暴 露出來，以及使用水與氮氣來冷卻與乾燥晶圓。 上述的繁複步驟皆用來在晶圓上製造多重的導電層 ί242234 與絕緣層，並圖案化這此填雷思& 路。 ~ _與絕緣層來製造出多重電 形成導電；=術了雙鑲嵌程序(dUal ^咖咖)用來 之 "齒u達成電路之縱向空間的導線或導電層 來連結被絕緣層隔開的兩層導成鶴插塞 如微電子元件包括電晶體、電導二:;成=導咖 件合+ a 电谷興電阻專，廷些微電子元 胃在曰曰圓上的每一個晶塊上形成積體電路。 :於在石夕晶圓上製造IC元件之製程要求極高的生產 最广度，以求能將環境中的污染微粒與薄膜含量降至 :低二此在完成每個製造步驟後，經常會清洗侧表 例如，在沉積如氧化物之表面涂你®w 騍來製造出電路圖以後，便合：：或1J用如韻刻步 洗曰n主 更θ /月冼日日®表面。最常用來清 曰曰i表面的方法是濕式清洗方法。 利用濕式清洗方法來清潔晶圓I 轉，例如至少約2。。RPM二;=夺，晶圓他 争 /疋月b達到約1000 RPM的轉速 去離子水喷麗在晶圓 : 纟柱的噴灑壓力約介在2000至3000 psi之間。 田移除晶圓表面的水份時，也會一 表面上的污染微粒。 同去除所有附著在晶圓 將jit射水柱清洗方法有其限制，就是噴射水柱僅能 〆 :如中…類孔洞中的微粒從—端移到另一端，而益法 將微粒從孔洞中穿八赵：^ $ ” 其S合， / 電路圖案更小的時候，水份 s因為表面痕力的增加而無法接觸到孔洞中的微粒。 此外還需注意到，當使用噴射水柱清洗程序來清潔塗 1242234 有絕緣材料的晶圓時，如内金屬介電層等氧化層。會因喷 嘴（jet nozzle)孔徑太大或噴嘴變形，使得晶圓中心處常因 累積來自於噴射水柱的壓力，而導致某些中心區域的膜層 受到損害。雖然有大量的晶圓需要檢測，但由於這種損宝 的比例約佔全部晶圓數量的1 〇 %至30% ，因此仍需利用 表面形貌掃描（KL A scan)來辨識出損害的膜層區域。
在喷射水柱清洗程序中，會將晶圓安置在晶圓平台 (wafer platform)上。此晶圓平台可旋轉並可安裝在晶圓載 物台（wafer stage)上，還可依照設定的轉速來轉動晶圓， 且轉速約介在200 RPM至1〇〇〇 rpm之間。同時，喷嘴會 將去離子水喷灑在旋轉的晶圓表面，並且水柱之水壓通^ 約為 5〇kg/cm2。 喷射水柱通常約以45。角來衝擊晶圓表面，同時噴嘴 會自晶圓側邊以橫越過晶圓中心的弧形軌跡來移動，並掃 2整個晶圓來沖洗所有表面.晶圓表面至少需以水杈全^ 清洗一次，若能多次沖洗更佳。當轉動支稱晶圓的轉二 離心力會讓水在晶圓表面上流動，同時移除晶圓表面:的 污染微粒與薄膜。在進行沖洗程序時，水會均勻分丑， 灑在整個晶圓表面’並且位在喷嘴下方的晶圓平台：:也嗔 ::向移動。完成喷射水柱沖洗程序後，對晶圓 :驟(spln-drying step)，係利用旋轉方式與潔 軋（clean dry air，CDA)來吹乾晶圓表面。 工 形成鎢插塞來作為晶圓上之金屬連線時，合 利用㈣晶圓上之金屬層所產生的導電金屬；Ϊ = 1242234 一層IMD層，然後再蝕穿此IMD層來產生介層孔。隨後 在介層孔中沉積導電金屬以產生中介窗插塞，導電金屬通 常為鎢。產生中介窗插塞後，會在IMD層上留下一層金 ^ 屬層。可利用習知的CMP程序來移除此金屬層。完成CMP 私序後’會暴露出IMD層的表面。隨後以傳統的喷射水 柱沖洗程序來清洗晶圓，再對晶圓執行旋乾步驟。旋乾步 驟中，高速旋轉晶圓的動作會造成晶圓上的累積靜電。而 # 靜電累積的結果是造成帶電微粒黏附在晶圓上，因此需要 在進行下一製造步驟前，先移除這些帶電微粒。 在射水柱清洗程序中，水柱喷灑在晶圓上的清潔效率 決定於多種變數上，這些變數包括水柱的壓力與水量 (size)，或是水柱在晶圓上逐步掃描的密度。皆知喷射水 柱是以高掃描密度的方式喷灑在晶圓上，以 微粒自晶圓上除去。然而，在完成中介窗插塞之有CMP:; 序後，利用喷射水柱清洗程序來洗淨中介窗插塞時，卻發 籲現喷射水柱無法完全將晶圓之中介窗插塞與ΐΜ〇之暴露 面上的微粒及靜電除去。最常發生的結果是在中介窗插塞 的暴露部分上產生了具有高電阻性的薄層。 因此，4要一種利用清洗晶圓之中介窗插塞來提昇 1C元件之產率與性能的方法。 ^ 【發明内容】 一本么明之目標在於提供一種增加半導體晶圓上之1C 元件的產率與性能。 1242234 本發明之另一目標在於提供一種藉著徹底去除cMp 程序後的晶圓上之微粒與靜電，來增加半導體晶圓上之 1C元件的產率與性能。 。本發明之目的在於提供一種方法用來提高半導體晶 圓上之1C元件的產率與性能。本發明之方法包括：製造 在内金屬介電層中的介層孔與中介t插塞；對晶圓進行 ⑽程序來分離巾介窗插塞；將晶圓浸泡在去離子水中， 以及使用|丙_來乾燥晶圓’此乾燥步驟通常在 Marangoni機型之乾燥機中進行。Marang〇ni ιρΑ乾燥步 驟可以預防晶圓上的靜電產生，也因此能預防帶電微粒黏 附在晶圓上，而得以提高在晶圓上的lc元件之產率盥性 能0 【實施方式】 本發明係著重於提高在半導體晶圓上製造的1C元件 的產率及性能。纟現若冑晶圓浸泡在去離子纟中，隨後再 以異丙醇來乾燥晶圓，便可同時去除微粒與靜電，而將晶 圓上的中介窗插塞洗淨。洗淨中介窗插塞能降低中介窗電 阻（via electrical resistance，via Rc) ’ 並使得 ic 元件的產 率提昇1 %以上。本發明方法包括：在晶圓上之穿透細 層的介層孔中製造中介窗插塞；對晶圓執行CMp程序來 移除IMD層表面上的金屬層，以分離中介窗插塞；將晶 圓浸泡在去離子水中；以異丙醇來乾燥晶圓，並通常採= Marang〇ni旋乾機來執行此乾燥步驟。異丙醇乾燥步驟可 1242234 將執行CMP步驟後堆積在晶圓上的任何 Ρ N硬電與帶電微粒 移除’而提昇在晶圓上之IC元件的產率與性能。 請參考f ，其繪示一表面上具有i層12的 半導體晶® 10。利用熟悉此類技術者所皆知的沉積與蝕 刻技術在IMD層中製造出電容16。每一個電容16皆有一 對介電層20隔開來的金屬導電層1 8。
在晶圓10上的1C製造過程中，會蝕刻IMD層12來 製造出中介窗13’並在中介窗13内部形成中介窗插塞 14,中介窗插塞14之材質一般為鎢。每個中介窗插塞會 與電容16之上層導電層18接觸。完成中介窗插塞14後0， 材質一般為鎢的金屬層22會留在imd層1 2的表面上， 並且在晶圓上進行下一道1C元件製造步驟前，會先移除 金屬層22。在1C元件成品中，中介窗插塞14將在每一 個電容16與後續製造出來的上層Ic元件之間執行電性溝 通的任務。需了解到，圖示中的電容16僅是為了說明上 的方便，同時IMD層中可以有各種不同的元件特徵，例 如玎以用電晶體和電阻來取代電容i 6，或是更增加iMD 廣中除了電容16以外的元件。 請參考至第1B與第2A圖。完成中介窗插塞14之製 作後，對晶圓執行CMP程序用來將imd層12表面上的 金屬層移除，來分離每個中介窗插塞14。可以利用如第 2A圖所示之傳統CMP裝置30來執行上述步驟。傳統CMp 裝置30包括一個旋轉平台32與研磨墊34。研磨墊34上 方的研磨漿分散臂36則用來將研磨漿分散於研磨墊34 10 1242234 上。CMP裝置3〇更包括一個固定在軸心42上的轉盤 轉盤40位在研磨墊34的上方，用來支撐晶圓1〇以進行 ， CMP程序。 * 在CMP程序中’當研磨墊34隨著旋轉平台32旋轉 的時候，轉盤40會將晶圓10壓靠在研磨墊34上。並且， 研磨漿分散臂36會將研磨漿分散在研磨墊34上。研磨墊 34的旋轉動作會把1厘]〇層12表面上的金屬層22移除， • 而使每個中介窗插塞I4之間能電性隔離開來，如第1B 圖所示。 完成CMP程序後，將研磨過之晶圓1〇自轉盤4〇上 取下。如第1B圖所示，靜電24會累積在IMD層12的暴 露面上。並且，每個絕緣開來的中介窗插塞丨4之暴露面 亦發生電累積的情況。靜電24將吸引帶有與靜電24相反 電性之微粒26。除非移除這些微粒與靜電，否則這些靜 電24與微粒26將會在中介窗插塞14的表面上形成高電 φ 阻之薄層，而提高了中介窗插塞14的電阻。因此，當要 在晶圓10上進行下一道1C元件製程時，需先移除累積在 IMD層12與中介窗插塞14上的微粒26。 請參考第1C與第2B圖。完成CMP步驟後，將晶圓 • 10浸泡在含有去離子水46的清洗槽44中。晶圓1〇最好 在去離子水46中浸泡一段時間x，時間χ視晶圓需要在 在水中浸泡多久時間而定。此浸泡清洗步驟將會把完成 CMP程序後，殘留在IMD層12與鎢插塞14上的金屬微 粒去除。此外，如第1 C圖所示，浸泡清洗步驟還會中和 1242234 掉靜電24，並將微粒自IMD層12與中介窗插塞14上移 除。 • 請參考第2C圖。接下來對晶圓10執行乾燥步驟， 膂將密 50能流 . 常用之方法是在Marangoni乾燥機中使用異丙醇5〇來章A 燥晶圓10。在Marangoni-IPA乾燥法中，潮濕的晶圓ι〇 會被移到密封槽（sealed vessel)49的處理區中。密封槽49 之蒸氣產生區（vapoi-generating region)會產生異丙醇蒸 • 氣（IPA vapor cloud)50,並將異丙醇蒸氣5〇引導至處理區 中，並在處理區裡將晶圓1 〇上的水46移除。通常會將 封槽49之處理區中晶圓 1 〇抬高，讓異丙醇蒸氣 過晶圓10。此種乾燥技術能極有效地移除殘留在晶圓w 上的水46，卻不產生會將帶電微粒26吸引至imd層u 與中介窗插塞14之表面上的靜電24(如第2B圖所示）。 =此，如第ic圖所示，IMD層12與中介窗插塞14之暴 露面上幾乎不會有任何靜電24與帶電微粒26殘留。隨德 • 可繼續在晶圓10上製造1C元件。
熟知此類技術者可 可了解到，將本發明方法應用在中介 12 1242234 囪插塞的製造上能夠降低並安定中介窗電阻，而提高在晶 圓上製造1C兀件的產率與性能。此外，中介窗電阻的降 氐轾度與/文泡清洗步驟中晶圓浸泡在清洗槽中的時間成 • '^比。本發明方法更可將在晶圓上製造1C元件的產率提 高1 % 以上。 由上述内容所揭露之本發明較佳實施例，需了解到根 據本發明所作之各種不同的修改，與以下本發明之申請專 修利乾圍所欲涵蓋的所有不同的變化修飾，皆在本發明之精 神與範圍涵蓋下。 【圖式簡單說明】 藉由參考本發明之較佳實施例的詳細敘述，並配合以 下附圖之"兒明，能對本發明有更明確地了冑。附圖如下： 第1A圖係繪示一具有數個中介窗插塞的晶圓剖面
圖，用來說明稂摅士從OD 據本發明方法來沉積一金屬層覆蓋在内金
屬介電層上方。 〃 第1B圖位a - 恭、·、θ不一具有數個中介窗插塞的晶圓剖面 圖，用來說明對曰圓批/ 卞曰曰囫執行CMP程序後，會有靜電與微粒 堆積在晶圓上。 弟 1C 圖~ 系、、、9不一具有數個中介窗插塞的晶圓剖 圖，用來說明利用太 , j用本發明方法來移除晶圓上的靜電與微 一 CMP裝置， 程序。 第2A圖係緣示 方法之化學機械研磨 用來說明利用本發明 13 1242234 第2B圖係繪示一清洗槽，用來說明本發明方法在執 行CMP步驟後，對晶圓進行浸泡清洗。 第2C圖係繪示一 Marangoni機型乾燥機，用來說明 本發明方法在浸泡清洗晶圓後，執行乾燥晶圓之步驟。 第3圖係繪示一流程圖，用來說明執行本發明方法之 連續步驟流程。 【元件代表符號簡單說明】 10 : 晶圓 36 :研磨漿分散臂 12 ： IMD 層 38 :研磨漿 13 ： 中介 窗 40 •轉盤 14 ： 中介 窗插塞 42 :轴心 16 ： 電容 44 :清洗槽 18 ·· 導電 層 46 :水 20 ： 介電 層 48 :Marangoni 乾燥機 22 ： 金屬 層 49 :密封槽 24 ： 靜電 50 :異丙醇蒸氣 26 ·· 微粒 1 ： 第一步驟 30 ： CMP 裝置 2 ： 第二步驟 32 ： 旋轉 平台 3 ： 第三步驟 34 ： 研磨 塾 4 ： 第四步驟 14

Claims (1)

1242234 拾、申請專利範圍 •種用來增進ic元件之產率與性能之方法，該方法 少包括： 提供一基材； 對該基材執行一 CMP程序； 清洗複數個中介窗插塞；以及 利用氣化異丙醇來乾燥該些中介窗插塞。 ❿ ,·士申明專利範圍第1項所述之一種用來增進1C元件之 產^與性能之方法，其中清洗該些中介窗插塞之步驟至少包 括提供去離子水，以及將該基材浸泡在該去離子水中。 …3·如申凊專利範圍第1項所述之一種用來增進1C元件之 產率與性能之方法，其中該去離子水之溫度約介在25 °c至 65 °C之間。 …士申明專利範圍第1項所述之一種用來增進1C元件之 產率與性能之方法，其中該基材更至少包括—導電層。 …5·如申凊專利範圍第1項所述之一種用來增進ic元件之 產率與性能之方法，其中該基材更至少包括—介電層。 …·如申明專利範圍第1項所述之一種用來增進ic元件之 產率與性此之方法，其中乾燥該些中介窗插塞之步驟至少包 15 1242234 一 Ma卿則乞_，將該基材置於該m咖譯㈠乞 .錢中，以及對該些中介窗掠塞使用該氣化異丙醇。 吝查/^專利圍第6項所述之—種絲增進1C元件之 〉、性此之方法，其中清洗該些中介窗插塞之步驟至少包 括提供去料水，隸將該基㈣泡找去離子水中。 • 8·如申請專利範圍第1項所述之一種用來增進1C元件之 產率與性能之方法，其中每—該些中介窗插塞至少包含鶴。 9.如申請專利範圍第8項所述之一種用來增進…元件之 產=與性能之方法，其中清洗該些中介窗插塞之步驟至少包 括k i、去離子水，以及將該基材浸泡在該去離子水中。 1〇·如申請專利範圍第8項所述之一種用來增進…元 # ^之產率與性能之方法，其中乾燥該些中介窗插塞之步驟至 =包括提供一 Marang〇ni乾燥機，將該基材置於該Marangoni 乾燥機中，以及對該些中介窗插塞使用該氣化異丙醇。 η·如申請專利範圍第10項所述之一種用來增進IC元 件之產率與性能之方法，其中清洗該些中介窗插塞之步驟至 少包括提供去離子水，以及將該基材浸泡在該去離子水中。 12· 一種用來增進1C元件之產率與性能之方法，該些 16 1242234 ic元件具有一介電層與複數個中介窗插塞，該介電層位在一 基材上，該些中介窗插塞位在該介電層中，該方法至少包括： * 提供一金屬層覆蓋在該介電層與該些中介窗插塞上； * 自該介電層上移除該金屬層用來分離該些中介窗插 塞； 清洗該基材；以及 將該基材暴露在氣化異丙醇中用來乾燥該基材。 13·如申請專利範圍第12項所述之一種用來增進IC元 件之產率與性能之方法，其中清洗該些中介窗插塞之步驟至 少包括提供去離子水，以及將該基材浸泡在該去離子水中。 14.如申請專利範圍第12項所述之一種用來增進ic元 件之產率與性能之方法，其中乾燥該些中介窗插塞之步驟至 少包括提供一 Marangoni乾燥機，將該基材置於該Marang〇ni • 乾燥機中，以及對該些中介窗插塞使用該氣化異丙醇。 15·如申睛專利範圍第14項所述之一種用來增進元 件之產率與性能之方法，其中清洗該些中介裝插塞之步驟至 ， 少包括提供去離子水，以及將該基材浸泡在該去離子水中。 . 16·如申請專利範圍第12項所述之一種用來增進1(：元 件之產率與性能之方法，其中每一該些中介窗插塞至少包含 嫣0 17 1242234 如申請專利範圍第16項所述之一種用來增進圯元 件之產率與性能之方法，其中清洗該些中介窗插塞之步驟至 ，少包括提供去離子水，以及將該基材浸泡在該⑽子水中。 18.如申請專利範圍第16項所述之一種用來增進π元 =之產^與性能之方法，其中乾燥該些中介窗插塞之步驟至 • 少^括提供一 Marang〇ni乾燥機，將該基材置於該Marangoni 乾燥機中，以及對該些中介窗插塞使用該氣化異丙醇。 19·如申請專利範圍第18項所述之一種用來增進IC元 件之產率與性能之方法，其中清洗該些中介裝插塞之步驟至 少包括提供去離子水，以及將該基材浸泡在該去離子水中。 20. 一種用來增進1C元件之產率與性能之方法，該ic • 凡件具有一介電層與複數個中介窗插塞，該介電層位在一基 材上，該些中介窗插塞位在該介電層中，該方法至少包括： 提供一金屬層覆蓋在該介電層與該些中介窗插塞上； 對該金屬層進行化學機械平坦化，用來移除該介電層 上之該金屬層以分離該些中介窗插塞； 清洗該基材；以及 將該基材暴露在氣化異丙醇中，用來乾燥該基材。 21 ·如申請專利範圍第20項所述之一種用來增進ic元 18 1242234 件之產率與性能之方法，其中清洗該些中介窗插塞之步驟至 少包括提供去離子水，以及將該基材浸泡在該去離子水中。 22. 如申請專利範圍第21項所述之一種用來增進扣元 ，之產率與性能之方法’其中乾燥該些中介窗插塞之步驟至 ^包括提供一 Marang〇ni乾燥機，將該基材置於該MaungoM 乾燥機中，以及對該些中介窗插塞使用該氣化異丙醇。 23. 如申請專利範圍第19項所述之—種用來增進^元 ^產率與性能之方法，其中每〆該些中介窗插塞3至少包含
TW094101686A 2004-06-25 2005-01-20 Method of improving device performance TWI242234B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/877,181 US6926590B1 (en) 2004-06-25 2004-06-25 Method of improving device performance

Publications (2)

Publication Number Publication Date
TWI242234B true TWI242234B (en) 2005-10-21
TW200601395A TW200601395A (en) 2006-01-01

Family

ID=34808720

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094101686A TWI242234B (en) 2004-06-25 2005-01-20 Method of improving device performance

Country Status (2)

Country Link
US (1) US6926590B1 (zh)
TW (1) TWI242234B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021490B2 (en) * 2007-01-04 2011-09-20 Eastman Chemical Company Substrate cleaning processes through the use of solvents and systems
JP5140641B2 (ja) * 2009-06-29 2013-02-06 株式会社荏原製作所 基板処理方法及び基板処理装置
CN102386060A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 一种清洁多层金属互连结构的方法
CN102569024A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 Tsv通孔研磨清洗后的干燥方法及干燥设备
US11239156B2 (en) * 2020-03-19 2022-02-01 Intel Corporation Planar slab vias for integrated circuit interconnects

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002900A1 (en) * 1993-07-15 1995-01-26 Astarix, Inc. Aluminum-palladium alloy for initiation of electroless plating
US6012469A (en) * 1997-09-17 2000-01-11 Micron Technology, Inc. Etch residue clean
JP2004140196A (ja) * 2002-10-17 2004-05-13 Nec Electronics Corp 半導体装置の製造方法および基板洗浄装置
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200601395A (en) 2006-01-01
US6926590B1 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
US11094524B2 (en) Substrate processing method and substrate processing apparatus
JP4891475B2 (ja) エッチング処理した基板表面の洗浄方法
TW200539330A (en) Ozone vapor clean method
JP2007509499A (ja) 低ｋ誘電体を半導体製造プロセスにおいて形成する方法
CN106098589B (zh) 半导体装置和洗涤方法
TWI242234B (en) Method of improving device performance
US9048268B2 (en) Method and equipment for removing photoresist residue after dry etch
US6713401B2 (en) Method for manufacturing semiconductor device
JP4334844B2 (ja) デバイス用溝構造体の製造方法
KR20080058510A (ko) Ｃｍｐ 연마 방법, ｃｍｐ 연마 장치, 및 반도체디바이스의 제조 방법
KR20200100855A (ko) 기판 처리 방법 및 기판 처리 장치
TW201933486A (zh) 基板處理裝置及基板處理方法
JPH03234021A (ja) 半導体ウエハの洗浄装置及びその洗浄方法
US20040256726A1 (en) Semiconductor device and manufacturing method thereof
CN108155144A (zh) 一种半导体器件的制作方法
JPH1187290A (ja) 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法
CN1981375A (zh) 半导体器件的制造方法
KR100563786B1 (ko) 반도체 소자의 컨택 형성방법
CN104952721A (zh) 去除光刻胶的后处理方法及互连层结构的制作方法
KR100875819B1 (ko) 반도체 소자의 제조 방법
US20050112903A1 (en) Process for removing tungsten particles after tungsten etch-back
JPH0766168A (ja) 半導体製造方法および半導体製造装置
US6551442B2 (en) Method of producing semiconductor device and system for producing the same
WO2022220037A1 (ja) 基板処理方法、基板処理装置および乾燥処理液
CN107919267B (zh) 一种半导体器件及其制作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees