TWI238529B - Structure of silicon control rectifier and method thereof - Google Patents

Description

A7 B7 1238529 五、.發明説明（） 發明領域： {請先閲讀背面之注意事項再填寫本頁) 本發明係有關於一種矽控整流器（Silicon Control Rectifier ; SCR)之結構及其製造方法，特別是有關於一種 於主動區域（Active Area)中沒有淺溝槽隔離（Shallow Trench Isolation ; STI)結構的矽控整流器之結構及其製造 方法’可應用在靜電放電（Electrostatic Discharge ; ESD) 保護電路中，用以改善矽控整流器的熱傳導和電流傳導特 性等，藉以提高靜電放電的保護能力，且特別適用於絕緣 層上有石夕（Silicon On Insulator ; SOI)的製程，以製造具有 更優良靜電放電保護能力的矽控整流器。 發明背景： 近年來半導體元件被廣泛的應用於工業、商業、住家、 通訊、交通與電力等領域。在未來的數十年内，電子元件 將朝向高電壓、大電流功率、及低切換模組等方向發展， 並且朝向積體電路化。然而，隨著積體電路（Integrated Circuit)的發展，靜電放電破壞的問題則越來越嚴重，而且 隨著積體電路製程技術的進步，一些用來增加電路運作速 度的技術，如通道變短、閘極氧化層變薄、金屬矽化物（如 Polycide或Silicide)的使用等，常使得積體電路的靜電放 本纸張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 1238529五、.發明説明（ A7 B7 電耐受能力大幅下降，而非常容昜受靜電而損傷。為了保 遵積體電路不受靜電放電的破壞，可以採用靜電放電保護 電路’在靜電放電時能保護積體電路免受過大電流或電壓 的傷害。而SCR是目前ESD保護電路中廣泛被採用的元 件。 清參考第1圖，其所繪示為運用習知靜電放電保護電 路的示意圖。如第i圖所示此保護電路主要是由四層式元 件10所組成，此四層式元件10、輸出/輸入銲墊（I/〇 Pad) U 和内部電路（Internal Circuit)14是利用連線16連接在一 起，而四層式元件10係介於輸出/輸入銲墊（I/〇 pad) 12和 内部電路（Internal Circuit)14兩者之中以保護内部電路 W。於此四層式元件10的結構中，採用！>型材料的第一層 2〇是和採用N型材料的第二層22連接。然後第-採用P型材料的第三層24連接，且第三層2:再一與層採= 型材料的第四層26連接。最後，第四層26連至接地28, 同時在第二層22有電阻36連接至輸出/輪入銲墊12，在 第三層24則有電阻38連接至接地28。

此外，第一層20的P型材料與第二層 M 尽的N型材料 之間的接面形成ΡΝ接面30，第二層22沾\Τ Λ1 κ π以的N型材料與第 三層24的P型材料之間的接面組成Np垃二 接面32,而第三層 24的P型材料與第四層26的N型材料之門

寸 < 間的接面形成PN (請先閲讀背面之注意事項再場寫本頁) 訂·

1238529 at _· _B7_ 五、·發明説明（） 接面34。一般此四層式元件1 0被稱為具有pnpn二極體 型式之SCR。 請同時參考第1圖和第2圖，第2圖所繪示為習知石夕 控整流器之電路的結構示意圖。第2圖中之矽控整流器4〇 主要包括了 PNP電晶體42(或稱PNP雙載子接面電晶體， PNP Bipolar Junction Transistor)和 NPN 電晶體 44(或稱 NPN 雙載子接面電晶體，NPN Bipolar junction Transistor)。PNP電晶體42的射極46是連接到輸出/輸入 銲墊12，而集極48和NPN電晶體44的基極56相連，基 極50則和NPN電晶體44的集極54相連。而PN接面30 則為 PNP 電晶體 42 的射基極接面（Emitter-base Junction)’ PN接面34則為NPN電晶體4 4的射基極接面， NP接面32同時為PNP電晶體42和NPN電晶體44的集 基極接面（Collector-baseJ unction)。 一般的SCR運作過程大致上可分為關閉狀態和啟動狀 況兩種，在關閉狀態時，沒有電流在SCR中流動。而當正 脈波（Positive Pulse)施加在第2圖之NPN電晶體44的基 極56時，NPN電晶體44就會啟動並使得NPN電晶體44 的集極54轉至低電位，因此電流就會經由NPN電晶體44 的集極54至射極52流動，因為PNP電晶體42亦隨之而 啟動，PNP電晶體42的集極48電流會流向NPN電晶體 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公爱) (請先閲讀背面之注意事項再填寫本頁) -icr

1238529 A7 B7 五、·發明説明（） 44的基極56，於是形成SCR的再啟動狀態，可以不斷將 ESD情況時的大電流傳導至接地μ，直至npn電晶體44 的集極54至射極52的電流趨於零（或大於零，需視scR 的設計而定），則SCR回到關閉狀態。 請參考第3圖，其所繪示為習知pnpn二極體的電流 對電壓的曲線圖。當pNPN二極體的電流超過引發電流 (Triggering Current)60時，SCR電路的功能會暫時或永久 性的喪失’此為習知的閉鎖（Latch UP)現象。為了要防止 閉鎖現象出現’習知解決的方法有磊晶矽底材（Epi Substrate)、淺溝槽隔離和絕緣層上有矽等，其中淺溝槽隔 離和S 01已被廣泛地採用，以防止閉鎖現象的出現和達到 隔離各換雜區的目的。 淺溝槽隔離技術的原理係利用非等向性（Anisotropic) 乾蝕刻（Dry Etching)，在PM0S與NM0S間“挖出，，一道 溝槽（Trench)，再在其中填入二氧化矽等非導體或多晶矽 等半導體。如果此溝槽的深度超過井深（Depth of Well)， 則可以有效將PM0S和NM0S加以隔離，以防止閉鎖的發 生’且依然保持原來元件所具備的積集度。 請同時參考第4圖及第5圖，其所繪示為習知具有 PNPN二極體型式的矽控整流器之結構的截面圖和上視 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公袭) 請 先 閲 讀 背 面 之 注 意 事 項 再 填 寫 本 訂 A7 B7

1238529 五、.發明説明( 圖。首先以p型石夕底材為基#100,藉雜質擴散或 入的方式，在部份的基材100表面形成n型

Well)1〇2,然後分別在N型井1〇2中和基材100中形成(如 第4圊所示之N +摻雜區1〇4、p +摻雜區i〇6 n +摻雜區 和P +摻雜區110。而為了要隔離各個摻雜區·，>第4圖及 第5圖所示之N +摻雜區104、P +摻雜區l〇6、N +摻雜區夏⑽ 和P +換雜i 11〇,以防止SCR在操作時出現非預期的情況 (如閉鎖情況），需在SCR的各個摻雜區之間形成如第4圖 所示之淺溝槽隔離112，以將各個摻雜區隔離。 然而，雖然利用淺溝槽隔離112將各個摻雜區隔離， 可有效防止閉鎖的發生且保持原來元件所具備的積集度， 但當半導體元件在晶片上的積集度增加時，半導體元件的 耗電大都以熱能的方式釋出，淺溝槽隔離112會使各摻雜 區之間的熱傳導受到阻隔，使得元件在操作時的環境溫度 上升。 當溫度上升時對半導鱧元件的功能會產生兩個主要的 負面影響。第一是因為晶格的振動會隨著溫度的上升而增 加，電子在金屬導線内的運動將遭受嚴重的散射 (Scattering)，電阻因而上升，使得元件的操作速度變慢。 第二是因半導體元件的穩定性（Stability)與環境溫度呈對 數反比的關係’當溫度越馬’則元件的退化（Degradation) 本纸張尺度適用中國國家標準(CNS)A4規格(210χ 297公釐) 1238529 at __B7_ 五、·發明説明（） (請先閲讀背面之注意事項再填窝本頁) 將上升，使得可靠性（Reliability)大大的下降。所以隨著半 導體製程的積集度越來越高時，元件所發出的熱能如不能 有效傳導散發，熱能就會在元件之間不斷累積，除了影響 元件的電氣特性外，更甚者電路可能被不斷升高的熱能所 破壞。

另外，當ESD的情況發生時，與内部電路14連接的 ESD保護電路必須盡快將大電流導走以保護内部電路14， 而在ESD保護電路中SCr的電流傳輸特性對大電流的傳 輸有很大的影響。如上所述之SCR的運作過程般，pNP電 晶體42的集射極電流傳導和NPN電晶體44的集射極電流 傳導必須快速，但是第5圖中的淺溝槽隔離1 12在P型摻 雜區和N型摻雜區之間造成阻隔，使電流傳導的速度下 降，更影響PNP電晶體42和NPN電晶體44的高電流特 性與低電流特性，以及減少PNP電晶體42和NPN電晶體 44的寄生雙載子增益（parasitic Bipolar Gain)，使得SCR 的導電及放電的效率下降，當ESD的大電流放電發生時， 未能快速導走ESD電流，因此内部電路14就會受到靜電 放電的傷害和影響。 發明目的及概述： 鑒於上述之發明背景中，隨著積體電路的發展以及元 本纸張尺度適用中國國家標準(CNS)A4規格(2丨0X297公釐) 1238529 A7 B7 、·發明説明（ 件的積 一般習 知具有 所組成 SCR無 SCR中 以隔離 離除了 傳導和 體的高 電晶體 下降， 電流， 集度不斷增加，靜電放電破壞的問題越來越嚴重。 知的ESD保護電路多採用SCR為其主要元件。習 PNPN型式的SCR是由PNP電晶體和NPN電晶體 。但是在SCR的運作時容易出現閉鎖等現象，以致 法動作。為了解決閉鎖現象而利用眾多方法以隔離 各個摻離區，其中一種方法是採用淺溝槽隔離技術 各個摻離區。但由於在各個摻離區之間的淺溝槽隔 隔離各個摻離區，同時也將各個摻離區之間的熱能 電流傳導降低，以及影響PNP電晶體和NPN電晶 電流特性與低電流特性，減少PNP電晶體和NPN 的寄生雙載子增益，使得SCR的導電及放電的效率 當ESD的大電流放電發生時，未能快速導走ESD 因此會嚴重影響被保護的電路之操作及可靠性。 (請先閲讀背面之注意事項再填寫本頁) 费· ,v-tj i 本發明的主要目的，為本發明提供了一種矽控整流器 之結構及其製造方法，特別是有關於應用在靜電放電保護 電路中’ 一種於主動區域中沒有淺溝槽隔離結構的矽控整 流器之結構及其製造方法，以改善矽控整流器的熱傳導和 電流傳導等特性，提高ESD保護電路的保護效率。 根據以上所述之目的，本發明提供了一種矽控整流器 之結構及其製造方法，首先提供P型梦基材；於？型石夕基 材中形成淺溝槽隔離以定義出主動區域；接著形成N型井

本紙張尺度適用中國國家標準(CNS)A4規格(210x297公愛) 1238529

五、·發明説明( i 於主動區域中；再形成N+型摻雜區和 休然後形成N +型摻雜區和p +型摻雜區於主區於N型 為了避免非預期的梦化物在主動區域…，影響：中型 摻雜區、P+型摻雜區、N+型換雜區和p +型摻雜區之間的 隔離。因此，可利用快速加熱氧化的方法，在主動區域上 形成並定義二氧化矽層’以保護主動區域上的表面不受 雜質影響。由於主動區域中沒有淺溝槽隔離結構的梦控整 流器，可有效改善矽控整流器的熱傳導和電流傳導等特 性，並提高ESD保護電路的保護效率。本發明的矽控整流 器之結構，更可搭配絕緣層上有矽的製程，以製造具有更 優良靜電放電保護能力的矽控整流器。 圓式簡單說明： 本發明的較佳實施例將於往後之說明文字中輔以下列 圖形做更詳細的闡述，其中： 第1圖係繪示運用習知靜電放電保護電路的示意圖。 第2圖係繪示習知矽控整流器之電路的結構示意圖。 第3圖係繪示習知PNPN二極體的電流對電壓的曲線 圖。 第4圖係繪示習知具有PNPN二極體型式的矽控整流 器之結構的截面圖。 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂·

1238529

五、發明説明（ 第 5圖 >(系LL·^ _ 系％不習知具有PNPN二極體型式的矽控整流 器之結構的上視圖。 第6圖係繪示利用本發明之一實施例製造矽控整流器 的過程之結構裁面圖。 第 7 圈_ ^诉臀不利用本發明之一實施例製造矽控整流器 的過程之結構截面圖。 第 3 圈 «X 闔係纷示利用本發明之一實施例製造矽控整流器 的過程之結構戴面圖。 第9圖係峪- T、臀不利用本發明之一實施例製造矽控整流器 的過程之結構戴面圖。 第1 〇圖係綠示根據第9圖利用本發明之一實施例所製 造的矽控整流器之上視圖。 第 11 圖後 _保繪示本發明之一實施例製造矽控整流器的 過程中，非箱％ 頂期矽化物於主動區域上方形成時的結構截 面圖。 第12圖係繪示利用本發明之一實施例製造矽控整流 器的過程之結構截面圖。 第13圖係繪示利用本發明之一實施例製造矽控整流 器的過程之結構截面圖。 第14圖係繪示利用本發明之另一實施例所製造的低 電壓觸發矽控整流器之結構截面囷。 第15圖係繪示利用本發明之另一實施例所製造的具 有絕緣層上有矽結構的矽控整流器之結構截面圖。 10 本纸張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閱讀背面之注意事項再場寫本頁) (. ，νά

1238529 A7 _·_B7 五、.發明説明（） 圖號對照說明： 10 四層式元件 12 輸出/輸入銲塾 14 内部電路 16 連線 20 第一層 22 第二層 24 第三層 26 第四層 28 接地 30 PN接面 32 NP接面 34 PN接面 36 電阻 38 電阻 40 矽控整流器 42 PNP電晶體 44 NPN電晶體 46 射極 48 集極 50 基極 52 射極 54 集極 56 基極 60 引發電流 100 基材 102 N型井 104 N +摻雜區 106 P +摻雜區 108 N +摻雜區 110 P +摻雜區 112 淺溝槽隔離 300 基材 302 淺溝槽隔離 304 主動區域 306 N型井 308 N+型摻雜區 310 P +型摻雜區 312 N +型摻雜區 314 P +型摻雜區 316 矽化物 (請先閲讀背面之注意事項再填寫本頁) •衣.

本纸張尺度適用中國國家標準(CNS)A4規格(210X297公衮) 1238529 五、·發明説明（ A7 B7 318 氧化層 502 淺溝槽隔離 506 N型井 510 P +型摻雜區 514 P +型摻雜區 600 基材 604 主動區域 608 N +型換雜區 612 N +型摻雜區 616 絕緣層上有石夕 500 504 508 512 516 602 606 610 614 基材 主動區域 N +型摻雜區 N +型摻雜 N +型摻雜 淺溝槽隔 N型井 P +型摻雜 p+型摻雜 離 區 (請先閲讀背面之注意事項再場寫本頁) 發明詳細說明： 請參考第6圖，其所緣示為利用本發明之一實施例製 造矽控整流器的過程之結構截面圖。首先提供以p型石夕底 材為基材300，然後利用蝕刻等方法，在基材3〇〇形成隔 離結構，如第6圖所示之淺溝槽隔離302，藉以定義出主 動區域304。 請參考第7圖，其所繪示為利用本發明之一實施例製 造矽控整流器的過程之結構截面圓。然後藉雜質擴散或離 子植入等方法，於主動區域304中形成N型井306。 訂· 齊 iP i 纣 ί 土:p 12 本紙張尺度適用中國國家標準(CNS)A4規格(21〇X29/公讀^ 1238529 五、.發明説明(

5月參考第8圖，其所繪示為利用 造石夕控整流..器的過程之結構截面圖。_ = '實施例製 植入等方法，在N型井306中形成如第擴政或離子 摻雜區308和P +型摻雜區31〇。 斤不之N+蜇

.土請參考第9圖，其所綠示為利用本發明之 造矽控整流器的過程之結構截面 哎離子植人笙接著再利用雜質擴散 等方法’於主動區域3〇4 t形成如第9圈所干 之N +型摻雜區312和p +型摻 第9圖所- 區的步驟順序是本發明之—實施如B Μ之形成換雜 床…… 不限定其形成之順 二另：清參考第Π)圖’其所緣示為根據“圖利用本發 月之一實施例所製造的矽控整流器之上視圓。 訂·

經濟部智慧財產局貝工消費合作社印製 •接著請參考第η圖，其賴示為本發明之—實施例製 造矽控整流器的過程中，非預期矽化物於主動區域上方形 成時的結構截面圖。若非預期的矽化物在主動區域3以 上方形成時，特別是在各個摻雜區之間的上方形成如第 1 1圓所示之矽化物3 1 6時，電流就可能經由這些矽化物 316而在Ν +型摻雜區308、ρ +型摻雜區31〇、n +型摻雜區 312和Ρ +型摻雜區314之間流動，就會在各個摻雜區之間 形成短路，使各摻雜區之間的隔離受到影響。故為了避免 矽化物316在主動區域上形成，影響Ν +型摻雜區 Ρ+型摻雜區310、Ν+型摻雜區312和Ρ +型摻雜區314之間 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 1238529 A7 B7 五、.發明説明（） 的隔離，《出現非預期内的電路特t生，於是利用熱製程方 法’如快速.加熱氧化（Rapid Thermal丨RpQ) 的方法，在主動區域304上形成如第12圖之氧化層 3 18(如二氧化矽層），第12圖其所繪示為利用本發明之一 實施例製造矽控整流器的過程之結構截面圖。 然後請參考第13圖，其所繪示為利用本發明之一實施 例製造矽控整流器的過程之結構截面圖。再利用光罩及蝕 刻技術以定義出氧化層318，使得N+型摻雜區3〇8、p + 型摻雜區310、N +型摻雜區312和p +型摻雜區314上方的 氧化層318被移除掉而曝露出N +型摻雜區3〇8、p +型摻雜 區310、N +型摻雜區312和P +型摻雜區314，以進行後續 的製程，就可得到如第13圖所示之結構，如此則可避免矽 化物在各摻雜區之間的上方形成而影響各摻雜區之間的隔 離。 請 先 閲 •讀 I背 St 之 注 意 Ϊ 5 窝 本 頁 經濟部智慧財產局貝工消费合作社印製 請參考第14圖，其所繪示為利用本發明之另一實施例 所製造的低電壓觸發矽控整流器之結構截面圖。在低電壓 觸發矽控整流器的製程中，亦可利用本發明所提供之矽控 整流器的結構及其製造方法，於以p型矽底材為基材5〇〇 中，形成淺溝槽隔離502以定義出主動區域5〇4，並在主 動區域504中形成N型井506，於N型井506中形成N + 型摻雜區508和P +型摻雜區51〇，於基材5〇〇中形成N + 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公 1238529 at _ B7 五、發明説明（） 型摻雜區512和P +型摻雜區514，以及在N型井506和基 材5 00之間形成N +型摻雜區516。如此可以有效改善低電 壓觸發矽控整流器的熱傳導和電流傳導等特性。 請參考第1 5圖，其所繪示為利用本發明之另一實施例 所製造的具有絕緣層上有矽結構的矽控整流器之結構截 面圖。本發明所提供之矽控整綠器的結構及其製造方法， 更可用於絕緣層上有矽的製程中，以製造部份空乏絕緣 層上有石夕之梦控整流器（partially Depleted SOI SCR . PD-SOI SCR)或完全空乏絕緣層上有矽之矽控整流器 (Fully Depleted SOI SCR ; FD-SOI SCR)。如第 15 圖所示， 於具有絕緣層上有矽616的基材600上形成淺溝槽隔離 602以定義出主動區域604，並在主動區域中形成N型井 606,於N型井606中形成N +型摻雜區608和p +型摻雜區 610，於基材600中形成N +型摻雜區612·和p +型換雜區 614 〇 經濟部智慧財產局貝工消費合作社印製 本發明之優點為|^供了 一種碎控整流器之結構及其製 造方法’特別是應用於靜電放電保護電路之矽控整流器 中。由於石夕控整流器中各摻雜區之間不需要形成隔離結 構，如淺溝槽隔離等，所以可有效改善各摻雜區之間的熱 傳導和電流傳導等特性’因此應用在積集度越來越高的積 體電路中’可快速的將石夕控整流器所產生的熱能散發，以 15 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 1238529 at _^ 五、·發明説明（） 及提高ESD保護電路的保護效率。另外本發明所提供的石夕 控整流器之舞構及其製造方法，更可應用於製造低電壓觸 發矽控整流器、或搭配絕緣層上有矽的製程，以製造具有 更優良靜電放電保護能力的矽控整流器，同時亦能增加石夕 控整流器的散熱能力及促進其電流傳導等特性。 如熟悉此技術之人員所瞭解的，以上所述僅為本發明 之較佳實施例而已’並非用以限定本發明之申請專利範 圍；凡其它未脫離本發明所揭示之精神下所完成之等效改 變或修飾，均應包含在下述之申請專利範圍内。 經濟部智慧財產局貝工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

1238529 A8 B8 C8 D8 六、申請專利範圍 3 .如申請專利範圍第1項所述之矽控整流器之結構， 其中該氧化層為一二氧化石夕氧化層。 4. 如申請專利範圍第1項所述之矽控整流器之結構， 其中上述之基材為一 P型矽基材。 5. 如申請專利範圍第1項所述之矽控整流器之結構’ 其中上述之基材中更包括一絕緣層。 6. 如申請專利範圍第5項所述之矽控整流器之結構， 其中該絕緣層為一二氧化矽絕緣層。 7. 如申請專利範圍第1項所述之矽控整流器之結構， 其中上述之隔離結構為一淺溝槽隔離結構。 8 ·如申請專利範圍第1項所述之矽控整流器之結構， 其中上述之第一導電型井為一 N +型井。 9.如申請專利範圍第1項所述之矽控整流器之結構， 其中上述之第一第一導電型摻雜區及第二第一導電型摻雜 區為一 N+型摻雜區。 S 1 0.如申請專利範圍第1項所述之矽控整流器之結構， 18 m免滴用中國國家橾輋（C’NS ) A4規格（210X297公釐） 1 -- (請先閲讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財^t^M工消費合作社印絮 1238529 Λ8 B8 C8 D8 請專利範圍 其中上述之第一第二導電型摻雜區及第二第二導電型摻雜 區為一 P +型摻雜區。 •種石夕控整流器之製造方法，可用於一絕緣層上有 矽的製程，該矽控整流器之製造方法至少包括： 提供一基材； 於該基材中形成一隔離結構，以定義出一主動區域； 形成一第一導電型井於該主動區域中； 形成一第一第一導電型摻雜區於該第一導電型井中； 形成一第一第二導電型摻雜區於該第一導電型井中； 形成一第二第一導電型摻雜區於該主動區域中； 形成一第二第二導電型摻雜區於該主動區域中；以及 形成一氧化層位於該基材上，且該氧化層曝露出該 第一第一導電型摻雜區、該第一第二導電型摻雜區、▲第 一第一導電型摻雜區和該第二第二導電型摻雜區，其中第 一導電型之電性與第二導電型之電性相反。 請 先 閱 讀 背 之 注 項 再 填 寫 本 頁 鼇 訂 經濟部智¾財4^¾X消費合作社印食 層該 第化於 圍氧區 Jl£該雜 利成摻 專形型 請於電 申中導 i其一 12，第 法三 方第 1 1X 之第 製成間 之形之 器括材 流包基 整少該 控至與 更井 之，型 述前電 所驟導 項步 一 造速 製快 之一 器為 流法 整方 控的 碎層 之化 述氧 所該 項成 11形 上 材 範基 利J 專於 請述 申上 如中 3其 1A ， 法 方 第 圍 1¾ ....... I 19 1238529 經濟部t慧財,1¾¾工消費合作社印絮 Λ8 B8 C8 D8 ^、申請專利嚴圍 加熱氧化法。 1 4.如申請專利範圍第1 1項所述之矽控整流器之製造 方法，其中上述之氧化層為一二氧化矽層。 1 5 .如申請專利範圍第1 1項所述之矽控整流器之製造 方法，其中上述之基材為一P型矽基材。 1 6.如申請專利範圍第11項所述之矽控整流器之製造 方法，其中上述之基材中更包括一絕緣層。 1 7.如申請專利範圍第1 6項所述之矽控整流器之製造 方法，其中上述之絕緣層為一二氧化矽絕緣層。 1 8.如申請專利範圍第11項所述之矽控整流器之製造 方法，其中上述之隔離結構為一淺溝槽隔離結構。 19. 如申請專利範圍第1 1項所述之矽控整流器之製.造 方法，其中上述之第一導電型井為一 N +型井。 20. 如申請專利範圍第11項所述之矽控拿流器之製造 方法，其中上述之第一第一導電型摻雜區及第二第一導電 型摻雜區為一 N+型摻雜區。 20 畝益尺埤㉟用中國國家標聲f CNS ) A4規格（2丨0 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ，1T 1238529 Λ8 , B8 C8 D8 ^、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 2 1 ·如申請專利範圍第1 1項所述之矽控整流器之製造 方法，其中上述之第一第二導電型摻雜區及第二第二導電 型摻雜區為一 Ρ +型摻雜區。 22· —種矽控整流器之結構，可用於一絕緣層上有矽的 製程，該矽控整流器之結構至少包括： 一基材，其中該基材中更包括一絕緣層； 一隔離結構位於該絕緣層上方之該基材中，以在該基 材中形成一主動區域； 一第一導電型井，位於該絕緣層上方之該基材之該主 動區域内； 一第一第一導電型摻雜區，位於該第一導電型井内； 一第一第二導電型摻雜區，位於該第一導電型井内； 一第二第一導電型摻雜區，位於該基材之該主動區域 内；以及 一第二第二導電型摻雜區，位於該基材之該主動區域 内，其中第一導電型之電性與第二導電型之電性相反。/ 經濟部智慧財政A’k工消費合作社印絮 23.如申請專利範圍第22項所述之矽控整流器之結 構，其中更包含已定義的一氧化層於該基材上I，以曝露出 該第一第一導電型摻雜區、該第一第二導電型摻雜區、該 第二第一導電型摻雜區和該第二第二導電型摻雜區。 21 紙度诮用中國國家標嗥（CNS ) Α4規格ί 210X 297公釐） A B c D 1238529 丨f、申請專利範圍 ί I 24.如申請專利範圍第 23項所述之矽控整流器之結 i 構，其中該氧化層為一二氧化石夕氧化層。 25 ·如申請專利範圍第 22項所述之矽控整流器之結 構，其中更包括一第三第一導電型摻雜區位於該第一導電 型井與該基材之間。 2 6.如申請專利範圍第 22項所述之矽控整流器之結 構，其中上述之基材為一 P型矽基材。 27.如申請專利範圍第 22項所述之矽控整流器之結 構，其中該絕緣層為一二氧化矽絕緣層。 2 8.如申請專利範圍第22項所述之矽控整流器之結 構，其中上述之隔離結構為一淺溝槽隔離結構。 (請先閲讀背面之注意事項再填寫本頁) 第 圍 範 利 專 請 申 如 M 之 器 流 整 控 矽 之 述 所 項 經濟部1T.S时.t^Mx消費合作社印絮 井 型 + N一 為 井 型 電 導一 第 之 述 上 中 其 第區 範一雜 利第摻 專 I 型 之 + ¾述 N 申上一 j巾為 30其區 ，0 構摻 第 圍 所 項 雜 摻 型 電 導 22 結型 之電 器導 流 一 整第 極二 矽第 之及 述區 呔K度碎用中國國家標聲（CNS ) A4規格（210 X 297公釐） 1238529 經濟部智慧时.L^H工消費合作社印絮 A8 B8 C8 D8 丨六、申請專利範圍 I 3 1.如申請專利範圍第 22項所述之矽控整流器之結 構，其中上述之第一第二導電型摻雜區及第二第二導電型 摻雜區為一 P +型摻雜區。 3 2 夂紙《尺度确用中國國家標黎（（、!^)入4規格（210)< 297公釐）