TWI237699B - Interface device - Google Patents
Interface device Download PDFInfo
- Publication number
- TWI237699B TWI237699B TW092130765A TW92130765A TWI237699B TW I237699 B TWI237699 B TW I237699B TW 092130765 A TW092130765 A TW 092130765A TW 92130765 A TW92130765 A TW 92130765A TW I237699 B TWI237699 B TW I237699B
- Authority
- TW
- Taiwan
- Prior art keywords
- storage
- register unit
- data
- register
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4054—Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
1237699 - - . * ^
9aiftllV.2130765 年月日 修正 ν' '; ‘ · - · ·~ -'" 五Ίί日月說明(1) 本發明係一種介面裝置。本發明的介面裝置具有第一暫 存器單元及第二暫存器單元,其中第一暫存器單元被歸屬 於第一磁區,第二暫存器單元被歸屬於第二磁區,同時這 兩暫存器單元彼此連接以便進行數據傳輸。 這種介面裝置是用來將數據從第一磁區傳輸到第二磁 區。使用這種介面裝置最常碰到的問題是第一磁區工作的 時脈頻率和第二磁區工作的時脈頻率並不相同。因此在對 介面裝置的一儲存器進行存儲動作時就會碰到要對兩以不 同的時脈頻率工作的磁區進行存取動作可能會出現的問 題。不同的時脈頻率會造成衝突,例如一磁區在另外一磁 區將先前存放的數據讀入之前就將數據寫入。 如果兩種時脈頻率的頻差很小’則一種習見的解決方法 是使用所謂的同步寄存器。但是這種解決方法只有在兩種 時脈頻率的頻差很小的情況下才能使用。 另外一種習見的解決方法是在第一磁區及第二磁區的時 鐘訊號之間進行時脈轉接,使介面裝置在這種情況下只能 以第一種時脈頻率或第二種時脈頻率工作。但是這種方法 並不是在任何情況下都能夠提供令人滿意的效果。以經常 採用這種解決方法的晶片卡為例,如果這種晶片卡同時裝 有無觸點介面和有觸點介面,而且這兩種介面必須同時在 兩種不同的操作方式下被用到(例如經由有觸點的介面接 收數據再經由無觸點介面傳送數據),
第5頁 2004. 10.05. 005 ^3^699 j.t
<7V 百 修正 τ 92130765
i「麥萌 WT*?T 則採用這種解決方法並不能確保晶片卡在任何情況下都能 夠順利的運作。 本發明的目的是要提出一種介面裝置,這種介面裝置能 夠在兩時脈頻率的頻差極大的磁區之間進行數據傳輸。 採用本發明提出介面裝置即可達到上述的目的,此種介 面裝置之特徵為:每一暫存器單元均為分別具有一第一儲 存器及第二儲存器的兩段式結構,同時第一暫存器及第二 暫存器之間的連接是由一暫存器的第二儲存器及另外一暫 存器的第一儲存器之間的連接所形成,同時當兩磁區之間 不再有任何懸而未決的傳輸過程時,數據是先從一磁區被 寫入第一儲存器,然後再被寫入第二儲存器。 也就是說本發明的介面裝置的每一暫存器單元都有一專 門用來接收其所屬之磁區的數據的自有儲存器。另外還有 一儲存器會將數據一直儲存到順利完成數據傳輸為止。本 發明之介面裝置的優點是只有在第二儲存器内的數據已經 沒有必要再保存下去(因為這些數據已經被傳輸到另外一 磁區)’新的數據才能夠被寫入弟一儲存?§。 在本發明的一種較佳的實施方式中,每一暫存器單元都 具有一同步裝置,當第一儲存器的儲存狀態發生變化,其 中一同步裝置就會向另外一同步裝置發出一同步訊號,並 在收到確認訊號後下達准許將數據寫入第二
第6頁 2004.10.05.006 1237699^
修正 ν .…案號 玄:¾½說明^(37 =存器的指令,同時在有出現時鐘 中一同步裝置在從另外一同步裳置°歲同步的情況下,其 發出一破認訊號。 故到同步訊號時,就會 時脈,就會出現數 如果在確認的同步單元也有記錄 據訊號同步的情況。 經由發出一同步訊號(也就是發出— 及加上一確認訊號,就可以用报簡要求同步化的訊號) 之間已經不存在任何懸而未決的ς =的方式確認在兩磁區 本發明之其他較佳的實施方式 ⑥過程。 請項目的附屬專利項目中。":記栽於附屬於主專利申 以下配合®式及-種較佳的實 進一步的說明: 、方式對本發明的内容作 圖式1 :本發明之介面裝μ 圖式2:圖式1之介而u不思圖。 岡n 面裝置的詳細圖形。 圖式以不意方式顯示本發明的八 面裝置具有第一暫存器單元(1)及=面裝置。本發明之介 中第-暫存器單元⑴被歸屬於第―:暫存器單元(2) ’其 兀(2)被歸屬於第二磁區。本 磁區,第二暫存器單 ::區之間能夠進行數據傳輸'尤/θ面裝置的任務是讓 :的兩磁區之間的數據交換。 “以非同 為了便於§兄明以上的、 第-磁區被傳輪到第 ,假設數據(2G)應從 (2。)會先被寫入第—暫存f進,暫存器單元⑴的數據 一儲存器(3)是第—暫存哭二_=(1)的第一儲存器(3)。 所有的傳輸過程都已經結束早V此一級。接著再假設 1237699 Μ. ... .;. r.
Sm —r /Ί , 、發明說明(;I7 J2130765 也可以同時或接著被寫入第一暫存器單元(^ 也就是第二儲存器(4 )。接下來是將數字從第—弟二級, 元(1 )的第二儲存器(4 )傳輸到第二暫暫存器單 :存器(6) ’ $樣就完成了將數據從二兀?的第— 器單元(2)的…此時數: US取儲存器⑷被第二磁區讀取 暫 後,才會開始讀取數攄。笛1』已I凡成足夠的次數 第-磁區工作的時脈頻率弟;:區工作的時脈頻率遠小於 時間就會比較長。如、 從儲存斋(6 )讀取數據所需的 據(2 〇 )傳輪到第一磁現在要從第一磁區繼續將更多的數 第二暫存器單元(2)的 並且這些數據(20)是直接被寫入 存器(6)中的數據就會:存器⑷,這樣已J儲存在儲 掉),這樣就會發生因兔寫(也就是說被新的數據蓋 了避免發生這種錯誤/、、、、+文據遺失而造成的傳輸錯誤。為 暫存器單元(丨)的第二乂些新的數據必須一直保存在第— (6)讀取數據的過程f器(4)中,直到從第一儲存器 到這樣的作用。 、"為止。利用時脈同步化就可以達 因此第一暫存器單元 内的數據被改變之前,、二必須能夠確定在第二儲存器(4) 成。為此第一暫存=、二沒種時脈同步化的作業是否已經完 步裝置(7 )會發出一^同^^(需連接一同步裝置(Ό。該同 元(2 )的一同步梦 /步祝號(2 2 )到歸屬於第二暫存器單 衣置C8)。同步裝
2004.10. 〇5. 008 V ' 123-7699 1 號丨 92Uf!7RR 丨; ^職谱,、⑸; --------—— ,(8)枚到該同步訊號(22)後就會檢查時脈同步化的作業 ΐ出=Ϊ成:如果同步裝置確定該作業已經完成,就會 r" /忍汛號(2 3 )到第一同步裝置(7 )。第一同步裝置 置ί 確認訊號(23)後就會准許數據從第一暫存器裝 =弟:儲存器⑺被寫入第二儲存器⑷。 大;=區和第二磁區之間的時脈頻率的頻差有多 造成數㈣二面裝置都能夠確保不會因為不同的時脈頻率 仏成數據傳輸錯誤。 。卜」 區區傳輸到第—磁區的過程與數據從第-磁 ^«得物到第二磁區的過程類似。 可的暫存器單元(1 ’2)的作用,介面裝置 待傳輸的I二剧的數據的傳輸過程完成之前就接收新的 種、:由兩磁區同時利用介面裝置的方式 :二Λ是一邊讀取數據,同時-邊寫入數據。 步裝置(7 H式1之介面裝置的詳細圖形,特別是顯示同 同=以冓產Λ—w H龙的裝置(9)的輸出㈣卜產生 自1第?:)區連:二第一延時觸發器的時鐘輸入端會接收來 訊號(24二一牯鐘訊號(24)。#來自第一磁區的-時鐘 在^出端⑻/產生同步訊號的裝置(9)產生的訊號就會 延日士觸:)接收。帛一延時觸發器的輸出端⑻與第-延日守觸發器的時鐘輸入端連接, 〃、弟一
第9頁 2004.10.05.009 1237699
輸入端則與工作電壓(VD D )連接。細山 土 第-延時觸發器的輸心這;;m就會立即出現在 - 又置在第一磁區範圚;5筮 一石區範圍之間的過渡區的時、^ ^ 出電壓峰值。f二延時觸發心4 :二:優點疋可以過濾 又杰u 4)的輪出訊號傳i关ξ丨丨坌二 延%觸發器(15)的輸入端。去日卑户仏 、 ~ 田日寸鐘輸入端收到來自箆-成 區的時脈,該輸入訊號就會被傳逆丨 一 一 #左突扣1 ΛΛ @曰饭得^到輸出端。輸出端與第 ^存裔早兀(2)的第一儲在哭| + 词存益(Ο及產生確認訊號的裝置 C1 i )均有連接。 在時脈同步化的作業完成後,產生確認訊號的裝置就會 產生一確認訊號,該確認訊號也會以同樣的方式被傳送回 產生同步A號的裝置(9 )。為此同樣也會用到3延時觸發 器。此時經由第一同步裝置(7)及儲存器(3,4)之間的連 接就可以重新在第二儲存器(4)寫入數據。 在將數據(2 1 )從第二磁區傳輸到第一磁區時,同步裝置 (7 ’ 8)也是按照相同的方式運作,也就是由產生同步訊號 的裝置(12)產生一同步訊號並傳送至第一同步裝置(7), 然後再由產生確認訊號的裝置(1 〇)產生一相應的確認訊 號,並在同步化作業完成後將該相應的確認訊號並傳送回 去0
第10頁 2004.10. 05. 〇1〇 1237699
丨 、: η案號92130765 年月日 修正 L '!一 /") f—^ 圖式簡單說明 ‘ ^ 圖式1 :本發明之介面裝置的一個示意圖。 圖式2 :圖式1之介面裝置的詳細圖形。 元件符號說明· 1第一暫存器單元 2第二暫存器單元 3、6第一儲存器 4、5第二儲存器 7第一同步裝置 8第二同步裝置 9、12產生一同步訊號的裝置 1 0、1 1產生一確認訊號的裝置 1 3第一延時觸發器 1 4第二延時觸發器 1 5第三延時觸發器 2 0、2 1數據 2 2同步訊號 2 3確認訊號 2 4第一磁區的時鐘訊號 2 5第二磁區的時鐘訊號 Q輸出端
第11頁 2004. 10.05.011
Claims (1)
1237699 案號 92130765 _ 申請專利範圍 1單元"! 2種介= 第—暫存器單元⑴及第二暫存器 二暫存器單元(2)被歸屬子被歸屬於第—磁區’第 徵為:每進行數據傳輸,這種介面裳置的特 -第-儲存以(第 暫存哭^ 弟一儲存裔早兀(4, 5),同時第一 存以(,二 (2 ,1)的第—儲存哭(3 ^益(4,5)及另外一暫存器單元 磁區之間不再有任^辨)之間的連接所形成,同時當兩 一磁區被寫入第一儲決的傳輸過程時,數據是先從 器(4,5)。 w (3,6),然後再被寫入第二儲存 2 ·如申請專利範圍第1項的八^ # 存器單元(1,2)都具有」同::衣£,其特徵為··每-暫 (3 6 )的儲存狀態發生變化,复,(7 8 ),當第一儲存器 向另外一同步裝置(8,7)發二中一同步裝置(7 ,8)就會 :號(22 士)時下達准許將數據寫入y訊號,並在收到確認 7 ’同時在有發生時鐘訊號:儲存器(4,5 Γ=另外一同步裝置(1=;:,其中-同步裝 4,就會散出一確認訊號(2 3 )。 )收到同步訊號(2 2 ) 3.如申請專利範圍第2項的 衣置,其特徵為··在第一 1237699
第13頁 2004.10.05.013
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10254615A DE10254615A1 (de) | 2002-11-22 | 2002-11-22 | Schnittstellenschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200408960A TW200408960A (en) | 2004-06-01 |
TWI237699B true TWI237699B (en) | 2005-08-11 |
Family
ID=32318630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092130765A TWI237699B (en) | 2002-11-22 | 2003-11-04 | Interface device |
Country Status (5)
Country | Link |
---|---|
US (1) | US7327632B2 (zh) |
EP (1) | EP1563392B1 (zh) |
DE (2) | DE10254615A1 (zh) |
TW (1) | TWI237699B (zh) |
WO (1) | WO2004049164A2 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8296526B2 (en) * | 2009-06-17 | 2012-10-23 | Mediatek, Inc. | Shared memory having multiple access configurations |
US10447461B2 (en) * | 2015-12-01 | 2019-10-15 | Infineon Technologies Austria Ag | Accessing data via different clocks |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2600474B1 (fr) * | 1986-06-18 | 1988-08-26 | Alcatel Thomson Faisceaux | Procede de synchronisation de deux trains binaires |
JPS63178360A (ja) * | 1987-01-20 | 1988-07-22 | Hitachi Ltd | 入出力システム構成方式 |
US4929849A (en) * | 1988-12-09 | 1990-05-29 | Coherent Communications Systems Corp. | Noise suppression in recovery of clock from NRZ data |
US5289584A (en) * | 1991-06-21 | 1994-02-22 | Compaq Computer Corp. | Memory system with FIFO data input |
JPH0793274A (ja) * | 1993-07-27 | 1995-04-07 | Fujitsu Ltd | データ転送方式及びデータ転送装置 |
US5386385A (en) * | 1994-01-31 | 1995-01-31 | Texas Instruments Inc. | Method and apparatus for preventing invalid operating modes and an application to synchronous memory devices |
US5657292A (en) * | 1996-01-19 | 1997-08-12 | Sgs-Thomson Microelectronics, Inc. | Write pass through circuit |
EP0887740A1 (en) * | 1997-06-19 | 1998-12-30 | Canon Kabushiki Kaisha | Device and method for communication between computer buses |
US6055597A (en) * | 1997-10-30 | 2000-04-25 | Micron Electronics, Inc. | Bi-directional synchronizing buffer system |
DE19961124A1 (de) * | 1999-12-17 | 2001-06-21 | Infineon Technologies Ag | Schnittstelle |
DE10039335A1 (de) * | 2000-08-04 | 2002-02-14 | Deutsche Telekom Ag | Verfahren zur Erfassung und Auswertung von Benutzeraktivitäten in virtuellen Umgebungen |
US6580659B1 (en) * | 2000-08-25 | 2003-06-17 | Micron Technology, Inc. | Burst read addressing in a non-volatile memory device |
-
2002
- 2002-11-22 DE DE10254615A patent/DE10254615A1/de not_active Withdrawn
-
2003
- 2003-11-04 TW TW092130765A patent/TWI237699B/zh not_active IP Right Cessation
- 2003-11-04 WO PCT/DE2003/003653 patent/WO2004049164A2/de not_active Application Discontinuation
- 2003-11-04 DE DE50311020T patent/DE50311020D1/de not_active Expired - Lifetime
- 2003-11-04 EP EP03778250A patent/EP1563392B1/de not_active Expired - Lifetime
-
2005
- 2005-05-19 US US11/134,026 patent/US7327632B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2004049164A3 (de) | 2005-01-06 |
EP1563392A2 (de) | 2005-08-17 |
DE50311020D1 (de) | 2009-02-12 |
TW200408960A (en) | 2004-06-01 |
DE10254615A1 (de) | 2004-06-17 |
US20050254276A1 (en) | 2005-11-17 |
WO2004049164A2 (de) | 2004-06-10 |
EP1563392B1 (de) | 2008-12-31 |
US7327632B2 (en) | 2008-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101105489B1 (ko) | Nand 플래시 메모리의 커맨드 기반 제어 | |
US8856433B2 (en) | Data transfer in memory card system | |
TWI279680B (en) | Power reduction in a memory bus interface | |
CN108108324A (zh) | 一种pcie扩展方法与装置 | |
CN102968396B (zh) | 从Flash芯片到SRAM芯片的专用数据传输模块 | |
TWI237699B (en) | Interface device | |
CN100442394C (zh) | 半导体存储装置及其控制方法 | |
CN101236776A (zh) | 一种串行接口快闪存储器及其设计方法 | |
US7558932B2 (en) | Semiconductor memory device and method for operating the same | |
WO2024114200A1 (zh) | 一种脉冲信号处理方法、装置及匹配电路 | |
CN1956097A (zh) | 用以加载输出先进先出缓存器的宽时间窗口频率方法、电路及内存 | |
TW425565B (en) | Semiconductor memory device and method of burn-in testing | |
TWM330504U (en) | Dual media storage device | |
CN102411556B (zh) | 用于ip核的处理器接口自动生成方法 | |
CN102522113B (zh) | 一种sdram桥接电路 | |
US7752475B2 (en) | Late data launch for a double data rate elastic interface | |
CN100492331C (zh) | 存储器访问装置 | |
CN105868129B (zh) | 嵌入式系统标定时工作页和参考页切换方法 | |
CN109753461A (zh) | 一种dma设备及数据传输的方法 | |
TW201346573A (zh) | 週邊裝置與其資料存取控制方法 | |
US20220084570A1 (en) | Spi nor memory with optimized read and program operation | |
JP5489871B2 (ja) | 画像処理装置 | |
US7644226B1 (en) | System and method for maintaining RAM command timing across phase-shifted time domains | |
TWI220757B (en) | NAND flash memory transformation circuit | |
CN100504826C (zh) | 改进的接口 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |