TWI237296B - Semiconductor member and the method for manufacturing the same - Google Patents
Semiconductor member and the method for manufacturing the same Download PDFInfo
- Publication number
- TWI237296B TWI237296B TW093112517A TW93112517A TWI237296B TW I237296 B TWI237296 B TW I237296B TW 093112517 A TW093112517 A TW 093112517A TW 93112517 A TW93112517 A TW 93112517A TW I237296 B TWI237296 B TW I237296B
- Authority
- TW
- Taiwan
- Prior art keywords
- porous
- layer
- depth
- annealing
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000011156 evaluation Methods 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 57
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 30
- 239000011148 porous material Substances 0.000 claims description 22
- 238000007743 anodising Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 106
- 229910021426 porous silicon Inorganic materials 0.000 abstract description 58
- 230000007547 defect Effects 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 171
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 15
- 239000004576 sand Substances 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 238000002048 anodisation reaction Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 102000004169 proteins and genes Human genes 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000009991 scouring Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
- A45C11/00—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
- A45C11/00—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00
- A45C11/18—Ticket-holders or the like
- A45C11/182—Credit card holders
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
- A45C13/00—Details; Accessories
- A45C13/30—Straps; Bands
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
- A45C15/00—Purses, bags, luggage or other receptacles covered by groups A45C1/00 - A45C11/00, combined with other objects or articles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
- A45C11/00—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00
- A45C2011/002—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00 for portable handheld communication devices, e.g. mobile phone, pager, beeper, PDA, smart phone
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
- A45C2200/00—Details not otherwise provided for in A45C
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45F—TRAVELLING OR CAMP EQUIPMENT: SACKS OR PACKS CARRIED ON THE BODY
- A45F2200/00—Details not otherwise provided for in A45F
- A45F2200/05—Holder or carrier for specific articles
- A45F2200/0516—Portable handheld communication devices, e.g. mobile phone, pager, beeper, PDA, smart phone
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Porous Artificial Stone Or Porous Ceramic Products (AREA)
- Silicon Compounds (AREA)
Description
1237296 ⑴ 玖、發明說明 【發明所屬之技術領域】 本發明係關於一種包括一多孔區之部件,和在最終階 段或中間階段形成一多孔區之部件製造方法。 【先前技術】 當成多孔部件之多孔矽之應用領域包括如S 0 I基材( 石夕在絕緣體上,或半導體在絕緣體上)之製造。例如,曰 本專利公開案第5 - 2 1 3 3 8號揭示使用多孔矽之SOI基材之 製造方法。在日本專利公開案第5 - 2 1 3 3 8號所揭示之SOI 基材之製造方法中,非多孔矽層(依需要當成SOI層之層) 形成在一多孔矽層上,和包括此非多孔矽層之第一基材結 合至第二基材,因此一絕緣體位在非多孔矽層上。而後, 從第一基材之背表面至多孔矽之部份從結合基材堆疊移除 ,藉以獲得在掩埋絕緣層上具有非多孔矽層之SOI基材。 曰本專利公開案第5 -2 1 3 3 8號並未考量形成在多孔矽 層形成步驟中,在多孔矽層表面附近區域(如從表面至 10 Onm深之區域)之多孔構造。 近來,對於更薄SOI層當成SOI基材之主動層之需 求上升。本發明人發現用以當成SOI層底層之多孔5夕層表 面附近區域之構造在使S 0 I層薄化上極爲重要。如後將詳 細說明的,本發明人亦發現形成有多孔矽層上之基材表面 層如果具有氫濃度高於其餘部份時,會影響所欲形成之多 孔矽之構造。 -5- 1237296 (4) 估標準)時仍可提供具有高均勻性之多孔區。 本發明’其以第一至第五觀點當成範例,在含矽之多 孔區之應用中特別有利。 本發明,其以第六和第七觀點當成範例,在使用含矽 之材料·部件當成材料部件之應用中特別有利。 依照本發明之第八觀點,於此提供一種部件製造方法 ’其特徵在於包含一調整步驟,用以調整在一材料表面附 近之電阻率,和一多孔化步驟,用以藉由陽極化以使從該 材料表面至一深部份多孔化,以形成一多孔區。在調整在 材料表面附近之電阻率之後形成多孔區之方式可藉由例如 控制所欲形成之多孔區之構造。 依照本發明之較佳實施例,其中該調整步驟可執行以 使從材料表面至lOOnm深度的區域的電阻率在深度方向 實質爲均勻的。 替代的,該調整步驟可執行以使在材料表面附近之電 阻率在深度方向實質爲均勻的。 替代的,該調整步驟可執行以使在材料表面附近之電 阻率降低。 替代的,該調整步驟可包含使該材料退火的步驟。該 退火步驟最好包含在含氧氣體中以不小於5 0 t之溫度使 材料退火之步驟。替代的,該退火步驟最好包含在稀有氣 體中以5〇°c至不小於n〇〇°c之溫度使材料退火之步驟。 替代的,該退火步驟最好包含在淸潔空氣中使材料退火之 1237296 (5) 依照本發明之第八觀點之製造方法在下述應用中特別 有利。亦即’依照本發明之第八觀點之製造方法最好進一 步包含一成長步驟,用以成長至少包括一半導體層之層在 _ 該多孔區上。該製造方法最好在成長步驟後進一步包含, 一結合步驟,用以結合第二部件至其上形成至少一層之一 ' 部件之表面,以形成一結合部件堆疊。該製造方法最好在 結合步驟後進一步包含一移除步驟,用以移除從在結合部 件堆疊中之部件之曝露表面至該多孔區之部份。 至少一層最好包括一絕緣層,該絕緣層在半導體層形 成後形成。替代的’第二部件之至少一表面可以絕緣體製 成。在這些例中,經由上述之製造方法可獲得在一掩埋絕 緣層上具有一半導體層之SOI基材。將此方法應用至s〇i 基材之製造可提供具有如1 OOnm或更小,且特別的,數 十nm或更小厚度的SOI層,和具有更少缺陷的s〇I層。 由下述之說明伴隨附圖之解說,其中本發明之較佳實 施例以說明例顯示,可更加明暸本發明之上述和其它目的 ’特徵,和優點。 _ 【實施方式】 下面參考附圖說明依照本發明的較佳實施例。 、 以下參考圖1 A至1 F說明依照本發明當成多孔構造 · 之較佳應用之SOI基材之製造方法。 在圖1 A所示之退火步驟中,當成材料基材之矽基材 ’如P型單晶矽基材(種基材)1 1受到退火。此退火使矽基 -9- 1237296 (6) 材11之表面附近(如從表面至約100nm深之區域)之電阻 率實質與深部份(如從表面起在;[〇()nm或更深的部份)之電 阻率一致^ 一般P型單晶矽基材在表面附近比在深部份上 具有較高的電阻率。此乃因爲如氫1之不想要的擴散雜質 會呈現在表面附近。可執行退火以使在表面附近的氫〗脫 離矽基材1 1外。以下詳細說明此步驟。 在圖1B所示之陽極化步驟中,矽基材η表面製成多 孔以形成多孔矽層1 2。陽極化步驟包括,如以例如含HF( 氫氟酸)溶液之陽極化溶液塡充介於一對電極間之空間, 安排欲受處理之基材(即,矽基材1 1 )在該對電極間,和在 該電極間供應電流。 如上所述,在陽極化步驟前使矽基材1 1退火可使在 所欲形成之多孔矽層 12表面附近(從表面起1 Onm至 lOOnm深的區域)之多孔構造實質與較深部份(如從表面起 超過lOOnm深之區域)之多孔構造一致,或者在表面附近 和在較深部份上同時獲得可容許的多孔構造。所謂可容許 的多孔構造意即可依需要獲得所需厚度之SOI層之構造。 在表面附近的多孔構造會影響欲形成在其上之非多孔矽層 (依需要當成SOI層)之構造和平坦性。 在圖1 C所示之成長步驟中,如非多孔單晶矽層(S ΟI 層Π3之非多孔半導體層成長在多孔矽層12上。此非多 孔單晶矽層1 3典型的以磊晶成長形成。在非多孔單晶矽 層1 3形成後,最好形成如氧化矽絕緣層(掩埋絕緣層)之 絕緣層1 4在非多孔單晶砂層1 3上。此氧化砂絕緣層1 4 -10- 1237296 (7) 可藉由如氧化非多孔單晶矽層1 3表面之熱氧化而形成。 在圖1D之結合步驟中,第二基材(操控基材)20結合 至在如圖1 C乍ji示之成長步驟中形成之第一基材1 〇側之氧 化矽絕緣層1 4,以形成一結合基材堆疊3 0。關於第二基 材2 0,例如矽基材,可採用表面具有絕緣層之矽基材或 如玻璃基材之絕緣基材。如果氧化矽絕緣層1 4未在成長 步驟中形成時,可採用至少在表面具有絕緣體之基材當成 第二基材2 0。 ,在圖1 E所示之分割步驟中,結合基材堆疊3 0在多孔 石夕層3/上分成兩基材。此時,結合基材堆疊3 0可在多孔 矽層1 2週邊或在介於多孔矽層1 2和兩相鄰層間之一間之 介面上分割。以此操作,從背表面至多孔矽層1 2之部份 從構成結合基材堆疊3 0之部份之第一基材1 〇移除。此分 割步驟可藉由將一流體注入多孔矽層1 2或其附近而同時 轉動結合基材堆疊3 0而執行。此一方法爲晶圓噴射法之· 一應用。替代分割步驟,從背表面至多孔矽層1 2之部份 亦可藉由蝕刻、或拋光等從構成結合基材堆疊3 0之部份 之第一基材10移除。 在圖1 F所示之後處理步驟中,已進行圖1 E所示之分 割步驟之第二基材表面受到蝕刻步驟和/或表面平坦化步 驟(如拋光步驟或退火步驟),藉以獲得具有所需厚度和^ 需表面平坦度之非多孔單晶矽層]3之SOI基材4〇。非多 孔單晶矽層13爲安排在氧化矽絕緣層14上之SOI層。 以下說明圖1 A所示之退火步驟和其優點。 -11 - 1237296 (8) 多孔矽層形成在商用P型單晶矽基材上而未受到退火 (圖1B)。而後,此基材受到成長步驟(圖1C),結合步驟( 圖1D),和分割步驟或移除步驟(圖1E)。在後處理步驟中 (圖1 F ),殘留多孔矽層1 2 b受移除以獲得一 S Ο I基材。 SOI基材表面可具有突起和凹陷,其具有如3 0 nm至5 Onm 之局度差異。 這些凹陷當成S 〇丨層之凹陷缺陷。如果凹陷足夠深以 達到第二基材(操控基材)20時,它們會變成針孔以在SOI 層13中造成HF缺陷。HF缺陷可由以HF(氫氟酸)溶液處 理SOI基材而造成。 本發明人發現形成在多孔矽層1 2附近之低多孔層會 引起如上所述之如針孔之凹陷。以下參考圖2 A至2 C說 明形成在多孔矽層表面附近之低多孔層和因爲低多孔層而 形成過多的突起和凹陷在SOI基材表面之處理。 圖2A、2B、和2C分別爲在圖1B、1C、和1F中所 示之部份基騃之示意截面圖。於此發現陽極化一商用p型 矽基材而未退火可能引起表面附近具有如圖2A所示構造 。更特別而言,如果多孔矽層1 2藉由陽極化而未退火形‘ 成時,其變成一層(以下視爲一粗糙層)]〇 1,其中從表面 至深約1 Onm的區域具有大量凹陷。從表面起約1 〇至 3 5nm深度上之區域變成一層(以下視爲低多孔層)1()2,其 具有少量的孔和低多孔性。從表面起超過3 5nm深之區域— 變成一層(以下視爲標準多孔層)1 03,其具有比低多孔層 1 〇 2更多的孔和實質均勻的多孔性。標準多孔層1 〇 3之多 -12- 1237296 (9) 孔性可以例如陽極化溶液之組成(如含H F溶液)、或介於 電極間所施加電流之電流量而控制。再者,標準多孔層 1 03之多孔性亦可決定以使多孔矽層1 2在分割步驟前不 會崩裂,而在分割時可藉由如流體之力而輕易的崩解。 如果非多孔單晶矽層1 3磊晶成長在具有粗糙層1 〇 1 和低多孔層1 〇 2之基材上時,如圖2 Β所示,在粗糙層 1 0 1中之凹陷可被充塡滿。在低多孔層1 02中之孔亦可部 份的充塡,亦即,從低多孔層102表面(與粗糙層101之 介面)至約數十n m深,但是並未完全塡滿。氧化矽絕緣層 14形成在此基材上(圖1C),而後結合至第二基材(操控基 材)20以形成結合基材堆疊30(圖1D)。結合基材堆疊30 分割成兩個(圖1 E),和在表面上之殘留多孔矽層1 2b以蝕 刻溶解和移除。如圖1 C所示,凹陷缺陷(其部份爲針孔 )1] 0留在表面和它們的深度決定於低多孔層1 02之厚度 。以下將提供一實驗結果例。如果形成有厚度爲20nm之 SOI層13時,在直徑200mm之晶圓上可觀察到約20000 個凹陷缺陷(包括針孔)。 如上所述,在SOI層中凹陷缺陷(包括針孔)之產生極 相關於低多孔層之存在。形成超薄(如30 nm或2 Onm或更 小厚度)S 01層並抑制凹陷缺陷落在一容限內之方案爲降 低,.更特別而言是,消除在當成使用於SOI層中之半導體 層(單晶矽層)之底層之多孔矽層12附近之低多孔層102。 注意,陽極说以增加對應於低多孔層1 02之部份之多孔性 會過度增加在該部份下方之標準多孔層之多孔性。此意即 -13- 1237296 (10) 在分割前,低多孔層1 02可能會崩解。 在從表面至約5nm深之區域中,孔乃由非多孔單晶 石夕層13之磊晶成長步驟(圖1C)所充塡。因此,此區域之 低多孔性不會感應凹陷缺陷。 在控制多孔層1 2表面附近之構造中,低多孔層之產 生機構之調查是相當重要的。由於本發明人的密集硏究而 得以成功的決定低多孔層產生機構。 矽基材在陽極化前典型的受到拋光和鹼淸洗。在下式 中,一鹼性溶液和矽互相反應以產生氫。
Si + 20H- -> Si02- + 2H2 在淸洗時,氫已知會在矽基材中擴散至約3 // m深。 擴散氫使一摻雜劑(如當成P +受體之硼)不作用且因此增加 在矽基材附近之電阻率。如果具有不同電阻率之兩層區域 之基材以固定電流陽極化時,從介於具有不同電阻率之兩 區間之介面至較高電阻側(亦即,基材表面側),在厚度約 數十nm的區域會形成一低多孔層。此現象亦會因爲下列 之原因而發生。在陽極化時,多數孔成長在高電阻區。當 其中部份的孔在其它孔之前達低電阻區時,電流會集中在 這些領先孔上。結果,只有領先孔成長,而其它孔停止成 長。此種現象亦由其他硏究者所報導出(S. Frohnhoff等人 ,Thin Solid Films,1995,255,59-62) 〇 因爲上述之原因,有鑒於在形成多孔砂表面附近之深 -14 - 1237296 (11) 度(如從表面至約I Ο 0 nm深之區域)而無低多孔層, 基材之電阻率實質均勻後,執行陽極化是相當重要 只在SOI基材之製造上,且在其它應用領域上,具 低多孔層之多孔砂是相當有利的。 本發明人已確認在淸潔空氣中在200 °C下退火 鐘可使p型矽基底之電阻率在深度方向實質均勻, 獲得之多孔層中不會形成低多孔層。 關於在晶圓中由擴散氫所產生之負面效果和其 面,已提出數個方案。這些方案並非旨在於形成具 構造之多孔層。日本專利公開案第7-45573號揭示 淸潔空氣中在50至200 °C下退火15分鐘至24小 向外擴散由蝕刻所擴散之氫之方法。日本專利公 5-2 1371號揭示藉由在惰性氣體或真空下在3 5 0至 下退火,以向外擴散由電漿所擴散之氫之方法。 在深度方向中之矽基材之電阻率可藉由上述之 均勻。退火最好在非還原氣體下進行以防止摻雜劑 擴散。例如,除了氬、氮、氦等通常使用在半導體 驟中當成惰性氣體外,亦可採用淸潔空氣或氧氣。 ,如果矽基材在含氧之氣體中退火時,在基材表面 成氧化膜,其可防止摻雜劑之向外擴散。日本專利 第 8-3 06682號揭示防止向外擴散。由於在含不充 之氣體中之退火會引起摻雜劑之向外擴散,退火溫 小於 I 1 0 0 °C。
如上所述,在陽極化之前,在氧氣中在5 0 °C 在使矽 的。不 有降低 20分 且在所 對策方 有均勻 藉由在 時,以 開案第 5 00 °C 退火而 之向外 製造步 特別的 上會形 公開案 足氧氣 度最好 更高 -15- 1237296 (12) 的溫度下,或在稀有氣體中在5 0至1 1 〇 〇 °C下使砂基材1 1 退火可抑制在多孔矽層中產生低多孔層,且可製造具有少 量凹陷缺陷(包括針孔)之SOI基材。圖1 1爲在退火後由 陽極化矽基材所獲得之多孔矽層1 2表面附近之構造之示 意圖。如上所述,日本專利公開案第7-4 5 5 73號揭示在 5 (TC或更高的溫度下退火。 降低在多孔矽層中之低多孔層有助於使欲形成之SOI 層厚度均勻。如圖2A至2C所示,低多孔層102在形成 非多孔單晶砂層1 3在多孔砂層1 2上時會構成一部份的非 多孔單晶矽層1 3。因此,低多孔層之厚度之平面上變異 或介於基材間之變異會導致非多孔單晶矽層1 3之厚度變 異,且可能導致SOI層之厚度變異。如果從晶圓製造商等 購買之矽基材直接陽極化而未退火時,平面上變異或介於 基材間之變異會根據晶圓製造或處理狀態而發生在表面電 阻率上。如此會導致在所形成之多孔層中之低多孔層之厚 度變異,而進一步導致SOI層之厚度變異。因此,使矽基 材11之電阻率實質均勻或藉由退火等調整在深度方向之 電阻率有助於降低不只凹陷缺陷,且亦有助於降低S Ο I層 之厚度變異, 其上形成有多孔層之材料基材並不限於p型基材。例 如,在η型基材中,所形成之多孔層構造亦可藉由退火等 調整或控制表面電阻率而形成。再者,此材料基材並不限 於單晶矽基材。本發明可應用至例如,非矽材料製成之基 材,多晶砂基材’以及非晶5夕基材。在執行退火以調整或 -16- 1237296 (13) 控制在材料基材深度方向之電阻率分佈時,所使用之氣體 並不限於惰性氣體或氧氣。 [範例] (範例1) 15 πιΩ .cm之p型矽晶圓在氧氣中在400 °C下退火1 小時,而後陽極化。圖3爲以SR測量評估當執行退火和 不執行退火時所獲得之電阻率和深度之關係圖。退火使矽 晶圓表面附近(深度0至100nm之區域)的電阻率下降,且 使在〇至3 00nm之區域之電阻率實質均勻。在3 00nm或 更深區域亦受到評估而具有相似的電阻率。圖4A、4B、 5A、5B、6A、6B、9和10爲當執行退火和不執行退火時 多孔矽構造和深度之關係圖和表。這些資料乃藉由以0.5 之角度對角的拋光形成在矽晶圓上之多孔矽表面,而後 從表面執行S E Μ觀察而獲得的。在退火後的陽極化使介 於孔間之多孔壁之厚度(圖4 A、4 Β、9和1 0 )、多孔性(圖 5 A、5 B、9和1 0)、孔之密度(圖6 A、6 B、9和1 0)、和孔 尺寸之平均値相關於深度方向更均勻。它們會落在比現在 所需容限更窄的範圍內。 在圖 4A、4B、5A、5B、6A、6B、9 和 10 中,孔尺 寸爲在平行於矽晶圓表面之平面上,藉由轉換孔之截面積 所獲得之圓直徑。在獲得這些資料之測量中,在深度方向 之解析度(準確度)決定於拋光角度準確度和測量準確度等 ,且難以以充分高的準確度測量。除了上述測量外,在深 -17- (14) 1237296 度方向之準確度可藉由從截面執行SEM觀察而確保。在 深度方向所獲得之實際準確度約爲2nm。多孔壁厚度和孔 尺寸決定於S E Μ的解析度,且這些値可以約1 n m之準確 度測量。當執行測量多次以獲得一平均値時,約0 . 1 nm爲 顯著差異。孔之密度表示在預定可見領域中之孔的數目, 且其可以充分高的準確度測量。多孔性表示每單位面積之 孔之整體截面積,且多孔性之準確度亦決定於SEM之解 析度。多孔性藉由測量大量的孔而獲得,且可以相當高的 準確度測量。 如圖 4A、4B、5A、5B、6A、6B、9 和 10 所示,在 多孔層中之多孔壁之厚度、孔之密度、和多孔性至少在從 表面至 〇至150nm深之區域中爲實質均勻的。在從表面 至此區域外深5 nm之區域,在多孔矽層中的孔受到充塡 以在多孔矽層上形成非多孔矽層。由於可能發生在SOI層 中的凹陷缺陷降低,在從表面至深5 nm區域中的多孔構 造無需考量。從表面起深10 Onm或更深之區域(亦即,不 會受到表面附近高電阻率影響之區域)爲不會變成低多孔 層之區域,除非在陽極化時之陽極化條例改變。此區域具 有和目標構造一致的多孔構造且是均勻的。在這些實驗結 果中最値得注意的事實是在從表面起深5至100nm之區 域中之多孔構造(於此量化爲如在多孔層中之多孔壁厚度 和/或孔之密度和/或多孔性之參數)實質是均勻的,且在此 區域之多孔構造實質等於從多孔矽層表面起在深lOOnm 或更深處之多孔構造。 -18- 1237296 (15) 上述之實驗結果乃藉由使在矽基材表面附近之電阻率 均勻而獲得的,其中多孔層以高準確度形成在深度方向, 如圖3所示。但是,在多孔矽層之多孔構造中之均勻性只 需要在滿足使用於多孔矽層之應用需求之範圍內獲得。 如果在從表面起深5至1 0 0 n m區域中之每一參數如 在多孔層中之多孔壁厚度和/或孔之密度和/或多孔性爲參 考値之一半至兩倍時,則多孔矽層展現比藉由陽極化矽基 材而未退火所獲得之多孔矽層更好的效果。使用以說明多 孔構造之均勻性,多孔壁厚度,孔之密度,和多孔性等之 所謂”實質”意即每一參考値之一半至兩倍的値。純就技術 效果而不論生產率或成本效益,此値在均勻性是符合所要 求的高。例如,由於在S 0 I層表面平坦度增加及厚度降低 需求成長下,多孔構造之均勻性必須增加。在未來,均勻 性可能界定更窄的容限,如0 · 7 5至1 · 2 5倍,0 · 8至1 . 2倍 ,或0.9至1 . 1倍時,每一參考値皆可採用。 上述的參考値可設定成等於從多孔矽層表面起在 ΙΟΟηηι或更深之任意深度上(如lOOnm深,150nm深等)如 多孔層之多孔壁厚度和孔之密度之參考値。 圖8爲在分割步驟後,藉由蝕刻而進行移除殘留多孔 層之SOI基材之粗糙度之表。在形成多孔矽層前,藉由退 火當成材料基材之矽基材,Rms値和P-V値降低至約一半 。在製造具有厚度約20nm之SOI層之SOI基材時,在陽 極化前,矽基材受到退火。因此,相較於未退火之例,包 括針孔之凹陷缺陷之數目降低至十分之一至百分之一。 -19- 1237296 (16) 圖7 A和7 B爲當執行退火和不執行退火時,以X射 線反射(XXR)測量評估和比較多孔矽之密度(g/cc)之結果 。當不執行退火時,在5至3 Onm的深度上觀察到一高密 度區,即,一低多孔層。當執行退火時,低多孔層只出現 在從表面起深約7.7 A處。 (範例2) 15 ηιΩ .cm之p型矽晶圓在氮氣中在150 °C下退火30 分鐘,而後陽極化。藉由執行退火,低多孔層之厚度降低 至未退火情況之一半。在製造SOI基材時之包括針孔之缺 陷數目降低至約一半。 (範例3) 1 5m Ω · c m之p型矽晶圓在氧氣中在900°C下退火1 小時,而後陽極化。藉由執行退火,低多孔層之厚度變成 lnm或更小,且在製造S〇i基材時之包括針孔之缺陷數目 降低至約未退火情況之十分之一至百分之一。 (範例4) 習知的製造方法通常會引起缺陷。更特別而言,由於 從晶圓製造商購買之晶圓附近之電阻率的變異,在S 0 I厚 度上可能發生1 〇nm或更大的平面變異。藉由在氧氣中在 4001下使晶圓退火1小時後陽極化,所獲得之SOI層之 厚度變異變成2nm或更小。 -20- (17) 1237296 (範例5) 使用無低多孔層之多孔矽可製造一氣體吸收感測器。 當砂晶圓受到陽極化而在砂晶圓附近之電阻率不均勻時’ 在低多孔層中的每一孔收斂,和電導降低。依照本發明, 藉由使矽晶圓表面附近之電阻率均勻,而後陽極化矽晶圓 ,有利於氣體相對於孔之進出,且因此可增加電導。 (範例6) 使用無低多孔層之多孔矽可製造一生物基材。當矽晶 圓受到陽極化而在矽晶圓附近之電阻率不均勻時,在低表 面的每一孔收斂,藉以導致多孔性的不充分使用。再者, 其難以執行淸潔,且從陽極化溶液而來之氫氟酸仍存在, 如此會破壞蛋白質和DNA。依照本發明,藉由使矽晶圓 表面附近之電阻率均勻,而後陽極化矽晶圓,可防止孔之 收斂。再者,氫氟酸亦難以存留,因此所獲得之基材可以 迅速利用當成生物基材。 (範例7) 使用無低多孔層之多孔矽可製造一 Μ E N S。當矽晶圓 受到陽極化而在矽晶圓附近之電阻率不均勻時,一薄膜形 成在表面,且因此矽晶圓當成一材料時並不均勻。例如, 只有低多孔層在鈾刻時可剝離並當成一外物。如此會造成 操作錯誤。依照本發明,藉由使矽晶圓表面附近之電阻率 -21 - 1237296 (18) 均勻,而後陽極化矽晶圓,可提供厚度均勻的Μ ΕΝ S材料 (範例8) 使用無低多孔層之多孔矽可製造一液體接面太陽能電 池(Graetzel cell)。當矽晶圓受到陽極化而在矽晶圓附近 之電阻率不均勻時,在低多孔層中的每一孔收斂。因此, 溶液置換效率,光吸收效率,和色劑導入效率相當低。依 照本發明,藉由使矽晶圓表面附近之電阻率均勻,而後陽 極化矽晶圓,有利於光或色劑相對於孔之進出。 由上述之說明可知,本說明書專注於在深度方向之多 孔構造之均勻性或改變,其可以例如不超過數nm或數十 nm之高解析度(高評估標準)評估。本說明書之觀點完全 不同於屬於數或數十// m或更大均勻性之技術。更特別而 言’在相當低解析度上評估均勻性並無法指示出如本說明 書所揭示之技術中之均勻性。 依照本發明之一觀點,即使在以數或數十nm或更高 的高解析度(高評估標準)評估時,亦可獲得具有高均勻性 之多孔構造。 依照本發明之另一觀點,藉由使用具有高均勻性之多 孔構造,可製造高品質部件(如SOI基材)。 本發明並不限於上述之實施例,且於此仍可達成各種 改變和修飾,但其仍屬本發明之精神和範疇。因此,本發 明之精神和範疇應由下述申請專利範圍界定之。 - 22· 1237296 (19) 【圖式簡單說明】 圖1 A至1 F爲依照本發明之較佳實施例之S 〇 I基材 之製造方法; 圖2A至2C爲形成在多孔矽層表面附近之低多孔層 ,和突起和凹陷形成在介於多孔矽層和由於低多孔層而形 成在上之非多孔砂層間之介面上之處理; 圖3爲當執行退火和不執行退火時,以s R測量評估 結果所獲得電阻率對深度之關係圖; 圖4 A和4 B爲當執行退火和不執行退火時,所獲得 之多孔矽之多孔壁之厚度和深度之關係圖; 圖5 A和5 B爲當執行退火和不執行退火時,所獲得 之多孔矽之多孔性和深度之關係圖; 圖6 A和6 B爲當執行退火和不執行退火時,所獲得 之多孔矽之孔之密度和深度之關係圖; 圖7 A和7 B爲當執行退火和不執行退火時,所獲得 之多孔矽之密度和深度之關係圖; 圖8爲當執行退火和不執行退火時,所獲得之s 〇丨基 材之表面粗糙度之表,其在分割步驟後已進行蝕刻移除殘 留多孔矽; 圖9爲當執行退火時,多孔矽構造之深度關係表; 圖1 〇爲當不執行退火時,多孔矽構造之深部關係表 ;和 圖1 ]爲錯由退火和陽極化一矽晶圓而獲得之多孔矽 -23- 1237296 (20)
層表面 附近 之 構 造 示 意 圖 主要元 件對 昭 J \ \\ 表 1 氫 11 矽 基 材 12 多 孔 矽 層 13 非 多 孔 單 晶 矽 層 14 氧 化 矽 絕 緣 層 20 第 二 基 材 3 0 結 合 基 材 堆 置 40 SOI 基 材 10 1 粗 糙 層 102 低 多 孔 層 103 標 準 多 孔 層 110 凹 陷 缺 陷
-24-
Claims (1)
1237296 第93112517號專利申請案中文申請專利範圍修正本 臣Ml 94年4月I5日修正 (1) 拾 申請專利範圍 1. 一種半導體部件,包括一多孔區, 其中在以矽製成之多孔區表面起在5至lOOnm範圍 內之深度區中,介於孔間之多孔壁厚度、孔之密度、和多 孔性實質是均勻的。 2. —種半導體部件,包括一多孔區,
其中如果在多孔區表面起在5至lOOnm範圍內之任 意深度上執行評估時,在該範圍內之預定深度上之孔間之 多孔壁之厚度平均爲從多孔區表面起不小於1 〇〇nm深度 上之孔間之多孔壁之厚度平均之一半至兩倍。 3 .—種半導體部件,包括一多孔區, 其中如果在多孔區表面起在5至lOOnm範圍內之任 意深度上執行評估時,在該範圍內之預定深度上之多孔性 爲從多孔區表面起不小於1 OOnm深度上之多孔性之一半 至兩倍。
4 · 一種半導體部件’包括一多孔區, 其中如果在多孔區表面起在5至1 〇〇nm範圍內之任 意深度上執行評估時,在該範圍內之預定深度上之孔之密 度爲從多孔區表面起不小於1 〇 〇 n m深度上之孔之密度之 一半至兩倍。 5 ·如申請專利範圍第1至4項中任一項之半導體部件 ,其中該多孔區包含矽。 6 · —種半導體部件製造方法,包含: 一調整步驟,用以調整在一材料表面附近之電阻率; (2) 1237296 和 一多孔化步驟,用以藉由陽極化以使從該材料表面至 一深部份多孔化,以形成一多孔區, 其中該調整步驟包含使該材料退火的步驟。 7.如申請專利範圍第6項之方法,其中該調整步驟執 行以使從材料表面至lOOurn深度的區域的電阻率在深度 方向實質爲均勻的。 8 ·如申請專利範圍第6項之方法,其中該調整步驟執 行以使在材料表面附近之電阻率在深度方向實質爲均句的 9.如申請專利範圍第6項之方法,其中該調整步驟執 行以使在材料表面附近之電阻率降低。 10·如申請專利範圍第6項之方法,其中該退火步驟 包含在含氧氣體中以不小於50t:之溫度使材料退火之= 驟0 π.如申請專利範圍第6項之方法,其中該退火步驟 包含在稀有氣體中以5(rc至不小於110(rc之溫度使材^ 退火之步驟。 ' 如申請專利範圖第6項之方法,其中該退火步驟 包含在淸潔空氣中使材料退火之步驟。 I3.如申請專利範園第6項之方法,進_步包含、〜成 長步驟,用以成長至少包括一半導體層之層在該多孔區上 14.如申請專利範圍第 U項之方法,進〜步包含〜結 1237296 (3) 合步驟,用以結合第二部件至其上形成至少一層之第一部 件之表面,以形成一結合部件堆疊。 1 5 .如申請專利範圍第1 4項之方法,進一步包含一移 除步驟,用以移除從在結合部件堆疊中之第一部件之曝露 表面至該多孔區之部份。 1 6 .如申請專利範圍第1 3項之方法,其中至少一層包 括一絕緣層,該絕緣層在半導體層形成後形成。 1 7 .如申請專利範圍第1 4項之方法,其中第二部件之 至少一表面以絕緣體製成。
-3-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128229A JP2004335662A (ja) | 2003-05-06 | 2003-05-06 | 部材及び部材の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200426902A TW200426902A (en) | 2004-12-01 |
TWI237296B true TWI237296B (en) | 2005-08-01 |
Family
ID=33308224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093112517A TWI237296B (en) | 2003-05-06 | 2004-05-04 | Semiconductor member and the method for manufacturing the same |
Country Status (6)
Country | Link |
---|---|
US (1) | US7049624B2 (zh) |
JP (1) | JP2004335662A (zh) |
KR (1) | KR20040095178A (zh) |
DE (1) | DE102004022161A1 (zh) |
FR (1) | FR2854729A1 (zh) |
TW (1) | TWI237296B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005333090A (ja) * | 2004-05-21 | 2005-12-02 | Sumco Corp | P型シリコンウェーハおよびその熱処理方法 |
KR100677374B1 (ko) | 2005-11-14 | 2007-02-02 | 준 신 이 | 박판 실리콘 기판을 이용한 다공성 실리콘 태양전지 및 그제조방법 |
US7843982B2 (en) * | 2005-12-15 | 2010-11-30 | Palo Alto Research Center Incorporated | High power semiconductor device to output light with low-absorbtive facet window |
FR2957456B1 (fr) * | 2010-03-10 | 2013-01-04 | Commissariat Energie Atomique | Procede de fabrication d'un substrat comprenant une etape d'amincissement avec arret a detection d'une zone poreuse |
CN114166881B (zh) * | 2021-12-06 | 2024-06-25 | 南方电网科学研究院有限责任公司 | 一种基于微观结构评价的悬式复合绝缘子设计方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8927709D0 (en) * | 1989-12-07 | 1990-02-07 | Secretary Of The State For Def | Silicon quantum wires |
DE69133359T2 (de) * | 1990-08-03 | 2004-12-16 | Canon K.K. | Verfahren zur Herstellung eines SOI-Substrats |
JPH05335624A (ja) * | 1992-05-29 | 1993-12-17 | Hitachi Ltd | Si発光装置およびその作製方法 |
JP3257580B2 (ja) * | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
SG55413A1 (en) * | 1996-11-15 | 1998-12-21 | Method Of Manufacturing Semico | Method of manufacturing semiconductor article |
US6180497B1 (en) * | 1998-07-23 | 2001-01-30 | Canon Kabushiki Kaisha | Method for producing semiconductor base members |
IT1318284B1 (it) * | 2000-07-31 | 2003-07-28 | Cit Alcatel | Metodo e dispositivo per la configurazione ed il monitoraggio remotodi elementi di rete di telecomunicazioni. |
-
2003
- 2003-05-06 JP JP2003128229A patent/JP2004335662A/ja not_active Withdrawn
-
2004
- 2004-05-04 FR FR0404753A patent/FR2854729A1/fr not_active Withdrawn
- 2004-05-04 TW TW093112517A patent/TWI237296B/zh active
- 2004-05-05 DE DE102004022161A patent/DE102004022161A1/de not_active Withdrawn
- 2004-05-05 US US10/838,269 patent/US7049624B2/en not_active Expired - Fee Related
- 2004-05-06 KR KR1020040031645A patent/KR20040095178A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JP2004335662A (ja) | 2004-11-25 |
KR20040095178A (ko) | 2004-11-12 |
DE102004022161A1 (de) | 2005-01-05 |
TW200426902A (en) | 2004-12-01 |
US7049624B2 (en) | 2006-05-23 |
FR2854729A1 (fr) | 2004-11-12 |
US20040224489A1 (en) | 2004-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI694559B (zh) | 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層 | |
US6806171B1 (en) | Method of producing a thin layer of crystalline material | |
US6653209B1 (en) | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device | |
JP3352340B2 (ja) | 半導体基体とその製造方法 | |
KR100348513B1 (ko) | 반도체기판의 제작방법 | |
JP3265493B2 (ja) | Soi基板の製造方法 | |
JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
TWI394204B (zh) | 鍵合晶圓的製造方法 | |
KR100236689B1 (ko) | Soi기판의 제조방법 | |
US20030008477A1 (en) | Smoothing method for cleaved films made using a release layer | |
EP0867921A2 (en) | Substrate and production method thereof | |
JPH05217992A (ja) | 半導体基板及びその作製方法 | |
JP2002134375A (ja) | 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法 | |
TWI242796B (en) | Substrate and manufacturing method therefor | |
JPH05275358A (ja) | 単結晶表面の凹凸制御方法 | |
TW200406893A (en) | Substrate and manufacturing method therefor | |
US7615456B2 (en) | Method for manufacturing SOI substrate | |
TWI237296B (en) | Semiconductor member and the method for manufacturing the same | |
EP1965413A1 (en) | Method for manufacturing soi substrate, and soi substrate | |
TWI549192B (zh) | Method of manufacturing wafers | |
WO2022001780A1 (zh) | 绝缘体上半导体结构的制造方法 | |
FR2620571A1 (fr) | Procede de fabrication d'une structure de silicium sur isolant | |
US8822330B2 (en) | Method for providing oxide layers | |
US20220181150A1 (en) | Silicon on insulator structure and method of making the same | |
JP3754818B2 (ja) | 半導体基板の作製方法 |