TWI233129B - Semiconductor memory enabling correct substitution of redundant cell array - Google Patents

Description

1233129 玖、發明說明·· c發明所屬之技術領域】 發明領域 本發明係有關具有冗餘晶胞陣列之半導體記憶體，特別係有關可 將磁心陣列内之不良晶胞領域正常地置換為冗餘晶胞陣列之半導體記 憶體。 C先前技術3 發明背景 因半導體記憶體日漸大規模化及細微化，造成磁心陣列内會產生 不良晶胞之情形。之所以會產生不良晶胞，除記憶晶|^(mem〇Iy eeU) 本身的瑕疫外，相鄰之位元線間產生短路等情形亦是產生不良晶胞的 原因之一。一般可利用出貨前所進行之檢測程序檢測出該不良晶胞， 並將所檢測出之不良晶胞領域置換為冗餘晶胞陣列，藉此排除不良晶 胞。最普通之置換方式，係將磁心陣列内具預定大小(size)之區塊置換 為具相同預定大小之冗餘晶胞陣列。該方法係將磁心陣列預先固定的 分成多數個區塊，藉由將具有檢測出之不良晶胞的區塊位址寫入不良 晶胞資訊記憶領域後，再與冗餘晶胞陣列進行置換。並且，由外部產 生進行存取之動作時，會選擇冗餘晶胞陣列來取代記憶於該不良晶胞 資訊記憶領域内之位址的區塊。 第1圖係例示半導體記憶體其中一例，即快閃記憶體的習知冗餘 構成。該記憶體中，與磁心陣列COA就鄰地設有一冗餘晶胞陣列RA。 5 1233129 作為其中一態樣，磁心陣列COA中，16個I/O區塊1/00-15係與引用晶 胞陣列1^£\相鄰設置。存取時所供給之位址A(23 : 0)係輸入於位址緩 衝器ADD-Buf，且分成列位址A(23 : 7)與攔位址(6 : 0)，並分別供給於 X解碼器XDEC與Y解碼器YDEC。欄位址A(6 : 0)更進一步供給於冗餘 晶胞陣列之Y解碼器YDECR。該記憶體中，各I/O區塊内均設有多數位 元線BL、64個設於鄰接之位元線間的記憶晶胞MC、及多數字元線 WL。各I/O區塊對1條字元線WL可記憶⑶位元之資料。 第1圖之例中，冗餘晶胞陣列RA之大小係與磁心陣列内之I/O區 塊之大小相同，且内含有不良晶胞之I/O區塊1/012係被置換為冗餘晶 胞陣列RA 〇冗餘晶胞陣列RA之大小並未特別需要與I/O區塊之大小相 同，當冗餘晶胞陣列RA較I/O區塊小時，係將I/O區塊内一部分之領域 置換為冗餘晶胞陣列。 又，第1圖之快閃記憶體係記憶晶胞具有捕捉閘(top gate)之非依 電性記憶體，該記憶體係利用記憶晶胞之電晶體閾值電壓會因捕捉閘 兩側是否儲蓄電荷而不同之特性，讀出記憶資料。譬如，讀出記憶晶 胞MCO左側之位元時，是讓字元線WL為預定電壓且位元線BL0接地 後，再經由位元線BL1檢測晶胞電流是否流過記憶晶胞。此時，為釋 除連接於相同位元線BL1且位於相反側之記憶晶胞MCI所造成之影 響，便將位元線BL2驅動至預充位準(precharge level)。而讀出記憶晶胞 MC0右側之位元時，位元線之關係便左右顛倒。此種記憶晶胞陣列之 構成係稱為虛擬位元線構成，即於記憶晶胞兩側形成位元線，讓其中 1233129 住侧之位元線接地，而另一側之位元線作為讀出用之位元線作用。 第1圖之5己憶s曰胞雖已為製品且流通於市面上，但本案發明人並 現任何具體揭示有關該記憶晶胞之專利文件或非專利文件。又， 有關同步動態唯機存取記憶體(SDRAM)之冗餘構成，有如下之專利文 獻’即特開平8-102186號公報(1996年4月16日公開）。 發明欲解決之課題 虛擬位元線構成的其中一個特徵，就是以不良晶胞為中心的預定 不良晶胞領域可與冗餘晶胞陣列進行置換。譬如第1圖中，I/O區塊的 邊界區域中的記憶晶胞MC〇產生瑕疲時、以及位元、CBL〇3Ll間發生 短路之情形時，若僅是單純地將該!/〇區塊置換為冗餘晶胞陣列从， 並無法釋除社醜。其細雜，丨恤猶較猶胁該位元線 的1對記憶晶胞之狀態所影響，因此經由位元線BL0讀出記憶晶胞MC〇 之晶胞電流時，需適切地控制位於位元線BL0左側(未圖示)之鄰接位元 線的電位，俾消除受到連接於該位元線的記憶曰曰曰胞動作之影響。故， 需讓磁心陣列之置換對象領域的周邊沒有不良晶胞。 對此，有一解決對策，即以移動窗(m〇ving 方式來設定 置換對象項域。依該方式，並不需事先固定地定出磁心陣列的置換對 象領域，可分別將以檢測出之不良晶胞作為中心的領域各自設為置換 對象領域。即，置換對象領域會依不良晶胞的位置而移動。具體而言， 係將檢測出之不良晶胞位於中心的領域位址記錄於不良晶胞資訊記憶 領域’再選擇冗餘晶胞陣列來取代前述經記錄的位址之領域。 1233129 日移動窗方式中’以撿測程序檢測出不良晶胞時，係將該不良 :曰胞⑽中心之預定賴的資訊，譬如該領域的起始位址寫从不良 晶胞資訊記憶領域。因此，當不良晶胞錄記籠塊(m_y block) 、邊界寺便將磁〜陣列之5己憶區塊的兩側邊界都設定為置換對象領 /匕時依存取時之位址’需檢測是否將邊界中任一側的記憶區塊 之輸出切換觀餘晶祕_輸出。再者，另—需麟之卩搬，當 不良晶胞位於磁心陣列找部時，會將磁心陣列讀部的兩側邊界都 設定為置換縣倾。麟’ _心_外歡鱗邊界未存有記憶 區塊’故無法利用_心陣列内側之記憶區塊邊縣有不良晶胞時相 同的置換檢測功能。 曰胞陣列的端部邊界問題，在心陣列相鄰地設置引用陣 列時同樣會發生。陣财，於進行讀$及驗時，辦磁心陣列 内之記憶晶胞之同時並會配置所選擇之引用陣列。因此，不良晶胞存 在於磁心陣列與引用(I車列兩者間之邊界附近時，因置換對象領域會變 成包含磁心陣列外側之引用陣列，故會產生與前述相同之問題。

故，本發明之目的係在於提供一種半導體記憶體，即，用以將含 有不良晶胞之領域置換為冗餘晶胞陣列之半導體記憶體中，可不受不 良晶胞位置之影響而適切地進行不良晶胞與冗餘晶胞陣列之置換。 t ^^明内J 發明概要 本發明為達成前述目的，依本發明第1形態，該半導體包含有： 1233129 磁芯陣列，係具有多數記憶晶胞者；冗餘陣列，係可與含有磁芯陣列 内之不良晶胞的置換對象領域進行置換者；置触址記憶體，係用以 將含括前述不良晶胞兩側的钔置換對象領域之位址作為置換對象位 址而加以記憶者；及疏控制部’係肋控制前述磁辦顺冗餘陣 列間之置換者' 依前述本發明之第1形態，含括於記憶體之檢測程序中所檢測出 之不良晶胞兩側的第1置換對象領域的位址會被記憶於置換位址記憶 體。因此，當不良晶胞位於磁芯陣列之端部時，會發生第i置換對 域中之一部分位於磁芯陣列外側之情形。然而，冗餘控制部並不會將 第1置換對象領域置換為冗餘陣歹I】’而是自動地將具有不良晶胞且未包 έ磁心陣列外側之苐2置換對象領域置換為冗餘陣列。依此，於檢測程 序中，可不管不良晶胞之位置而一律以邏輯演算求得記憶於置換位址 記憶體之置換對象位址，藉此可使檢測程序簡單化而降低製品成本。 故如刖述於檢測程序中發生的問題可以冗餘控制部而自動地消除。 為達到前述目的，依本發明第2形態，該半導體包含有：磁芯陣 列，係具有多數記憶晶胞者；冗餘陣列，係可與含有磁芯陣列内之不 良晶胞的置換對象領域進行置換者；其中，前述磁芯陣列具有多數區 塊’且該等區塊會各自輸出資訊。進而，該半導體記憶體更包含有： 置換位址記憶體，係用以將含括前述不良晶胞兩側之第丨置換對象領域 之位址作為置換對象位址而加以記憶者；及冗餘控制部，係依該置換 對象位址而將磁芯陣列置換為冗餘陣列者。且，當前述第丨置換對象領 1233129 域全撕芯陣列内且延伸至鄰接之區塊兩側時，職控制部係依存 取位址制猶猶接之區塊中任—者置換為騎物。又，當前述第】 «對象領域中之一部分位於磁芯陣列之外側時，前述冗餘控制部係 將含有不良晶胞且位於磁芯陣列内側之第2置換對象領域置換為冗餘 陣列。 前述第2形態之較佳實施例之一，係冗餘陣列之大小與前述區塊 之大小相同。且置換對象位址具有：區塊位址，係用以表示第丨置換對 象領域之區塊的位址者；及區塊内位址，係用以表示第丨置換對象領域 者，又’几餘控制部係藉由將存取位址與區塊内位址作一比較，而選 擇前述鄰接之區塊中之任一者。 刖述第2形態之另一較佳實施例，係磁芯陣列中之各區塊更具有 多數子區塊，且冗餘陣列之大小與子區塊之大小相同。且置換對象位 址具有用以表示第1置換對象領域之區塊及子區塊的位址，及用以表示 第1置換對象領域之子區塊内位址，又，冗餘控制部係藉由將存取位址 與子區塊内位址作一比較，而選擇鄰接之區塊中之任一者。 進而，前述實施例中，第1置換對象領域延伸至鄰接之子區塊時， 几餘控制部係依存取位址而選擇前述鄰接之子區塊中之任一者，並將 所選擇之子區塊置換為冗餘陣列。因此，當第㊉換對象領域不但延伸 至鄰接之子區塊，甚至延伸至鄰接之區塊時，冗餘控制部可依存取位 址而分別前述鄰接之子區塊及區塊中之任一者，並將之置換為冗餘陣 1233129 圖式簡單說明 第1圖係例示半導體記憶體其中一例，即快閃記憶體之習知冗餘 構成圖。 第2圖係例示本發明實施態樣中之置換對象領域與冗餘晶胞陣列 之置換原理圖。 第3圖係例示本發明實施態樣中之置換對象領域與冗餘晶胞陣列 之置換原理圖。 第4圖係本發明實施態樣中之置換對象領域與冗餘晶胞陣列之置 換原理圖。 第5圖係第1實施態樣中之半導體記憶體之構成圖。 第6圖係例示冗餘控制部之動作邏輯值表之圖。 第7圖係第1實施態樣中之半導體記憶體之構成圖。 第8圖係例示冗餘控制部之動作邏輯值表之圖 第9圖係第1實施態樣中之I/O位址檢測器之邏輯電路圖。 第10圖係第2實施態樣中之半導體記憶體之構成圖。 第11圖係第2實施態樣中之半導體記憶體之構成圖。 第12圖係第2實施態樣中之半導體記憶體之構成圖。 第13圖係第2實施態樣中之I/O ·頁碼位址檢測器之邏輯電路圖。 【實施方式3 較佳實施例之詳細說明 以下，參照圖式說明本發明之實施態樣。惟本發明之保護範圍不 1233129 限於下述實施態樣’並及於申請專利範圍所載之發明及其均等物。 本實施態樣係以具有單一電晶體(cell transistor)之快閃記憶體作 為半導體記憶體之例而作說明，又，該電晶體具有捕捉閘，且臨界電 壓會因是否於捕捉閘注入電荷而有所不同。 本實施態樣中之半導體記憶體的整體構成除第圖所示之構成 外，並具有置換位址§己憶體及冗餘控制部，該置換位址記憶體係用以 將含括不良晶胞兩側之第1置換對象領域的位址作為置換對象位址而 加以記憶者，而該冗餘控制部係用以控制磁心陣列之輸出與冗餘晶胞 陣列之輸出者。有關置換位址記憶體及冗餘控制部之構成將於後詳細 說明。 第2圖、第3圖及第4圖係用以例示本實施態樣中之置換對象領域 與冗餘晶胞陣列之置換原理之圖。於第2圖中，磁心陣列具有多數作為 抹除單位之扇區，各扇區則具有多數I/O區塊。第1圖所示之磁心陣列 COA係僅以1個扇區構成之例，而該扇區内含有6個I/O區塊 LOCW/015、及1個引用陣列RefA。第2圖係例示其中之扇區κ内的I/O 區塊I/On、I/On+卜F0n+2及1/015。各I/O區塊係假想地分為4個子區 塊Sub-10-O〜Sub-I0-3 ’並可分別顯示各子區塊之位址入6义5。又，冗 餘陣列RA係與I/O區塊同大小，且同樣地分為4個子區塊。 第2圖之例中’ X#示纟己係表不不良晶胞’且存在於扇區κ内之]/〇 區塊Ι/On的子區塊(0，1)領域内。此時，與冗餘陣列ra進行置換之置換 對象領域10，係起始位址SA為A6A5=0,0且結束位址LA為 12 1233129 A6，A5=U 〇而挾於該起始位址sa與結束位址LA間之置換對象領域l〇 係一修復窗(repair window)，用以與冗餘陣列RA置換。又，該置換對 象領域10係設定為含括不良晶胞兩側之領域，且縱以虛擬位元線構 成，在進行置換時仍可毫無困難地讀取與執行程式。因此，置換對象 領域10之位址係包含I/On區塊之位址及該區塊内之子區塊位址，且前 述> δίΐ係作為置換對象領域10之起始位址而記憶於未圖示之置換位址 記憶體内。 如前述，置換對象領域10之起始位址SA係Ι/ΟηΑΑόΜ^Ο,Ο時， 會將整個I/O區塊Ι/On置換為冗餘陣列RA。故，宜將所有出自I/O區塊 I/Qn之輸出與出自冗餘陣列RA之輸出相置換。即，未圖示之冗餘控制 部係依包含於置換對象位址内之I/O區塊位址η而進行I/O區塊與置換 陣列RA之置換。 第3圖之例中，X標記係表示不良晶胞，且存在於扇區Κ内之I/O 區塊I/Qn的子區塊(1，1)4員域内。此時，與冗餘陣列RA進行置換之置換 對象領域10，係起始位址SA為Α6Α5=1，〇且結束位址LA為 Α6Λ5=〇，1 〇而挾於該起始位址SA與結束位址LA間之置換對象領域10 係一修復窗，用以與冗餘陣列RA進行置換。即，置換對象領域10係設 定為含括不良晶胞兩側之領域。因此，置換對象領域10會延伸至鄰接 之I/O區塊Ι/Οπ、Ι/Οπ+1之兩側。 如前述，置換對象領域10延伸至I/O區塊邊界之兩側時，冗餘陣 列RA上位側之子區塊(1，〇)(1，1)便需與I/O區塊I/On上位側之子區塊 13 1233129 (1，0)(1，1)進行置換，且冗餘陣列RA下位側之子區塊(0,0)(0，1)需與I/O區 塊LOn+1下位側之子區塊(〇,〇)(〇，1)進行置換。因此，將存取位址(或使 用者位址)UA與起始位址之區塊内位址八645=1，0作一比較，且依該比 較結果來選擇與冗餘陣列RA進行置換者係I/O區塊I/〇n或Ι/Qn+l。如第 3圖所示，存取位址UA大於起始位址之區塊内位址時(SA=<UA)，冗 餘陣列RA之輸出係與I/O區塊I/On之輸出進行置換，而存取位址UA小 於起始位址SA之區塊内位址時(UA<SA)，冗餘陣列RA之輸出係與I/O 區塊I/On+1之輸出進行置換。為進行前述之辨別，未圖示之冗餘控制 部係將存取位址UA與起始位址SA之區塊内位址作一比較，而選擇鄰 接之I/O區塊中的任一者，並將所選擇之I/O區塊的輸出與冗餘陣列^ 之輸出相置換。具體而言，當UA<SA時，冗餘控制部會讓置換對象 位址之I/O區塊位址η遞增為n+i。 第4圖之例中，X標記係表示不良晶胞，且存在於扇區κ内最上位 之I/O區塊Ι/015的子區塊(I，#員域内。此時，與冗餘陣列从進行置換 之置換對象領域的起始位址认係奶^及从^^^卜且結束位址 LA(未圖示)為。不過，挟於該起始位址从與結束位 址LA間之領域1〇便會含括磁心陣列最上位端部外側之領域。因此，若 以檢測程序檢測出不良晶胞存在於Μ區塊^5内之子區塊(⑶中，起 始位址从會自動地設定為1/015及ΑόΑΚΙ,Ο) 〇之所以產生如上述之 動作’係由於讓檢測程序中之起始位址設定邏輯統一而略過不良晶胞 所在位置即之故。 14 1233129 如此一來’由起始位址SA開始之置換對象領域ι〇一旦延伸至磁 心陣列之外側，即無法如第2、第3圖所示般，正常地與冗餘陣列狀進 行置換。因此，如第4圖所示，本實施態樣係略過位址SA而將具有不 良晶胞XJL位於磁心陣列端部内側之另一置換對象領域12的輸出置換 為冗餘陣列RA之輸出置換。即，以起始位址认為準之第丨置換對象領 域1〇超出磁心陣列之外側時，係將不與起始位址相鄰之第2置換對象領 域12的輸出置換為冗餘陣列RA之輸出。具體而言，未圖示之冗餘控制 部係先檢測置換對象記憶體之置換對象位址，當含括不良晶胞兩側之 第1置換對象領域10延伸至磁心陣列之外側時，便讓依起始位址SA與 存取位址US之比較而選擇之鄰接之I/O區塊中任一者的選擇結果無 效。由该結果，縱或存取位址UA較起始位址SA小(UA<SA)，仍可不 讓I/O區塊之號碼遞增，且將整個I/O區塊17〇15之輸出置換為冗餘陣列 RA之輸出。 與第1圖所示之引用陣列Re£\相鄰之I/O區塊1/011中，亦發生與 第4圖相同之狀況。即，若由起始位址決定之第丨置換對象領域由po區 塊1/011延伸至引用陣列Refi\，便無法正常地進行該區塊與冗餘陣列 RA之置換。因此，此處亦是將全位於磁心陣列内之第2置換對象領域 的輸出與冗餘陣列RA之輸出進行置換。 進而，以該最後位址(last adderss)而將置換對象領域記錄於置換 位址記憶體時，於第1圖中之I/O區塊1/00左側存有不良晶胞時，以最 後位址決定之第1置換對象領域將延伸至磁心陣列之外側。或者，當奶 15 1233129 區塊1/04左側存有不良晶胞時，以最後位址決定之第1置換對象領域將 延伸至引用陣列Re£\ 〇此時相同地，可將未與最後位址相鄰接之磁心 陣列内的第2置換對象領域之輸出置換為冗餘陣列RA之輸出。 第5圖係第1實施態樣中之半導體記憶體之構成圖。第1實施態樣 中，冗餘陣列RA之大小係與磁心陣列C0A内的1個I/O區塊之大小相 同。磁心陣列C0A之構成係與第1圖相同，即扇區内包含有16個I/O區 塊，且前述I/O區塊與16個輸入輸出端子對應。又，各I/O區塊係假想 地分為4個子區塊(A6A5=0,0〜1，1)，且與I/O區塊大小相同之冗餘陣列 RA亦同樣地分為4個子區塊。將該子區塊之位址利用於用以定義置換 對象領域10之起始位址SA與最後位址LA〇即，用以表示置換對象領 域10之起始位址SA，係由用以分別界定任一I/O區塊之任一子區塊的 CAMIO(3 : 0)與CAM(6 : 5)組成，且作為置換對象位址而記憶於置換 位址記憶部24 〇 各I/O區塊内皆設有Y閘Ygate-iL反感測放大器S/A-n、S/Α-η+Ι，該 Y閘Ygate-n係依出自未圖示之Y解碼器的選擇信號而選擇！/〇區塊内之 位元線者，而該感測放大器S/A_n、S/Α-η+Ι係用以檢測Y閘之輸出者。 同樣地，冗餘陣列RA亦設有Y閘Ygate-RED及感測放大器S/A-RED， 該Y閘Ygate-RED係用以選擇冗餘陣列内之位元線者，而該輸出的感測 放大器S/A-RED係用以檢測Y閘之輸出者。且，磁心陣列c〇a側之16 個感測放大器S/A之輸出與冗餘陣列RA侧之1個感測放大器s/A-RED 之輸出與冗餘陣列RA側之1個感測放大器S/A-RED之輸出，係供給於 16 1233129 選擇電私多工器刪^職⑽。多工器係触自冗餘控制部2〇 之置換信親DMUX而選擇磁心側之輸出或冗餘陣列側之輸出，並將 之輸出至輸入輸出緩衝區!/〇_Buf。或者，於寫入動作中，多工器係依 置換^號REDMUX而將出自輸入輸出緩衝區奶七虹之寫入資料輸出 至磁心側或是冗餘陣列側。 進行存取時由外部供給之存取位址UA(6 : 〇)，不但供給於磁心陣 列之Y解碼器，並以位址RA(6 : 〇M共給於冗餘陣列之碼器。又，該 存取位址UA之上位2位元UA(6 : 5)係供給於冗餘控制部2〇 〇 以檢測程序檢測出不良晶胞時，係將置換對象領域1〇左側之VO 區塊的位址CAMIO(3 : 0)及I/O區塊内之子區塊的位址CAM(6 : 5)，作 為包含有該不良晶胞兩側之置換對象領域1〇之起始位址SA而紀錄於 置換位址記憶部24 〇起始位址SA會自動地設定為較内含不良晶胞之子 區塊遞減1個之子區塊位址。第5圖之例中，由於不良晶胞乂存在於ρο 區塊Ι/Οπ内之子區塊位址入6义5=1，1内，故將起始位址sa設定為較該 區塊少1，即I/O區塊I/Qn内之子區塊位址。故，對於第5圖 之不良晶胞X，置換位址記憶部24内係以起始位址SA而分別記憶有用 以界定置換對象領域10之I/O區塊位址CAMIO(3 : 0)=il5J/〇區塊内之 子區塊位址CAM(6 : 5)=1，0 〇 第5圖之例中，由於不良晶胞X位於I/O區塊内之子區塊(丨山内， 因此以起始位址SA決定之置換對象領域10將含括鄰接之I/O區塊I/On 及I/On+1兩側。因此，冗餘控制部20先將存取位址UA(6 : 5)與置換位 17 1233129 址記憶部24内之起始位址SA中一部分的子區塊位址CAM(6 : 5)作一比 較，若存取位址UA(6 : 5)大於子區塊位址CAM(6 : 5)(SA=<UA)，多 工器MUX便會讓對應於置換位址記憶部24中之I/O區塊位址CAM(3 : 〇)=n的置換信號REDMUX(n：^H>iit準，且將I/O區塊I/Qn之輸出置換為 冗餘陣列RA之輸出。譬如，第2例(case 2)係表示對圖中子區塊(1，0)内 以三角形表示之晶胞進行存取時之例。此時，I/O區塊之輸出係與冗餘 陣列RA内之子區塊(1，0)的輸出進行置換。 另一方面，存取位址UA(6 ·· 5)小於起始位址SA之子區塊位址 CAM(6 : 5)時，多工器MUX係讓置換信號REDMUX(n+l^H>f4準， 而該置換信號REDMUX(n+l)係與置換位址記憶部24之I/O區塊位址 CAM(3 : 0)=ni4增1之位址n+1對應者，且，將I/O區塊I/〇n+l之輸出與 冗餘陣列RA之輸出進行置換。譬如，第1例(case 1)係表示對圖中子區 塊(〇，1)内以黑色小圓圈表示之晶胞進行存取時之例。 第6圖係例示冗餘控制部之動作的邏輯值表。置換對象領域10之 起始位址SA係較存有不良晶胞X之子區塊少1之子位址，且第5圖中， CAMIO(3,2，l，0)=n(不過是10進位法)、CAM(6 : 5户(1，0) 〇將該起始位 址之子位址CAM(6 : 5)=(1，〇)與存取位址UA(6 : 5)作一比較，當 CAM(6 : 5)<UA(6 : 5)，即存取位址UA(6 : 5)=^0从⑶時，與位址 CAMIO(3,2，l，0)=n對應之置換信號redmux^h位準。由該結果，j/〇 區塊I/On之輸出可與冗餘陣列之輸出進行置換。另一方面，UA(6 : 5) <CAM(6 : 5)，即存取位址ua(6 : 5)=(〇,〇)，(〇，1)時，與位址 18 1233129 CAMIO(3,2，l50)=n遞增為n+l對應之置換置信REDMUXn+l係Η位 準。且，I/O區塊I/Qn+1之輸出可與冗餘陣列之輸出進行置換。即，此 時I/O區塊位址將遞增。 第6圖中之I/O位址檢測器22係藉由檢測置換對象位址之I/O區塊 的位址CAMI0(3 : 0)是否為磁心陣列端部的ι/on或J/015，且區塊内 位址CAM(6 : 5)是否為(〇，1)(1，〇)(1，1)中任一者，俾檢測以置換對象位 址表示之置換對象領域是否延伸至磁心陣列端部的外側。若置換對象 領域延伸至磁心陣列端部的外側時，便輸出用以讓冗餘控制部2〇之I/O 遞增動作無效之無效遞增信號DISINC。因此，第5圖中，由於具有不 良晶胞X兩側之第1置換對象領域全存在於磁心陣列内，故]/〇位址檢測 器22並未輸出無效遞增信號。 第7圖係第1實施態樣中之半導體記憶體的構成圖。該記憶體之構 成係與第5圖相同。惟第7圖之例中，不良晶胞X係存在於磁心陣列COA 右側之子區塊Α6Λ5=1，1内。由該不良晶胞之位置而界定第1置換對象 領域10之起始位址SA，係設定為CAMIO(3 : 0)=1/015、CAM(6 : 5>=(U)。故，以該起始位址SA界定之第1置換對象領域1〇將延伸至磁 心陣列COA右側之外側。此時，冗餘控制部2〇會回應出自I/O位址檢測 器22之無效遞增信號DISINC，而不依起始位址SA之子區塊位址 CAM(6 : 5)與存取位址UA(6 : 5)之比較結果而選擇鄰接之I/O區塊中之 任一者。故，冗餘控制部20可不進行前述I/O遞增之動作即讓置換信號 REDMUX(15)經常性地維持於Η位準，且將I/O區塊1/015的所有輸出置 1233129 換為冗餘陣列RA的輸出。即，冗餘控制部20可不管用以界定置換位址 記憶部24内之第1置換對象領域1〇的子區塊位址(6 : 5)，即將所有領域 全位於磁心陣列内之第2置換對象領域12的輸出置換為冗餘陣列狀的 輸出。 於第7圖中，不管是子區塊(〇，1)内以黑色圓圈表示之晶胞(例， 或是子區塊(1，〇)内以三角形表示之晶胞(例2)，都不會進行I/O遞增，而 可將I/O區塊1/015之輸出置換為冗餘陣列RA之輸出。 第8圖係第7圖所示之不良晶胞例中，冗餘控制部之動作的真值表 (truth table)。I/O位址檢測器22險測出不良晶胞位於磁心陣列之端部且 以起始位址SA界定之第1置換對象領域1〇超出磁心陣列時，即讓無效 遞增信號DISINC為Η位準。因此，冗餘控制部20並不會進行起始位址 SA之子區塊位址(6 : 5)與存取位址UA(6 ·· 5)之比較，而將與置換位址 記憶部24内之I/O位址1/015對應之第2置換對象領域12的輸出置換為 冗餘陣列RA之輸出。 第9圖係第1實施態樣中之I/O位址檢測器之邏輯電路圖。I/O位址 檢測器22係檢測以起始位址SA之CAMIO(3 : 0)與CAM(6 : 5)界定之第 1置換對象領域10是否延伸至磁心陣列之外侧。具體而言，NAND閘23 在輸入 I/O 區塊位址 CAMIO(3)(1)(0)且 1/011=1011 或 1/015=1111 時係 L 位準，而NOR閘24在輸入子區塊位址CAM(6)(5)且子位址為 (0，1)(1，0)(1，1)中之任一者時係1^立準，當前述兩閘23、24同時輸出1^立 準時，NOR閘25將輸出Η位準之無效遞增信號DISINC。 1233129 第10圖係第2實施態樣中之半導體記憶體之構成圖。第2實施態樣 中，磁心陣列COA内未圖示之扇區具有15個I/O區塊1/00〜 1/015，且各 I/O區塊具有4個子區塊或頁面(page)0,0〜1，1。且冗餘陣列RA與頁面具 相同大小。因此，用以界定包含不良晶胞兩側之第1置換對象領域10 之起始位址，係由I/O區塊位址CAMIO(3 : 0)、頁面位址CAMPA(3 ·· 0)及頁面内位址CAM(4 : 3)組成。又，頁面位址CAMPA(3 : 0)並不是2 位元而是4位元，且該4位元對應於4個頁面。 又，磁心陣列COA之各頁面係經由Y閘YG而連接於感測放大 器，並以冗餘置換電路MUX而與來自冗餘陣列RA之輸出適宜地進行 置換。該置換控制係依來自冗餘控制部20之64條冗餘置換信號 REDMUX(63 : 0)而進行。即，冗餘置換電路MUX係由磁心陣列c〇A 側64個感測放大器S/A之輸出與冗餘陣列RA側1個感測放大器S/A之輸 出而選擇16個輸出，且輸出於16個輸入輸出緩衝區I/〇bufi(H/0bufi15。 第2實施態樣亦為移動窗方式，即置換對象領域具有不良晶胞兩 側，且依不良晶胞之位置而移動。由於冗餘陣列RA與頁面具相同大 小，因此置換對象領域1〇會跨到鄰接之頁面。第1〇圖之例中，置換對 象領域10即延伸至與I/O區塊1/014鄰接之頁面(〇，1)(1，〇)之兩側。因此， 冗餘控制部20會將置換對象位址記憶部24内之起始位址中的頁面内位 址CAM(4 : 3)與存取位址UA(4 : 3)作一比較，且與第1實施態樣相同 地，選擇鄰接之頁面中之任一者。且冗餘控制部2〇係讓與所選擇之頁 面對應的置換信號REDMUX為Η位準，並將該頁面的輸出置換為冗餘 21 1233129 陣列RA之輸出。即，冗餘控制部20於存取黑色小圓圈時，會遞增頁面 位址CAMPA(3 : 0) 〇 第11圖係第2實施態樣中之半導體記憶體之構成圖。第11圖之例 中，由於不良晶胞X位於I/O區塊1/014之頁面(1，1)的上位位址領域内， 故將該不良晶胞X設定為中心之第1置換對象領域10會跨至鄰接之I/O 區塊1/〇14、1/015兩侧，進而，更跨到鄰接之I/O區塊1/014内之頁面(1，1) 與I/O區塊1/015内之頁面(0,0)雙方。此時，冗餘控制部20係將頁面内位 址CAM(4 : 3)與存取位址UA(4 : 3)作一比較，檢測出正在存取何者之 頁面，進而，再檢測出正在存取何者之I/O區塊。譬如，正在存取圖中 位於黑色小圓圈之晶胞時，冗餘控制部20係將置換位址記憶部24内之 頁面位址CAMPA(3)=(U)遞增為頁面位址CAMPA(0)=(〇,〇)，且將I/O 區塊位址CAMIO(3 : 0)=1/014遞增為CAMIO(3 : 0)=1/015，並讓對應 之冗餘置換信號REDMUX為Η位準。 第12圖係第2實施態樣中之半導體記憶體之構成圖。第12圖係表 示不良晶胞X位於I/O區塊1/015右側之例。此時，以起始位址SA而決 定之第1置換對象領域10中之一部分，係位於磁心陣列COA之外側。 因此，冗餘控制部20並不是將以起始位址SA決定之第1置換對象領域 10之輸出置換為冗餘陣列之輸出，而是將雖包含不良晶胞但全位於磁 心陣列内側之第2置換對象領域12之輸出全置換為冗餘陣列RA之輸 出。 因此，I/O ·頁面位址檢測器22係檢測置記憶於換位址記憶部24 1233129 内之起始位址，並檢測以起始位址規定之第1置換對象領域ι〇是否超出 磁心陣列。若檢測出第1置換對象領域10超出磁心陣列，即生成無效遞 增信號DISINC，並禁止冗餘控制部20之頁面位址及I/O區塊位址之遞 增。由該結果，I/O區塊1/015内之頁面(1，1)的輸出可全置換為冗餘陣列 RA之輸出。 第13圖係第2實施態樣中之I/O·頁面位址檢測器電路之邏輯電路 圖。與第9圖之位址檢測器不同之處，在於頁面位址CAMPA(3)係輸人 於NAND閘26，而頁面内位址CAM(4)(3)輸入於NOR閘27，除此點外， 其餘皆相同。因此，該位址檢測器22>&起始位址為I/O區塊1/011或J/Q15 内之頁面(1，1)内的位址CAM(4 : 3)=(U)時，若檢測出第1置換對象領 域10延伸至磁心陣列之外側，即讓無效遞增信號位準，且 禁止於冗餘控制部20讓I/O區塊與頁面之遞增。 前述實施態樣中，冗餘控制部20會進行起始位址與存取位址之比 較並進行置換對象區塊或頁面之判定，並可依位址檢測器22之無效信 號而不進行該判定。冗餘控制部20亦可内藏有前述位址檢測器並以預 定之邏輯電路構成。該預定邏輯電路可為⑴當以起始位址界定之第1 置換對象領域延伸至與磁心陣列内之區塊或頁面鄰接之區塊或頁面 時，乃依存取位址來判斷置換對象區塊或置換對象頁面，並將對應之 輸出置換為冗餘陣列之輸出；（2)當第換對象領域延伸至磁心陣列 之外側時’將具林^晶胞且位於磁心陣舶之第2置麟象領域之輸 出置換為冗餘陣列之輸出置換。 23 1233129 前述實施態樣係以虛擬位元線構成之快閃記憶體為例而作說 明。惟，若是將不良晶胞兩側之領域作為置換對象領域而加以登錄之 方式’則本實施態樣即不限於快閃記憶體，亦可應用於其他記憶體。 即，本實施態樣中’當置換對象領域延伸至磁心陣列之外側時，可選 擇位於磁心陣列内部之其他置換對象領域，並將 為冗餘陣列。 又，置換位址記憶部中雖記憶有第1置換對象領域之起始位址， 但亦可記憶有第1置換對象領域之結束位址，或亦可記憶有第丨置換對 象領域之中心位址。進而，冗餘陣列之大小不並需一定要與!/0區塊及 子I/O區塊(或頁面)具相同之大小。 將前述實施態樣彙整如下述附記。 (附記1) 一種可對冗餘晶胞陣列正常進行置換之半導體記憶體，包含有： 磁心陣列，係具有多數記憶晶胞者； 冗餘陣列，係可與含有前述磁心陣列内之不良晶胞的置換對象領 域進行置換者； 置換位址記憶體，係用以將含括前述不良晶胞兩側的第i置換對 象領域之位址作為置換對象位址而加以記憶者；及 冗餘控制部，係用以控制前述磁心陣列與冗餘陣列間之置換者； 進而，前述冗餘控制部係，當前述第1置換對象領域全位於磁心 陣列内時，乃依前述置換對象位址而將該第1置換對象領域置換為前述 1233129 冗餘陣列’又，當前述第!置換對象領域中之一部分位於前述磁心陣列 之外側時，即不管前述置換對象位址而將具有前述不良晶胞且位於前 述磁心陣列内侧之第2置換對象領域置換為前述冗餘陣列。 (附言22) 如附記1之可對冗餘晶胞陣列正常進行置換之半導體記憶體，其 中刖述几餘控制部係將進行存取時所供給之存取位址與前述置換對象 位址作一比較’並依該比較結果而將前述第丨置換對象領域置換為冗餘 陣列。 (附記3) 如附§己1之可對冗餘晶胞陣列正常進行置換之半導體記憶體，其 中前述磁心陣列具有多數區塊，且前述置換對象位址具有該區塊位址 與區塊内位址； 又，前述冗餘控制部係，當前述第1置換對象領域延伸至鄰接之 前述區塊時，乃依存取時所供給之存取位址與前述區塊内位址之比較 結果，而將前述鄰接之區塊中的任一者置換為前述冗餘陣列。 (附記4) 如附記1之可對冗餘晶胞陣列正常進行置換之半導體記憶體，其 中前述磁心陣列具有多數區塊，且該等區塊各自具有多數子區塊，又， 前述置換對象位址具有區塊位址、前述子區塊之位址及子區塊内位址； 又，前述冗餘控制部係，當前述第1置換對象領域延伸至鄰接之 前述子區塊時，乃依前述存取位址與前述子區塊内位址之比較結果， 25 1233129 而將前述雜之子n塊巾的任_者置換為祕冗餘陣列。 (附記5) -種可對職晶胞卩物正麵龍換之半導·舰，包含有： 磁心物，係具有乡龍塊，親等區塊具有錄記憶晶胞； 几餘陣列’係可與含有前述磁心陣列内之不良晶胞的置換對象領 域進行置換者； 置換位址記麟，铜轉含括前述不（晶胞兩觸糾置換對 象領域之位址作為置換對象位址而加以記憶者；及 冗餘控制部’係依前述置換對象位址而將前述磁心陣列置換為冗 餘陣列者； 進而’則述几餘控制部係，當前述第丨置換對象領域全位於磁心 陣列内且延伸至鄰接的區塊兩側時，乃依存取位址而選擇前述鄰接之 區塊中的任一者，並將該選擇之區塊置換為前述冗餘陣列； 又，前述冗餘控制部係，當前述第1置換對象領域中之一部分位 於磁心陣列之外側時，乃將具有不良晶胞且位於磁心陣列内側之第2 置換對象領域置換為冗餘陣列。 (附記6) 如附記5之可對冗餘晶胞陣列正常進行置換之半導體記憶體，其 中前述冗餘陣列之大小係與前述區塊之大小相同， 且前述置換對象位址具有用以表示前述第丨置換對象領域之區塊 的區塊位址及區塊内位址， 26 1233129 又’前述冗餘控制部則係藉由進行前述存取位址與前述區塊内位 址之比較而選擇前述鄰接之區塊中的任一者。 (附記7) 如附記5之可對冗餘晶胞陣列正常進行置換之半導體記憶體，其 中前述磁心陣列的各區塊更具有多數之子區塊； 且前述冗餘陣列之大小係與前述子區塊之大小相同， 又，前述置換對象位址具有用以表示前述第1置換對象領域之區 塊的區塊位址、前述子區塊之子區塊位址及子區塊内位址； 又，刖述几餘控制部則係藉由進行前述存取位址與前述子區塊内 位址之比較而選擇鄰接之區塊中的任一者。 如附記7之可對冗餘晶胞陣列正常進行置換之半導體記憶體，者 田 前述第1置換對象領域延伸至鄰接之子區塊時，前述冗餘控制部係依前 述存取位址而選擇該等鄰接之子區塊中的任一者，並將所選擇之子區 塊置換為冗餘陣列。 (附記9) 如附記5之可對纖雜_正麵行韻 中前述多數區塊係設置為分別與輸出端子相對應， 且刖述几餘控制部係，當前述第！置換對象領域全位於磁心陣列 内且延伸至鄰接之區塊兩側時，乃依前述存取位址而將前述鄰接之區 塊中的任-者之輸丨置換為前述冗餘卩車列之輸出， 27 1233129 又，前述冗餘控制部於前述第1置換對象領域中之一部分位於磁 心陣列之外靖，膽祕微麟象俄讀岐縣^陣列之 輸出。 (附記10) 如_之可對冗餘晶胞陣列正常進行置換之半導體記憶體，其 中前述記餘齡具有晶猶晶體，且與該_於共触元線之晶胞 電晶體相連，而該晶麟晶難观儲存電荷之捕捉财。

(附記11) 如附記5之可對冗餘晶胞陣列正常進行置換之半導體記憶體，其 係更具有挾於前述區塊間之引用陣列， 且’驗冗餘控制部係’當前述第1置換對象領域中之一部分位 於磁心陣列外側之前述引用陣列内時，乃將前述第2置換對象領域置換 為冗餘陣列。 (附記12)

如附以之可對冗餘晶胞陣列正常進行置換之半導體記憶體，其 中前述雜縣位址係具有前述第丨置換對象領域之開始位址， 且刚述第1置換對象領_出前述磁芯陣列之最上位位址時，前 述冗餘控制部係將前述第2置換對象領域置換為前述冗餘陣列。 (附記13) 之可對/L餘阳鱗列正常進行置換之半導體記憶體，其 中前述置換職請射娜戰咖敵結束位址， 28 1233129 且“述第1置換對象領域超出前述磁芯陣列之最下位位址時， 前述冗餘控制部係將前述第2置換對象領域置換為前述冗餘陣列。 發明之效果 如上述’本發明所提供之半導體記憶體係可適切地將具不良晶胞 之領域置換為冗餘陣列者。 【圈式簡單說^明】 第1圖係例示半導體記憶體其中一例，即快閃記憶體之習知冗餘 構成圖。 第2圖係例示本發明實施態樣中之置換對象領域與冗餘晶胞陣列 之置換原理圖。 第3圖係例示本發明實施態樣中之置換對象領域與冗餘晶胞陣列 之置換原理圖。 第4圖係本發明實施態樣中之置換對象領域與冗餘晶胞陣列之置 換原理圖。 第5圖係第1實施態樣中之半導體記憶體之構成圖。 第6圖係例示冗餘控制部之動作邏輯值表之圖。 第7圖係第1實施態樣中之半導體記憶體之構成圖。 第8圖係例示冗餘控制部之動作邏輯值表之圖 第9圖係第1實施態樣中之I/O位址檢測器之邏輯電路圖。 第10圖係第2實施態樣中之半導體記憶體之構成圖。 第11圖係第2實施態樣中之半導體記憶體之構成圖。 29 1233129 第12圖係第2實施態樣中之半導體記憶體之構成圖。 第13圖係第2實施態樣中之I/O ·頁碼位址檢測器之邏輯電路圖。 【圓式之主要元件代表符號表】 10…置換對象領域 I/Qn、I/On+1、I/On+2…I/O區塊 12…第2置換對象領域 Sub-IO-(HSub-IO-3...子區塊 20···冗餘控制部 I/O-Buf. · ·輸入輸出緩衝區 23".NAND 閘 MC...記憶晶胞 24…置換位址記憶部、n〇r閘 MCO... s己憶晶胞 25· "NOR 閘 MUX···冗餘置換電路 A...位址 MUX-n、MUX-n+1 …多工器 A6A5...位址 RA…冗餘(晶胞)陣列 ADD-Buf. · ·位址緩衝器 Re£\…引用（晶胞）陣列 UA·.·存取位址 REDMUX···(冗餘)置換信號 LA…結束位址 SA…起始位址 BL...位元線 S/A-n、S/Α-η+Ι…感測放大器 CAM...位址 X...不良晶胞

CAMIO…位址 CAMPA…頁面位址 COA...磁心陣列 DISINC…無效遞增信號 1/00-15...I/O 區塊 XDEC…X解碼器 YDEC…Y解碼器 YDECR…Y解碼器 YG…Y閘

Ygate-n、Ygate-n+1 …Y 閘 30 1233129 WL...字元線 22... I/O位址檢測器

Claims (1)

1233129 拾、申請專利範圍： 1. 一種可對冗餘晶胞陣列正常進行置換之半導體記憶 體，包含有： 磁心陣列，係具有多數記憶晶胞者； 5 冗餘陣列，係可與含有前述磁心陣列内之不良晶 胞的置換對象領域進行置換者； 置換位址記憶體，係用以將含括前述不良晶胞兩 側的第1置換對象領域之位址作為置換對象位址而加 以記憶者；及 [〇 冗餘控制部，係用以控制前述磁心陣列與冗餘陣 列間之置換者； 進而’前述冗餘控制部係，當前述第1置換對象領 域全位於磁心陣列内時，乃依前述置換對象位址而將 15

該第1置換對象領域置換為前述冗餘陣列，X，當前述 第1置換對象領域中之-部分位於前述磁心陣列之外

侧時’即不讀述置換縣位址而將具有前述不良晶 胞且位於别述磁心陣列内侧之第2置換對象領域置換 為前述冗餘陣列。 20 2· 置換:半::圍第1項之可對冗餘晶胞陣列正常進行 存取時所供仏3體’其中前述冗餘控制部係將進行 較，並依該位址財述置換縣位址作一比 冗餘_。。果而將前述第1 置換對象領域置換為 3·如申請專利範圍第 32 1 項之可對冗餘晶胞陣列正常進行 1233129 址 位 4. 10 又，前述冗餘控制部係，卷‘ 延伸至鄰接之前述區塊時，乃;:取時=象領域 位址與珂述區塊内位址之比較結果， 區塊中的任—者置換為前述冗餘陣列 如申請專職圍第1項之可對冗餘晶胞陣列正常進行 置換之半導體記憶體，其中前述磁心陣列具有多數區 塊’且該等區塊各自具有多數子區塊，又，前述置換 對象位址具有區塊他1述子區狀位址及子區塊 之存取 而將前述鄰接之 内位址 又，前述冗餘控制部係，當前述第1置換對象領域 _讀狀前料區_，乃依前述麵位址與前 15 料區塊内位址之比較結果，而將前述鄰接之子區塊 中的任一者置換為前述冗餘陣列。 5. -種可對冗餘晶胞陣列正常進行置換之半導體記憶 體，包含有： 磁心陣列，係具有多數區塊，而該等區塊具有多 2〇 數記憶晶胞； 冗餘陣列，係可與含有前述磁心陣列内之不良晶 胞的置換對象領域進行置換者； 置換位址記憶體，係用以將含括前述不良晶胞兩 側的第1置換對象領域之位址作為置換對象位址而加 33 1233129 10 6· 15 以記憶者；及 冗餘控制部，係依前述置換對象位址而將前述磁 心陣列置換為冗餘陣列者； ⑴迷磁 進而，前述冗餘控制部係，前 域全位—延伸至鄰接的：:::象: 依存取位址而選擇則述鄰接之區塊中的任一者、 該選擇之區塊置換為前述冗餘陣列； ，並將 又，前述冗餘控制部係，當前述第1置換對象心 中之-部分位於磁心陣列之外側時，乃將具有不^ 胞且位於磁4助側之第2置換對象領 二 餘陣列。 、馬几 如申請專利範圍第5項之可對冗餘晶胞㈣正常> 置換之半導體記憶體’其中前述冗餘陣列之大小係= 前述區塊之大小相同， 〃 且前述置換對象位址具有用以表示前述扪置換 對象領域之區塊的區塊位址及區塊内位址， 、 又’前述冗餘控制部則係藉由進行前述存取位址 與前述區塊㈣址之比較而選擇前述_之區塊中的 "—者。 20 任如 申請專利範圍第5項之可對冗餘晶胞陣列正常進> 置換之半導敎㈣，其帽相心_的各區塊Ζ 具有多數之子區塊； 且前述冗⑽列之大小係與前述子區塊之大小相 34 1233129 又，前述置換對象位址具有用以表示前述第ι置換 對象領域之區塊的區塊位址、前述子區塊之子區坡位 址及子區塊内位址； 又，則述冗餘控制部則係藉由進行前述存取位址 與前述子區塊内位址之比較而選擇鄰接之區塊中的任 一者。 8.如申請專利範圍第7項之可對冗餘晶胞陣列正常如_ 置換之半導體記憶體，當前述第！置換對象領域延伸: 鄰接之子區_，前述冗餘控制部係 而選擇該等鄰接之子區塊中的任-者，並將所 子區塊置換為冗餘陣列。 9· 如申請專利範圍第5項之可對冗餘晶胞陣列正常進行 置換之半導體記憶體，其中前述多數區塊係設置為分 別與輸出端子相對應， 15 20 且前述冗餘控制部係，當前述第1換對象領域全 位於磁心陣列内且延伸至鄰接之區塊兩側時，乃依於 述存取位址而將前述鄰接之區塊中的任—者之= 換為前述冗餘陣列之輸出， 1 又，前述冗餘控制部於前述第1置換對象領域中之 -部分位於磁心_之外側時，乃將前述第2置換 領域之輸出置換為冗餘陣列之輸出。 10.如申請專利範圍第5項之可對冗餘晶胞陣列正常 置換之半導體域體，其錢具有挾於前述 Z 引用陣列， 1之 35 1233129 且，前述冗餘控制部係，當前述第1置換對象領域 中之一部分位於磁心陣列外側之前述引用陣列内時， 乃將前述第2置換對象領域置換為冗餘陣列。

36