TWI231954B - Method and structure of protecting alignment marks - Google Patents
Method and structure of protecting alignment marks Download PDFInfo
- Publication number
- TWI231954B TWI231954B TW092136515A TW92136515A TWI231954B TW I231954 B TWI231954 B TW I231954B TW 092136515 A TW092136515 A TW 092136515A TW 92136515 A TW92136515 A TW 92136515A TW I231954 B TWI231954 B TW I231954B
- Authority
- TW
- Taiwan
- Prior art keywords
- patent application
- scope
- item
- alignment mark
- protection
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000001681 protective effect Effects 0.000 claims abstract description 12
- 239000011241 protective layer Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract 2
- 239000010410 layer Substances 0.000 claims description 70
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000004575 stone Substances 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 101100290380 Caenorhabditis elegans cel-1 gene Proteins 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
1231954 五、發明說明（1) 【發明所屬之技術領域^ 準記號的方法^構種半導體製程，特別有關一種保護對 【先前技術】 在半導體積體電路繫A中 微影製程係用以將圖案轉 .了衣程，一重要製程。 植製程前，形成所需^ ,、，或是於進行離子佈 電路製造過罩f!。一般而言’在半導體積體 程步驟中，圖案之：準y的微影製程，然而在微影製 當於曰圓上制^ 丁 ·丰（a lgnment)係一關鍵性步驟。 先前的Η荦值同層的圖案時，晶圓必須精確地對準於 = = ，對準標記（al一…k，am) 你便用於Μ轭曝光程序前之對準作業。 中，1== = Γ蔣在一分離式閉極快閃記憶體之製程 ιοί在A =沉積氧化矽層研磨之前，其對準標記 形成有一閘極氧化矽層102，-多晶 石夕層1 0 4位於閘極氣化石々爲】Λ。^ ’ 曰石々心“ 2上，一氮化石夕層106位於多 曰曰夕層104上，及一氧化石夕層1〇8位於氮化 ^對氧=層進行-氧切回㈣_(QxideRevei；e :C丄:' 、，以移除Ce11區域位於閘極上之部*氧化石夕 :，減>、cell區域上氧化矽層的化學機械研磨的負載 oading)，不致發生過度研磨（〇ver ，或是殘留 的現象（未繪示於圖中），在此0DR蝕刻中位於對準標記L 的氧化碎層108因為沒有光罩遮蔽，其造成對準記號溝槽 内1 〇5及其周圍區域1〇3上的氧化矽層1〇8全面性的蝕刻， 0516-A40022twf(nl)；9i〇26;WAYNE.ptd $ 5頁 五、發明說明（2)
對準標記號1〇1上的氧化矽層108厚度不足，如第〗B f接下來的步驟，對氧化矽層1〇8進行化學機械研 磨，其理想狀況，如第1C圖所示，為移除第ΐβ圖之氧 層108及部份氮化石夕層1〇6後，其多晶矽層1〇4在兩邊角上夕 仍具有相等的厚度，易言之，叾多晶石夕層1〇4是均勾的。 請參照第1B圖，若是因製程變動影響或是製程之均勻性， 造成對準記號周圍區域1 〇3的氧化矽層1〇8厚度不足，導致 該區域103上的氮化矽層106在化學機械研磨時CMp被研磨 消耗殆盡，進而研磨到氮化矽層1〇6下方的多晶矽層1〇4， 造成多晶矽層1 0 4的磨損，及厚度不均’如第丨D圖所示。 也因此在後續的黃光對準製程，曝光機在對準其邊角 107、109時，容易因多晶矽層1〇4的厚度不均，造成光折 射的誤差，也因此造成對準的誤差。 在動態隨機記憶體DRAM的製程，亦會發生相同之情 形，亦即其在對回蝕刻（〇DR etching)的氧化矽層進行化 學機械研磨時，因為其對準記號1〇1上的氮化矽層1〇6被磨 耗殆盡，無法在後續的濕蝕刻製程保護多晶矽層1〇4，因 此造成對準記號1 〇 1的損傷，影響後續留成的黃光對準。 【發明内容】 有鑑於此，為了解決上述問題，本發明之目的在於提 供一種保護對準記號的方法和結構，其藉由形成保護圖案 於對準記號相鄰的半導體基板上，以防止後續的化學機械 研磨製程’或是濕蝕刻製程造成其對準記號或其上膜層的 1231954 五、發明說明（3) 破損’影響後續的黃光對準製程。 為達成上述目的，本發明提供一種 法，包括下列步驟：提供一包括複數個對準』方 其中對準記號包括複數個溝槽。沉積一保護声二装土板， 形化保護層以形成複數個保護圖荦於板㈢；土板及圖 記號防止在後續的化學機械研磨製程ϊ ΐ準護對準 =成上述目的，本發明提供—種 構，包括：一包括複數個對準記號的基板，=的= 包括複數個溝槽，及複數個保護圖案位於溝槽 ;準:::護對準記號防止在後續的化學機械研磨製^ 【實施方式】 :參閱第2A至2C圖’第2A圖係顯示本發明對準記號之 =方m其顯示本發明一較佳實施例保護對準 / \ Γ 在分離式閘極快閃記憶體（split gate flash)製程剖面圖，且第2β圖是第2a圖沿2Β_2β，之剖面 圖^對準記號201位於基板200的表面，且基板2〇〇係為 ::導體基板。在本發明的敘述中，"基板"一詞係包括半 導體晶圓上已形成的元件與覆蓋在晶圓上的各種塗層；" 基板上一詞係包括半導體晶圓的所露出的最上層，例如 矽晶圓表面、絕緣層、金屬導線等。 對準圮號2 0 1包括複數個溝槽2 〇 4，在此較佳實施例 中’其溝槽為深度1 000~ 200 0埃，寬度6~1〇 的溝槽，係 在半導體基板200蝕刻形成以做為曝光機台的對準記號。
1231954 五、發明說明（4) 閃記Ϊ2Β f所示，由於本實施例係應用在分離式閉極快 層202〜一’々其在對準標記20 4上依序形成有一閘極氧化矽 :声2(1^一多晶矽層2〇6位於閘極氧化矽層202上，一氮化 2(1?曰夕立於多晶矽層20 6上。此部分之閘極氧化矽層 点門托夕/曰矽層2 06及氮化矽層20 8係在晶胞（cel 1)區域形 成▼極、、、σ構時（未於圖中顯示）同時形成的。 ^者，進行本發明之關鍵步驟，形成一保護層2 1 1位 或5藥：層2〇8上、，其保護層211較佳是二氧化矽、氮化矽 ^ 矽所組成，且其較佳的保護層厚度為0 · 0 1 V m〜i 0 V m 〇 Μ出丄υ 其後請同時參照第2C及第_ ，第2C圖係為第2£圖沿 化俘1:9剖面圖。經由習知之曝光、顯影及蝕刻技術圖形 200 /Λ 形成一保護圖案212於溝槽204周圍的基板 m 在此較佳實施例中其保護圖案212為在對準 兄號2〇1之溝槽2 04周圍且係為長為〇 〇i i〇^m，寬為旱 y· ^〜10 VD1 ’間隔為0. 01〜10 之矩形圖案，且和溝槽 2〇2相距0.01〜10^m，其更佳之保護圖案212為邊 之矩形圖案，其矩形圖案212之邊長愈小，排列愈密，且 距離溝槽204愈近其保護對準記號2〇1的效果愈佳且 =1愈可被移除’其邊長的大小則取決於曝光顯影製 私的極限。 另外，如第3 ，，，·， ％ 间本厶 1 乙 /力、口j lv a, /fc -i 距離對準記號m中心點半徑為1Q心1QGMm的圓形區 302内。此外，如第4圖所示，盆伴缚阊安 八保邊圖案402亦可以為在
1231954 五、發明說明（5) ^ ' —-- 说之溝槽20 4兩側’平行於溝槽2〇4延伸方向的長條 氣& μ Ϊ 圖所示，其後之化學機械研磨製程（CMP)研磨 佟p /二〇 8時，理想狀況為完全移除氧化矽層2 1 2而研磨 二夕抝ί化矽層2〇 8。然、❿，若是因製程變動影響或是製 性不佳，造成對準記號周圍區域205的氧化矽層 偷^不足，則因為本實施例之保護圖案212具有研磨缓 2的作用，該區域2〇5上的氮化石夕層2〇8在化學機械研磨 古^夕’曰不致被研磨消耗殆盡，進而研磨到氮化矽層2〇8下 、古夕日日矽層2 〇 6，造成多晶矽層2 〇 6的磨損。也因此，可 二笵習知技藝的缺點’不致磨損其下之多晶矽層20 6， 如第2D圖所示。 【發明結構] 請同時參照第2C及第2Ε圖，第2C圖係為第2Ε圖沿 2C = C之剖面圖。一對準記號2〇1位於基板2〇〇 =〇〇=:半㈣基板且其對準記細包括複數個“ 在車乂佳貫施例中，其溝槽為深度J 〇 〇 〇〜2 〇 〇 〇埃， ί6機7::+的溝槽α ’係在半導體基板20 0蝕刻形成以做為曝 ° 、準圯號。其在對準記號之溝槽2 0 4上依序形成 =一閘極氧化矽層2〇2，一多晶矽層2〇6位於閘極氧化矽 202上，及一氮化矽層20 8位於多晶矽層2〇6上。 曰 複數個保護圖案212位於溝槽20 4周圍的基板的膜居 上、。在此較佳實施例中其保護圖案212為形成在對準記曰 之溝槽204周圍且係為長為〇· 〇1〜1〇 ^，寬為〇· 〇ι〜ι〇°广
Hi 0516-A40022twf(nl);91026;WAYNE.ptd 第9頁 1231954 五、發明說明（6) m，間隔為〇 〇· 〇卜1〇 案，其矩形 愈近其保護 可被移除的 的極限。因 準記號相鄰 機械研磨製 膜層的破損 【本發明之 本發明 構’其藉由 其膜層上， 製程造成其 對準製程。 (Π〜1 0 // m之矩形圖案，且和溝槽2 〇 4相距 ’其更佳之保護圖案212為邊長更小之矩形圖 圖案之邊長愈小，排列愈密，且距離溝槽2 〇 4 對準記號2 0 1的效果愈佳，及保護圖案2 1 2命是 ’其矩形之邊長的大小則取決於曝光顯影製2 此，本發明之結構，係為複數個保護圖案於 的半導體基板或其膜層上，可防止後續的化段 程，或是濕蝕刻製程，造成其對準記號或复: ’影響後續的黃光對準製程。 ^ 特徵和優點】 =徵在於提供-種保護對準記號的方法和沾 ‘ C護圖案於對準記號相鄰的半導體基板： 後續的化學機械研磨製程，或是濕蝕列 對準記號或其上膜層的破損，影響後續的黃二 =本發明已以較佳實施例 限疋本發明，舉例 ,πρ 其並非用 快閃記憶體，動離:應用不限於分離式間 神和範圍内，技藝者’在不脫離本發明ΐ ^ η 田可作些許之更動盥捫忽：^ 護範圍當視後附之中& ==，因此本發明之 曱明專利範圍所界定者為準。
1231954
第1 A圖至第1 D圖係顯示習知分離武閘極快閃記憶體制 权與動態S己憶體在對準記號之製程别面圖。 ' 第2 A圖係顯示本發明對準記號之爭面圖。 第2 B至2 D圖係顯示本發明實施例形成保護圖案方法之 製程剖面圖。 ' 第2 E圖係顯示本發明實施例形成有保護圖案之對準記 號的平面圖。 第3圖係顯示本發明另一實施例形成有保護圖案之對 準記號的平面圖。 第4圖係顯示本發明又另一實施例形成有保護圖案之 對準記號的平面圖。 【符號說明】 習知技術 基板〜1 0 0 ; 對準記號〜1 0 1 ; 閘極氧化矽層〜1 〇 2 ; 對準記號溝槽〜1 〇 5 ; 多晶矽層〜1 0 4 ; 氮化矽層〜1 〇 6 ; 氧化矽層〜1 0 8。 本發明技術： 基板〜20 0 ;
0516-A40022twf(nl);91026;WAYNE.ptd 第11 f 1231954 圖式簡單說明 對準記號〜2 0 1 ; 閘極氧化矽層〜2 0 2 ; 對準記號溝槽〜204 ; 對準記號周圍區域2 0 5 ; 多晶矽層〜2 0 6 ; 氮化矽層〜2 0 8 ; 保護層〜2 11 ; 保護圖案〜2 1 2 ; 圓形區域〜3 0 2 ; 長條形保護圖案〜40 2。
0516-A40022twf(nl);91026;WAYNE.ptd 第12頁
Claims (1)
1231954 六、申請專利範圍 1提；種記號的方法，包括下列步驟: 數個溝槽，’ 號的基板’其中該對準記號包括複 沉積一保護層於該基板上；及 圖形化該保護層以形成一保護圓 基板上。 ' °哀上溝槽兩側的 2 ·如申凊專利範圍第1項所述 法，其中該基板為-半導體基板。之保4對準記號的方 3. 如中言奢專利範圍第】項所述之保 法，更包括一研磨該基板之步驟，其 ^準兄唬的方 一研磨缓衝層。 Μ保遵圖案係作為 法 4. 如申請專利範圍第丨項所述之保 其中該些保護圖案係形成在以每一對畢己號的方 半徑為10以〇1〜1 0 00 /^的圓形區域内。于準圮號為中心， 法 5. 如申請專利範圍第〗項所 其中該保護圖案為矩形。 保6蔓對準記號的方 法 6. 如申請專利範圍第5項所述之保 其中該矩形的短邊長為〇 . 〇 '、°f對準記號的方 法 7. 如申請專利範圍第5項所m〜 'm。 其中該矩形的間距為〇 〇丨K '、5蔓對準記號的方 8. 如申請專利範圍第1項所Ο/二 其中該些保護圖案為平行於該此^對準記號的方 Λ二對準圮號的長條形結 9. 如申請專利範圍第 °曼對準記號的方 第13胃 0516-A40022twf(nl);91026;WAYNE.ptd 1231954 申請專利範圍 法八中°亥些保護圖案為氮化碎成一氧化碎所組成。 I 〇 ·如申請專利範圍第1項所述之保護對準記號的方 法’其中該些保護圖案和該基板間更夾有一矽層。 II ·如申請專利範圍第1 〇項所述之保護對準記號的方 法’其中該些保護圖案和該矽層間更夾有一氮化矽層。 1 2 · 一種保護對準記號的結構，其包括·· 一具有對準記號的基板，其中該對準記號包括複數個 溝槽；及 一保護圖案位於該些溝槽兩側的基板上。
1 3 ·如申請專利範圍第1 2項所述之保護對準記號的結 構’其中該基板為一半導體基板。 14·如申請專利範圍第丨2項所述之保護對準記號的方 法，更包括一研磨該基板之步驟，其中該保護圖案係作為 一研磨緩衝層。 1 5 ·如申請專利範圍第1 2項所述之保護對準記號的結 構，其中該些保護圖案係形成在以該對準記號為中心，半 徑為10 //m〜1000 //m的圓形區域内。 1 6 ·如申請專利範圍第1 2項所述之保護對準記號的結 構’其中該保護圖案為矩形。
1 7 ·如申請專利範圍第丨6項所述之保護對準記號的結 構，其中該矩形的短邊長為0.01 //m〜l〇/zm。 1 8 ·如申請專利範圍第1 6項所述之保護對準記號的結 構，其中該矩形的間距為〇· 〇1 # 0 Am。 1 9 ·如申請專利範圍第丨2項所述之保護對準記號的結
1231954 六、申請專利範圍 構，其中忒些保護圖案為平行於該些對 構。 苑的長條形結 20 ·如申請專利範圍第1 2項所述之保護對車 其中該些保護圖案為氮化矽或二氧化矽所。〜的結 21.如申請專利範圍第1 2項所述之保護對準。 其中該些保護圖案和該基板間更夹有—石 /層^的結 22 ·如申請專利範圍第2丨項所述之保護對準 其中泫些保護圖案和該矽層間更夾有一氮化矽%、。" 2 3 · —種保護對準記號的方法，包括下列步驟： 提供一包括複數個對準記號的基板，其中該些對準記 號包括複數個溝槽，且一閘極氧化矽層位於該些對準記號 上，一多晶矽層位於該閘極氧化矽層上，一氮化矽層位= 該多晶石夕層上及一保護層位於該氮化矽層上； 、 圖形化該保護層以形成一保護圖案於該些溝槽兩側之 氧化矽層上；及 研磨該基板，其中該保護圖案係作為一研磨緩衝層。 24 ·如申請專利範圍第2 3項所述之保護對準記號的方 其中該基板為一半導體基板。 25·如申請專利範圍第23項所述之保護對準記號的方 其中該些保護圖案係形成在以每一對準記號為中心， 半徑為10 //m〜1000 的圓形區城内。 2 6 ·如申請專利範圍第2 3項所述之保護對準記號的方 法，其中該保護圖案為矩形。 2 7 ·如申請專利範圍第2 6項所述之保護對準記號的方 構 構 構 法 法 05\6^40022twf(nlV,91026;^YNB.ptd 第15裒 1231954 六、申請專利範圍 法，其中該矩形的短邊長為0.01 //m〜10/zm。 28 .如申請專利範圍第2 6項所述之保護對準記號的方 法，其中該矩形的間距為0. 0 1 # m〜1 0 # m。 2 9 .如申請專利範圍第2 3項所述之保護對準記號的方 法，其中該些保護圖案為平行於該些對準記號的長條形結 構。 3 0 .如申請專利範圍第2 3項所述之保護對準記號的方 法，其中該些保護層為氮化矽或二氧化矽所組成。
0516-A40022twf(nl);91026;WAYNE.ptd 第16頁
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW092136515A TWI231954B (en) | 2003-12-23 | 2003-12-23 | Method and structure of protecting alignment marks |
| US10/865,746 US20050133940A1 (en) | 2003-12-23 | 2004-06-14 | Method and structure for protecting an alignment mark |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW092136515A TWI231954B (en) | 2003-12-23 | 2003-12-23 | Method and structure of protecting alignment marks |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI231954B true TWI231954B (en) | 2005-05-01 |
| TW200522151A TW200522151A (en) | 2005-07-01 |
Family
ID=34676169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092136515A TWI231954B (en) | 2003-12-23 | 2003-12-23 | Method and structure of protecting alignment marks |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050133940A1 (zh) |
| TW (1) | TWI231954B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060138681A1 (en) * | 2004-12-27 | 2006-06-29 | Asml Netherlands B.V. | Substrate and lithography process using the same |
| KR100850144B1 (ko) * | 2006-08-31 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 얼라인먼트 마크 보호 방법 |
| JP4378387B2 (ja) * | 2007-02-27 | 2009-12-02 | Ｏｋｉセミコンダクタ株式会社 | 半導体パッケージ及びその製造方法 |
| CN100449686C (zh) * | 2007-08-31 | 2009-01-07 | 江苏宏微科技有限公司 | 功率半导体分立器件第一层光刻对位标记的制作方法 |
| US20120132984A1 (en) * | 2010-09-09 | 2012-05-31 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same as well as semiconductor memory and method of manufacturing the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5885861A (en) * | 1997-05-30 | 1999-03-23 | Advanced Micro Devices, Inc. | Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor |
| US6248637B1 (en) * | 1999-09-24 | 2001-06-19 | Advanced Micro Devices, Inc. | Process for manufacturing MOS Transistors having elevated source and drain regions |
| US6740557B1 (en) * | 2001-07-02 | 2004-05-25 | Taiwan Semiconductor Manufacturing Company | Spacer like floating gate formation |
| US6720223B2 (en) * | 2002-04-30 | 2004-04-13 | Hewlett-Packard Development Company, L.P. | Power |
| US6803291B1 (en) * | 2003-03-20 | 2004-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd | Method to preserve alignment mark optical integrity |
-
2003
- 2003-12-23 TW TW092136515A patent/TWI231954B/zh not_active IP Right Cessation
-
2004
- 2004-06-14 US US10/865,746 patent/US20050133940A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20050133940A1 (en) | 2005-06-23 |
| TW200522151A (en) | 2005-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100879499B1 (ko) | 피치 멀티플리케이션을 이용한 집적회로 제조방법 | |
| US20060258098A1 (en) | Method of fabricating semiconductor device | |
| US7037784B1 (en) | Method of forming floating gate electrode of flash memory device | |
| KR20090090622A (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP2016033968A (ja) | 半導体装置の製造方法 | |
| TW201919205A (zh) | 半導體結構及其製造方法 | |
| US10410886B2 (en) | Methods of fabricating a semiconductor device | |
| TWI231954B (en) | Method and structure of protecting alignment marks | |
| TW201025514A (en) | Method for fabricating flash memory device | |
| KR100632653B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| US7485543B2 (en) | Method for manufacturing semiconductor device with overlay vernier | |
| KR101138843B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| TW200903654A (en) | Method of forming a gate oxide layer | |
| TW201036111A (en) | Method for fabricating nonvolatile memory device | |
| KR101128915B1 (ko) | 반도체 소자의 형성방법 | |
| TW201444049A (zh) | 疊對標記及其製造方法 | |
| KR101120170B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20100002674A (ko) | 반도체 소자의 형성 방법 | |
| KR20080002487A (ko) | 반도체 소자의 랜딩 플러그 형성방법 | |
| JP3468462B2 (ja) | 半導体素子製造方法 | |
| TW565883B (en) | Method for forming a semiconductor gate | |
| KR20100030016A (ko) | 반도체 소자의 제조방법 | |
| KR20090070965A (ko) | 반도체 소자의 제조방법 | |
| KR100866701B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20120096697A (ko) | 반도체 장치의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |