TWI229276B - Protocol method of reusable hardware IP - Google Patents

Description

1229276 玖、發明說明： 【發明所屬之技術領域】 —本發明係關於一種系統單晶4 (soc)設計所使用之協 定方法’尤指-種適用於系統單晶片設計中可重覆使用硬體 5 IP之協定方法。 【先前技術】 系統單晶片（SOC)之設計已成為目前電路設計所使用 之重要方法，其係將數個功能相關之電路區塊整合於一顆晶 片中以達到特疋之功能。以電腦領域之單晶片微處理器為 例，其内部電路係整合中央處理器（CPU)、系統晶片組Uhip set)以及圖晶片（抑师"叫）之電路區塊，使單晶片 ，處理杰同時具有上述三者之功能。使用系統單晶片之設 十不仁可11牛低晶片之製造成本，亦可使電路之面積降低， 15達到|工巧、小型化之優點。其中，每—電路區塊係由數個不 ，功犯之電路;^組所組合而成，其中，電路模組可為：計數 裔、加法器、乘法器或編碼器以及解碼器等等，這些硬體模 稱之為硬體1P(智慧財產，Intelligent P—my)。系統 單曰曰片之,又#乃依這些硬體1?來、组合成所需之電路區塊，最 20後再整合於一顆晶片中，完成系統單晶片設計之目的。 然而，系統單晶片仍存有部份問題，其中以不同硬體IP 之間的時脈控制問題最為顯著。時脈信號係用以控制系統晶 片中每：硬體1P之運作速度，當時脈信號傳送至系統晶片之 各電路區塊時，電路區塊上所有硬體係依照同一頻率運 Ϊ229276 於每硬體1?之工作頻率不同，如要將數個硬體IP整 田二$時脈來運作’這將導致時脈信號必需遷就時脈 取$之硬體IP ’才能避免造成信號之錯誤。如此—來，這卻 造成系統效能之降低，無法達到原本單W設計之目的。 【發明内容】 本^狀主要目的係在提供-種系統單晶>1設計所使 用之協定方&，俾能達到以軟體函式來描述硬體行為。 10 15 田月之另一目的係在提供一種系統單晶片設計所使 之疋方法，俾能重覆使用硬體Ιρ之協定方法。 用夕2明之另一目的係在提供一種系統單晶片設計所使 疋方法，俾能使用於同步或非同步之電路設計。 m〜二達成上述目的’本發明揭露—種可重覆使用硬體1ρ之 爽t f法制於系統單晶片設計，以達到使用軟體函式 末“述硬體架構之動作， 乍匕括下列步驟··（A)判斷是否需 以㈣ 成立則執行步驟（B)，否職行步驟（C)， ,1、一：硬體杈組之判斷是否需要參數之步驟；⑻輸入至 驟·，式參數’以對應硬體模組之輸入至少一參數資料之步 # ·呼W體函式’以對應至硬體模組之致能要求信 :二驟’（D )等待軟體函式之傳回值，以對應至硬體模 、、且之等待確認信號之步 、 哪，（E )傳回权體函式之傳回值， ;=硬體模組之輪出結果資料之步驟；以及⑺結束 1 人體函式，以對應至硬體模組之硬體重置步驟。 20 1229276 最後’再將軟體函式經適當轉換後可產生硬體描述語 言’硬體描述語言經適當轉換後可產生硬體IP。而系統單晶 片設計係使用至少一硬體模組，其中，硬體模組之動作係為 非同步。由於本發明之軟體函式可用以描述硬體之行為，亦 5可重覆啤叫’又能適用於同步及非同步之電路設計，故能達 到本發明之目的。 【實施方式】 15 圖1係本發明可重覆使用„>之協定方法的軟體流程 10圖，藉由軟體函式之内容來描述硬體IP之行為，並由軟體函 式之呼叫來對應至硬體1?之執行，其對應之硬體㈣行之步 驟如圖2所示，硬體时際之動作如圖3所示，圖i、圖2鱼圖 3係相互對應並互為參考。其中’如圖丨所示，本發明可重覆 使用硬體IP協定的軟體函式之呼叫模式包括下列步驟： ，步驟S1G，判斷軟體函式是否需要參數，如果成立 :Γ=Γ輸入適當之函式參數’否則執行步㈣4。軟體 下列之累加函式（1)為例，但不以此為限。 2〇

Public static int sumTo(int CNT) -d) int SUM = 〇 ； for(int i =1 ; i <= CNT ; i ++) 25 SUM += i ; 1229276

return SUM 10 15 20 當呼叫函式（1)之前，需先設定好函式參數並輸入 例如設定函式參數CNT之值為5。 眾所皆知地，硬體汴於開始運作之時，皆會執行步驟 S30 :硬體初始化，以便執行後續之動作。其中，步驟s3〇 之硬體動作如圖3之CLR上升緣50所示，即將清除（CLr) 信號設定成高準位，以除去硬體ip内暫存之資料。 軟體函式之步驟S10係對應至硬體IP之步驟s32:判斷是 否需要參數，如果硬體IP之執行係配合參數，則執行步驟 S3C輸人參數資料，以對應軟體函式之步驟si2之輸入函式 ，數^則，執行步驟S36 :致能要求信號，以對應軟體函 式之步驟S14之啤叫軟體函式。其中，步驟咖之硬體動作如 圖3之參數資料上升緣52所示，即外部電 ip之電路）對硬體IP輸入參數資 至硬體 之值：5。而外部電路除了可於上相子中之CNT 1 除了可輸入參數資料至硬體IP外，t 可接收硬體IP所輸出結果資料。 諸外亦 步驟S14，呼叫軟體函式。 輸入函式⑴參數後，即能執行函:(= 之執行内容為下面部份： （）之釦序，其中步驟S14 之 25 int SUM == 〇 . <=CNT；i++) 1229276 SUM += i · 其中’步驟S14對應至圖2之步驟S36 :致能要求（REQ) 5彳°號由外邛電路輸入高準位（high )之REQ信號至硬體IP， 則硬體IP依據内部電路之功能設定以及輸入之參數，開始執 行内部電路之運作（即對應至步驟S14所執行之運算），並 產生適备之回應（即輸出運算結果）。步驟S36之硬體動作 如圖3之REQ上升緣54所示，外部電路將REQ信號設定成高 10準位’此時硬體IP之内部電路開始進行運作。 ^驟816，專待軟體函式傳回值。就函式（！）而言，有了 函式（1)參數（於步驟812)，函式（1)又已執行完畢（於步驟 S16)，函式（1)應傳回函式（1)之結果值（或傳回值）。

其中，步驟S16對應至圖2之步驟S38 ··等待確認（ACK) 15信號。當硬體IP執行適當之運作後，產生結果值，並準備輸 出結果值至外部電路，由於無法確定外部電路是否已準備接 收結果值，所以硬體IP等待ACK信號。當外部電路將ack信 號设定成高準位時，則表示外部電路已完成接收結果值之準 備，則硬體ip準備輸出結果值至外部電路。步驟S38之硬體 20動作如圖3之ACK信號上升緣56所示，其中，外部電路將ACK 信號由低準位提升至高準位，則硬體”準備將計算得知之結 果值輸出至外部電路。 步驟S18，傳回軟體函式傳回值。函式（1)完成運算後， 於步驟S18時，傳回函式（1)之傳回值。由於CNT參數:定為 25 5，經函式（1)之運算後，傳回SUM參數之值15。其中，步驟 1229276 S靖應至圖2之步驟S40:輸出結果資料。當_信號以及 ACK信號皆設定為高準位時，硬體1?將運算之结果值輸出至 外部電路’即輸出結果資料15。㈣S4G之硬體D動作如圖3 之結果資料上升緣58所示，將結果資料丨5輸出之。 5 步驟S20,結束軟體函式。函式⑴傳回傳回值之後，函 式⑴已完成原本之目的，最後，結束函式⑴之呼叫。苴中， f2〇對應至圖2之步驟S42 :硬體重置。硬體㈣輸出結 果貧料後，已完成原本之目的，故將REQ信號設定為低準 位，以使内部暫存資料回覆至下次硬體_行時所需之狀 H)態。步驟S42之硬體動作如圖3之REQ信號下降緣6〇所示^ REQ信號為低準位時，硬體 、’ 田 ㈣部結果資料清料^ ^結果㈣，並將硬體 所示。當ΐ 資料信號下降緣62 田ACK仏唬為低準位時，表示結果資料已清除—里 如圖3之ACK信號下降緣料所* ^ 15運算之要求。 才更體IP可接收下一次 除此之外，於輸入參數資料以及輸 使用雙執資斜矣-禾貝科之同時， 貝抖表不法，以確保輸出/輸入 檢測之機制。如步驟 凡成及執行錯誤 錯/偵完成用表數資料〜數資料之同時，亦輪入偵 加與谓錯續完.成如Γ 一補數技術’即參數資料 於步驟Sit中，料兩者相加之結果為'I，同理可用 =所以，當輪入參數資料CNT = 5:5二並不以此 偵完成用參數資料 ^亦輸入偵錯/ 完成用之參數資上Γ:6,其硬體動作如圖叫貞物 讀上升緣53所示；當輸出結果資料SUMi 1229276 15時’亦輸出偵錯/偵完成用結果資料SUM，= -16，其硬 體動作如圖3之偵錯/偵完成用之結果資料上升緣59所示。如 果一來’更能確保資料傳輸之正確性。 ίο 15 执 f實施例之軟體函式可用以表示硬體IP之動作或運 軟體函式可重覆呼叫，這表示硬體IP能重覆執行運算， 取1再將軟體函式轉成實際之硬體結構，例如將軟體函式轉 成=知之硬體描述語言（VIiDL)，再由硬體描述語言轉換 成貫際之硬體結構，達到以軟體函式來描述硬體行為之目 :此外¥系統單晶片設計時，使用了二個以上之軟體函 f由於軟體函式所對應之硬體IP的執行乃依照上述軟體執 行之步驟，與時脈信號並無關連，所以硬體IP之間之時脈信 號可以不同，所以無論是使用同步設計或非同步設計系統^ 晶片，硬體IP皆能正確地執行。 由上述中得知，依本實施例之軟體函式所產生之硬體P 能避免習知採用同步之方式而造成效能低落之缺失。綜合上 述，本發明較習知技術具有進步性。 上述實施例僅係為了方便說明而舉例而已，本發明所主 張=權利範圍自應以中請專利範圍所述為準，而非僅限於上 【圖式簡單說明】 圖1係本發明可重覆使用硬體IP之蚊的軟體流程圖。 圖2係對應至圖丨的硬體巧動作之流程圖。 圖3係硬體ip動作之示意圖。 20 1229276 【圖號說明】 50 CLR上升緣 52參數資料上升緣 53偵錯/偵完成用之參數資料上升緣 54 REQ上升緣 56 ACK上升緣 58結果資料上升緣 59偵錯/偵完成用之結果資料上升緣 60 REQ及ACK信號下降緣 62結果資料下降緣 63偵錯/偵完成用之結果資料下降緣 64 ACK下降緣

12

Claims (1)

1. Ϊ229276 拾、申請專利範園： 單曰^種可重覆使用硬體1P之協定方法，係用於一系統 :曰曰：：計’以達到使用—軟體函式來描述一硬體模組之動 卞’包括下列步驟： 5 (A)判斷是否需要參數，如果成立則執行步驟⑻， 、i執仃步驟（c ),以對應該硬體模組之判斷是 數之步驟； ^

   (B)輸入至少一函式參數，以對應該硬體模組之輸入 至少一參數資料之步驟； 、（C)呼叫該軟體函式，以對應至該硬體模組之致能要 求信號之步驟； (D)等待該軟體函式之一傳回值，以對應至該硬體模 組之等待確認信號之步驟； (E )傳回該軟體函式之該傳回值，以對應至該硬體模 15組之輸出結果資料之步驟；以及

   (F)結束該軟體函式，以對應至該硬體模組之硬體重 置步驟。 2. 如申請專利範圍第1項所述之協定方法，其中，執 行4硬體模組之判斷是否需要參數之步驟之前，更包括執行 20該硬體模組之硬體初始化之步驟。 - 3. 如申請專利範圍第1項所述之協定方法，其中，步 驟（B)更包括輸入至少一偵測用參數資料，其中該至少一 偵測用參數資料係對應至該至少一參數資料。 13 1229276 4·如申請專利範圍第3項所述之協定方法，其中，該 至少一偵測用參數資料與該至少一參數資料係為一補數之 對應。 5·如申請專利範圍第4項所述之協定方法，其中，該 5至少一债測用參數資料係用以偵測該至少一參數資料是否 錯誤或偵測該至少一參數資料是否已輸入完成。 6·如申請專利範圍第1項所述之協定方法，其中，該 硬體模組之輸出結果資料之步驟更包括輸出至少一偵測用 結果資料，其中該至少一偵測用結果資料係對應至該至少一 10 結果資料。 7·如申請專利範圍第6項所述之協定方法，其中，該 至少一偵測用結果資料與該至少一結果資料係為一補數之 對應。 8·如申請專利範圍第7項所述之協定方法，其中，該 15至少一偵測用結果資料係用以偵測該至少一結果資料是否 錯誤或偵測該至少一結果資料是否已輸出完成。 9.如申請專利範圍第1項所述之協定方法，其中，該 軟體函式經轉換後可產生一硬體描述語言。 1 〇·如申請專利範圍第1項所述之協定方法，其中，該 20系統單晶片設計係使用至少一該硬體模組，該硬體模組之動 作係為非同步。 、 14