JP2005044328A - ハードウエア資産を重複使用可能な協定方法 - Google Patents
ハードウエア資産を重複使用可能な協定方法 Download PDFInfo
- Publication number
- JP2005044328A JP2005044328A JP2003390857A JP2003390857A JP2005044328A JP 2005044328 A JP2005044328 A JP 2005044328A JP 2003390857 A JP2003390857 A JP 2003390857A JP 2003390857 A JP2003390857 A JP 2003390857A JP 2005044328 A JP2005044328 A JP 2005044328A
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- parameter
- result data
- hardware module
- agreement method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
【課題】 ハードウエア資産を重複使用可能な協定方法の提供。
【解決手段】 ソフトウエア関数によりハードウエア行為を記述し、ソフトウエア関数の応答がハードウエア資産の実行に対応可能で、ソフトウエア関数が適当な変換により対応するリアルハードウエア資産を発生し、ゆえにソフトウエア関数でハードウエア行為を記述する目的を達成する。
【選択図】 図1
【解決手段】 ソフトウエア関数によりハードウエア行為を記述し、ソフトウエア関数の応答がハードウエア資産の実行に対応可能で、ソフトウエア関数が適当な変換により対応するリアルハードウエア資産を発生し、ゆえにソフトウエア関数でハードウエア行為を記述する目的を達成する。
【選択図】 図1
Description
本発明はシステムオンチップ(SOC)設計に使用される協定方法に係り、特に、システムオンチップ設計中に適用されるハードウエア資産を重複使用可能な協定方法に関する。
システムオンチップ(SOC)の設計はすでに現在の回路設計に使用される重要な方法となっており、それは複数の機能に関係する回路ブロックを一つのチップ中に整合させて特定の機能を達成するようにしたものである。コンピュータ領域のシングルチップマイクロプロセッサを例に挙げると、その内部回路はCPU、チップセット、及びグラフィックチップの回路ブロックを整合し、シングルチップマイクロプロセッサが上述の三者の機能を共に具備するものとされている。SOCの設計はチップの製造コストを低減するほか、回路の面積を減らし、コンパクト化、小型化の長所を達成する。そのうち、各回路ブロックは複数の異なる機能の回路モジュールが組み合わされてなり、そのうち、回路モジュールは、計数器、加算器、乗算器、或いはエンコーダ及びデコーダ等とされうる。これらのハードウエアモジュールはハードウエア資産(Intelligent Property)と称される。SOCの設計はこれらのハードウエア資産を組み合わせて必要な回路ブロックをなし、最後に一つのチップに整合して、SOC設計の目的を完成する。
しかし、SOCには一部の問題がある。そのうち、異なるハードウエア資産の間のクロックコントロール問題が最も顕著なものである。クロック信号はSOCの各ハードウエア資産の運転速度を制御するのに用いられ、クロック信号がSOCの各回路ブロックに送られる時、回路ブロックの全てのハードウエア資産は同一周波数で運転する。各ハードウエア資産の作業周波数は異なるため、もし複数のハードウエア資産を永劫し並びに同一クロックで運転させると、クロック信号はクロックの最も遅いハードウエア資産に合わせなければ信号のエラーが形成される。このため、システム性能が下がり、もとのシングルチップ設計の目的が達成されなくなる。
本発明の主要な目的は、SOC設計に使用される協定方法を提供し、ソフトウエア関数によりハードウエア行為を記述できるようにすることにある。
本発明のもう一つの目的は、SOC設計に使用され、ハードウエア資産を重複して使用できるようにする協定方法を提供することにある。
本発明のさらにまたもう一つの目的は、SOC設計に使用されて、同期或いは非同期の回路設計に使用できる協定方法を提供することにある。
請求項1の発明は、システムオンチップ設計に用いられ、ソフトウエア関数によるハードウエア構造の動作の記述を達成する重複使用可能なハードウエア資産の協定方法であり、
(A)パラメータが必要か判断し、必要であれば(B)のステップを実行し、不成立であれば(C)のステップを実行し、ハードウエアモジュールがパラメータが必要か否かを判断するステップに対応する、
(B)少なくとも一つの関数パラメータを入力し、ハードウエアモジュールが少なくとも一つのパラメータデータを入力するステップに対応する、
(C)ソフトウエア関数を呼び出し、ハードウエアモジュールの許可要求信号のステップに対応する、
(D)ソフトウエア関数の応答値を待ち、ハードウエアモジュールの確認信号待機のステップに対応する、
(E)ソフトウエア関数の応答値を伝送して、ハードウエアモジュールの結果データ出力のステップに対応する、
(F)ソフトウエア関数を終了し、ハードウエアモジュールのリセットに対応するステップ、
以上の(A)から(F)のステップを具えたことを特徴とする、ハードウエア資産を重複使用可能な協定方法としている。
請求項2の発明は、ハードウエアモジュールがパラメータが必要か否かを判断するステップの前に、ハードウエアモジュールのハードウエア初期化のステップを実行することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法としている。
請求項3の発明は、(B)のステップが、少なくとも一つの検出用パラメータデータを入力し、該少なくとも一つの検出用パラメータデータが前記少なくとも一つのパラメータデータに対応することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法としている。
請求項4の発明は、少なくとも一つの検出用パラメータデータが前記少なくとも一つのパラメータデータと補数関係で対応することを特徴とする、請求項3記載のハードウエア資産を重複使用可能な協定方法としている。
請求項5の発明は、少なくとも一つの検出用パラメータデータが前記少なくとも一つのパラメータデータがエラーであるか、或いは少なくとも一つのパラメータデータの入力が完成したか否かを検出するのに用いられることを特徴とする、請求項4記載のハードウエア資産を重複使用可能な協定方法としている。
請求項6の発明は、ハードウエアモジュールの結果データ出力のステップがさらに少なくとも一つの検出用結果データを出力するステップを具え、該少なくとも一つの検出用結果データが少なくとも一つの結果データに対応することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法としている。
請求項7の発明は、少なくとも一つの検出用結果データが前記少なくとも一つの結果データと補数関係で対応することを特徴とする、請求項6記載のハードウエア資産を重複使用可能な協定方法としている。
請求項8の発明は、少なくとも一つの検出用結果データが前記少なくとも一つの結果データがエラーであるか、或いは少なくとも一つの結果データの出力が完成したか否かを検出するのに用いられることを特徴とする、請求項7記載のハードウエア資産を重複使用可能な協定方法としている。
請求項9の発明は、ソフトウエア関数が転換された後にハードウエア記載言語を発生することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法としている。
請求項10の発明は、システムオンチップ設計が少なくとも一つのハードウエアモジュールを使用し、該ハードウエアモジュールの動作が非同期とされたことを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法としている。
(A)パラメータが必要か判断し、必要であれば(B)のステップを実行し、不成立であれば(C)のステップを実行し、ハードウエアモジュールがパラメータが必要か否かを判断するステップに対応する、
(B)少なくとも一つの関数パラメータを入力し、ハードウエアモジュールが少なくとも一つのパラメータデータを入力するステップに対応する、
(C)ソフトウエア関数を呼び出し、ハードウエアモジュールの許可要求信号のステップに対応する、
(D)ソフトウエア関数の応答値を待ち、ハードウエアモジュールの確認信号待機のステップに対応する、
(E)ソフトウエア関数の応答値を伝送して、ハードウエアモジュールの結果データ出力のステップに対応する、
(F)ソフトウエア関数を終了し、ハードウエアモジュールのリセットに対応するステップ、
以上の(A)から(F)のステップを具えたことを特徴とする、ハードウエア資産を重複使用可能な協定方法としている。
請求項2の発明は、ハードウエアモジュールがパラメータが必要か否かを判断するステップの前に、ハードウエアモジュールのハードウエア初期化のステップを実行することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法としている。
請求項3の発明は、(B)のステップが、少なくとも一つの検出用パラメータデータを入力し、該少なくとも一つの検出用パラメータデータが前記少なくとも一つのパラメータデータに対応することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法としている。
請求項4の発明は、少なくとも一つの検出用パラメータデータが前記少なくとも一つのパラメータデータと補数関係で対応することを特徴とする、請求項3記載のハードウエア資産を重複使用可能な協定方法としている。
請求項5の発明は、少なくとも一つの検出用パラメータデータが前記少なくとも一つのパラメータデータがエラーであるか、或いは少なくとも一つのパラメータデータの入力が完成したか否かを検出するのに用いられることを特徴とする、請求項4記載のハードウエア資産を重複使用可能な協定方法としている。
請求項6の発明は、ハードウエアモジュールの結果データ出力のステップがさらに少なくとも一つの検出用結果データを出力するステップを具え、該少なくとも一つの検出用結果データが少なくとも一つの結果データに対応することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法としている。
請求項7の発明は、少なくとも一つの検出用結果データが前記少なくとも一つの結果データと補数関係で対応することを特徴とする、請求項6記載のハードウエア資産を重複使用可能な協定方法としている。
請求項8の発明は、少なくとも一つの検出用結果データが前記少なくとも一つの結果データがエラーであるか、或いは少なくとも一つの結果データの出力が完成したか否かを検出するのに用いられることを特徴とする、請求項7記載のハードウエア資産を重複使用可能な協定方法としている。
請求項9の発明は、ソフトウエア関数が転換された後にハードウエア記載言語を発生することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法としている。
請求項10の発明は、システムオンチップ設計が少なくとも一つのハードウエアモジュールを使用し、該ハードウエアモジュールの動作が非同期とされたことを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法としている。
本発明のハードウエア資産を重複使用可能な協定方法は、ソフトウエア関数によりハードウエア行為を記述し、ソフトウエア関数の応答がハードウエア資産の実行に対応可能で、ソフトウエア関数が適当な変換により対応するリアルハードウエア資産を発生し、ゆえにソフトウエア関数でハードウエア行為を記述する目的を達成する。
本発明のハードウエア資産を重複使用可能な協定方法は、SOC設計に用いられ、ソフトウエア関数によるハードウエア構造の動作の記述を達成し、
(A)パラメータが必要か判断し、必要であれば(B)のステップを実行し、不成立であれば(C)のステップを実行し、ハードウエアモジュールがパラメータが必要か否かを判断するステップに対応する、
(B)少なくとも一つの関数パラメータを入力し、ハードウエアモジュールが少なくとも一つのパラメータデータを入力するステップに対応する、
(C)ソフトウエア関数を呼び出し、ハードウエアモジュールの許可要求信号のステップに対応する、
(D)ソフトウエア関数の応答値を待ち、ハードウエアモジュールの確認信号待機のステップに対応する、
(E)ソフトウエア関数の応答値を伝送して、ハードウエアモジュールの結果データ出力のステップに対応する、
(F)ソフトウエア関数を終了し、ハードウエアモジュールのリセットに対応するステップ、
以上の(A)から(F)のステップを具えている。
(A)パラメータが必要か判断し、必要であれば(B)のステップを実行し、不成立であれば(C)のステップを実行し、ハードウエアモジュールがパラメータが必要か否かを判断するステップに対応する、
(B)少なくとも一つの関数パラメータを入力し、ハードウエアモジュールが少なくとも一つのパラメータデータを入力するステップに対応する、
(C)ソフトウエア関数を呼び出し、ハードウエアモジュールの許可要求信号のステップに対応する、
(D)ソフトウエア関数の応答値を待ち、ハードウエアモジュールの確認信号待機のステップに対応する、
(E)ソフトウエア関数の応答値を伝送して、ハードウエアモジュールの結果データ出力のステップに対応する、
(F)ソフトウエア関数を終了し、ハードウエアモジュールのリセットに対応するステップ、
以上の(A)から(F)のステップを具えている。
最後に、ソフトウエア関数を適当に変換してハードウエア記述言語を発生し、ハードウエア記述言語を変換した後にハードウエア資産を発生する。SOC設計は少なくとも一つのハードウエアモジュールを使用し、そのうち、ハードウエアモジュールの動作は非同期である。本発明のソフトウエア関数はハードウエアの行為を記述するのに用いられ、また重複呼び出し可能で、同期及び非同期の回路設計に適用可能で、ゆえに本発明の目的を達成する。
図1は本発明のハードウエア資産を重複使用可能な協定方法のフローチャートであり、ソフトウエア関数の内容によりハードウエア資産の行為を記述し、並びにソフトウエア関数の呼び出しによりハードウエア資産の実行に対応し、その対応するハードウエア資産実行のステップは図2に示されるようであり、ハードウエア資産の実際の動作は図3に示されるようであり、図1、2及び図3は相互に対応し並びに相互に参考とされる。そのうち、図1に示されるように、本発明のハードウエア資産を重複使用可能な協定方法のソフトウエア関数の読み出しモードは以下のステップを具えている。
ステップS10で、ソフトウエア関数がパラメータが必要であるかを判断し、もし必要であればステップS12を実行して適当な関数パラメータを入力し、必要でなればステップS14を実行する。ソフトウエア関数は以下の累加関数(1)を例に挙げるが、これに限定されるわけではない。
Public static int suTo(int CNT) ・・・(1)
{
int SUM=0;
for(int i=1;i<CNT;i++)
{
SUM+=i;
}
return SUM;
}
Public static int suTo(int CNT) ・・・(1)
{
int SUM=0;
for(int i=1;i<CNT;i++)
{
SUM+=i;
}
return SUM;
}
関数(1)を呼び出す前に、先に関数パラメータを設定し並びに入力する必要があり、例えば関数パラメータCNTの値を5に設定する。
周知のとおり、ハードウエア資産が運転開始する時、いずれもステップS30を実行し、ハードウエアを初期化し、後続の動作を実行する。そのうち、ステップS30のハードウエア動作は図3のCLR上昇縁50に示されるようであり、即ちクリア(CLR)信号を高準位に設定して、ハードウエア資産内に残るデータを消去する。
ソフトウエア関数のステップS10はハードウエア資産のステップS32に対応する。即ちパラメータが必要な否かを判断し、もしハードウエア資産の実行にパラメータが組み合わされるならば、ステップS34を実行し、パラメータデータを入力してソフトウエア関数のステップS12の関数パラメータ入力に対応する。そうでなければ、ステップS36を実行し、即ち要求信号を許可し、ソフトウエア関数のステップS14のソフトウエア関数呼び出しに対応する。そのうち、ステップS34のハードウエア動作は図3のパラメーデータの上昇縁52に示されるようであり、即ち、外部回路(即ちハードウエア資産に接続された回路)がハードウエア資産にパラメータデータを入力し、例えば上述の例中のCNTの値、即ち5を入力する。外部回路はパラメータデータをハードウエア資産に入力するほか、ハードウエア資産の出力結果データを受け取る。
ステップS14で、ソフトウエア関数を呼び出す。関数式(1)に関しては、ステップS12で関数式(1)のパラメータを入力した後、関数式(1)を実行することができ、そのうち、ステップS14の実行内容は以下の部分である。即ち、
int SUM=0;
for(int i=1;i<CNT;i++)
{
SUM+=i;
}
そのうち、ステップS14は図2のステップS36に対応し、即ち、許可要求(REQ)信号に対応する。外部回路より高準位(high)のREQ信号がハードウエア資産に入力されると、ハードウエア資産は内部回路の機能設定及び入力されたパラメータにより、内部回路の運転を実行開始し(即ちステップS14の演算の実行に対応)、並びに適当な応答を発生する(即ち演算結果出力)。ステップS36のハードウエア動作は図3のREQ上昇縁54に示されるようであり、外部回路がREQ信号を高準位に設定し、この時、ハードウエア資産の内部回路が運転開始する。
int SUM=0;
for(int i=1;i<CNT;i++)
{
SUM+=i;
}
そのうち、ステップS14は図2のステップS36に対応し、即ち、許可要求(REQ)信号に対応する。外部回路より高準位(high)のREQ信号がハードウエア資産に入力されると、ハードウエア資産は内部回路の機能設定及び入力されたパラメータにより、内部回路の運転を実行開始し(即ちステップS14の演算の実行に対応)、並びに適当な応答を発生する(即ち演算結果出力)。ステップS36のハードウエア動作は図3のREQ上昇縁54に示されるようであり、外部回路がREQ信号を高準位に設定し、この時、ハードウエア資産の内部回路が運転開始する。
ステップS16で、ソフトウエア関数応答値を待つ。関数式(1)について言えば、関数式(1)のパラメータがあり(ステップS12)、関数式(1)も実行完了し(ステップS16)、関数式(1)が関数式(1)の結果値(或いは応答値)を伝送する。
そのうち、ステップS16は図2のステップS38に対応し、即ち、確認(ACK)信号待機する。ハードウエア資産が適当な運転を実行した後、結果値を発生し、並びに出力結果値の外部回路への出力準備を行ない、外部回路が結果値の受け取り準備ができているかが画定できないため、ハードウエア資産はACK信号を待つ。外部回路がACK信号を高準位に設定する時、即ち外部回路がすでに結果値を受け取る準備ができたことを示し、即ち、ハードウエア資産が結果値の外部回路への出力準備を行なう。ステップS38のハードウエア動作は図3のACK信号上昇縁56に示されるようである。そのうち、外部回路がACK信号を低準位から高準位とすると、ハードウエア資産は計算により得られた結果値の外部回路への出力準備を行なう。
そのうち、ステップS16は図2のステップS38に対応し、即ち、確認(ACK)信号待機する。ハードウエア資産が適当な運転を実行した後、結果値を発生し、並びに出力結果値の外部回路への出力準備を行ない、外部回路が結果値の受け取り準備ができているかが画定できないため、ハードウエア資産はACK信号を待つ。外部回路がACK信号を高準位に設定する時、即ち外部回路がすでに結果値を受け取る準備ができたことを示し、即ち、ハードウエア資産が結果値の外部回路への出力準備を行なう。ステップS38のハードウエア動作は図3のACK信号上昇縁56に示されるようである。そのうち、外部回路がACK信号を低準位から高準位とすると、ハードウエア資産は計算により得られた結果値の外部回路への出力準備を行なう。
ステップS18で、ソフトウエア関数応答値を伝送する。関数式(1)がステップS18で演算完成後に、関数式(1)の応答値を伝送する。CNTパラメータが5に設定される時、関数式(1)の演算の後、SUMパラメータの値15を伝送する。そのうち、ステップS18は図2のステップS40の結果データ出力に対応する。REQ信号及びACK信号がいずれも高準位に設定される時、ハードウエア資産は演算の結果値を外部回路に出力し、即ち結果データ15を出力する。ステップS40のハードウエア動作は図3の結果データ上昇縁58に示されるようであり、結果データ15を出力する。
ステップS20で、ソフトウエア関数を終了する。関数式(1)が結果値を伝送した後、関数式(1)はすでに目的を完成し、最後に関数式(1)の呼び出しを終了する。そのうち、ステップS20は図2のステップS42、即ちハードウエアリセットに対応する。ハードウエア資産が結果データを出力した後、すでに目的は達成され、ゆえにREQ信号は低準位に設定されて、内部に残るデータが次のハードウエア資産実行時に必要な状態に回復される。ステップS42のハードウエア動作は図3のREQ信号下降縁60に示されるとおりである。REQ信号が低準位の時、ハードウエア資産は結果データ出力を停止し、並びにハードウエア資産内部の結果データをクリアして0とし、これは図3の結果データ信号下降縁62に示されるとおりである。ACK信号が低準位の時、結果データのクリアが完了したことを示し、これは図3のACK信号下降縁64に示されるとおりであり、このときハードウエア資産は次の演算の要求を受け取ることができる。
このほか、パラメータデータ入力及び結果データ出力と同時に、ダブルトラックデータ表示法を使用し、入出力の完成確保とエラー検出のメカニズムを実行する。ステップS34でパラメータデータ入力と同時に、エラー検出/完成検出用パラータデータを入力し、例えば、補数技術を使用し、即ち、パラメータデータとエラー検出/完成検出用パラータデータの両者を相加した結果を−1として、ステップS40に用いる。そのうち、エラー検出メカニズムの方式は多くあり、これに限定されるわけではない。ゆえに、パラメータデータCNT=5を入力する時、エラー検出/完成検出用パラータデータCNT’=−6も入力し、そのハードウエア動作は図3のエラー検出/完成検出用パラータデータ上昇縁53に示されるようである。結果データSUM=15を出力する時、エラー検出/完成検出用結果データSUM’=−16も出力し、そのハードウエア動作は図3のエラー検出/完成検出用結果データ上昇縁59に示されるようである。こうして、データ伝送の正確性を確保することができる。
本実施例のソフトウエア関数はハードウエア資産の動作或いは演算を表示するのに用いられ、ソフトウエア関数は重複して呼び出せ、これはハードウエア資産が重複して演算を実行できることを示し、最後にソフトウエア関数が実際のハードウエア構造に変換され、例えばソフトウエア関数が周知のハードウエア記述言語(VHDL)に変換され、さらにハードウエア記述言語が実際のハードウエア構造に変換され、こうしてソフトウエア関数によりハードウエア行為を記述する目的が達成される。このほか、SOC設計時に、二つ以上のソフトウエア関数を使用し、ソフトウエア関数の対応するハードウエア資産の実行が上述のソフトウエア実行のステップによりなされ、クロック信号と関連がないため、ハードウエア資産の間のクロック信号は異なるものとされ得て、ゆえに同期設計或いは非同期設計のいずれのSOCであっても、ハードウエア資産は正確に実行される。
以上から分かるように、本実施例のソフトウエア関数の発生するハードウエア資産は周知の同期の方式を採用した技術の発生する性能低下の欠点を回避することができる。総合すると、本発明は周知の技術よりも進歩性を具えている。
以上の実施例は本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
50 CLR上昇縁 52 パラメータデータ上昇縁
53 エラー検出/完成検出用パラータデータ上昇縁
54 REQ上昇縁 56 ACK上昇縁
58 結果データ上昇縁
59 エラー検出/完成検出用結果データ上昇縁
60 REQ及びACK信号下降縁 62 結果データ下降縁
63 エラー検出/完成検出用結果データ下降縁
64 ACK下降縁
53 エラー検出/完成検出用パラータデータ上昇縁
54 REQ上昇縁 56 ACK上昇縁
58 結果データ上昇縁
59 エラー検出/完成検出用結果データ上昇縁
60 REQ及びACK信号下降縁 62 結果データ下降縁
63 エラー検出/完成検出用結果データ下降縁
64 ACK下降縁
Claims (10)
- システムオンチップ設計に用いられ、ソフトウエア関数によるハードウエア構造の動作の記述を達成する重複使用可能なハードウエア資産の協定方法であり、
(A)パラメータが必要か判断し、必要であれば(B)のステップを実行し、不成立であれば(C)のステップを実行し、ハードウエアモジュールがパラメータが必要か否かを判断するステップに対応する、
(B)少なくとも一つの関数パラメータを入力し、ハードウエアモジュールが少なくとも一つのパラメータデータを入力するステップに対応する、
(C)ソフトウエア関数を呼び出し、ハードウエアモジュールの許可要求信号のステップに対応する、
(D)ソフトウエア関数の応答値を待ち、ハードウエアモジュールの確認信号待機のステップに対応する、
(E)ソフトウエア関数の応答値を伝送して、ハードウエアモジュールの結果データ出力のステップに対応する、
(F)ソフトウエア関数を終了し、ハードウエアモジュールのリセットに対応するステップ、
以上の(A)から(F)のステップを具えたことを特徴とする、ハードウエア資産を重複使用可能な協定方法。 - ハードウエアモジュールがパラメータが必要か否かを判断するステップの前に、ハードウエアモジュールのハードウエア初期化のステップを実行することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法。
- (B)のステップが、少なくとも一つの検出用パラメータデータを入力し、該少なくとも一つの検出用パラメータデータが前記少なくとも一つのパラメータデータに対応することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法。
- 少なくとも一つの検出用パラメータデータが前記少なくとも一つのパラメータデータと補数関係で対応することを特徴とする、請求項3記載のハードウエア資産を重複使用可能な協定方法。
- 少なくとも一つの検出用パラメータデータが前記少なくとも一つのパラメータデータがエラーであるか、或いは少なくとも一つのパラメータデータの入力が完成したか否かを検出するのに用いられることを特徴とする、請求項4記載のハードウエア資産を重複使用可能な協定方法。
- ハードウエアモジュールの結果データ出力のステップがさらに少なくとも一つの検出用結果データを出力するステップを具え、該少なくとも一つの検出用結果データが少なくとも一つの結果データに対応することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法。
- 少なくとも一つの検出用結果データが前記少なくとも一つの結果データと補数関係で対応することを特徴とする、請求項6記載のハードウエア資産を重複使用可能な協定方法。
- 少なくとも一つの検出用結果データが前記少なくとも一つの結果データがエラーであるか、或いは少なくとも一つの結果データの出力が完成したか否かを検出するのに用いられることを特徴とする、請求項7記載のハードウエア資産を重複使用可能な協定方法。
- ソフトウエア関数が転換された後にハードウエア記載言語を発生することを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法。
- システムオンチップ設計が少なくとも一つのハードウエアモジュールを使用し、該ハードウエアモジュールの動作が非同期とされたことを特徴とする、請求項1記載のハードウエア資産を重複使用可能な協定方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092120124A TWI229276B (en) | 2003-07-23 | 2003-07-23 | Protocol method of reusable hardware IP |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005044328A true JP2005044328A (ja) | 2005-02-17 |
Family
ID=34271456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003390857A Pending JP2005044328A (ja) | 2003-07-23 | 2003-11-20 | ハードウエア資産を重複使用可能な協定方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7454604B2 (ja) |
JP (1) | JP2005044328A (ja) |
TW (1) | TWI229276B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130329553A1 (en) * | 2012-06-06 | 2013-12-12 | Mosys, Inc. | Traffic metering and shaping for network packets |
KR20210096857A (ko) | 2020-01-29 | 2021-08-06 | 삼성전자주식회사 | 시스템 온 칩 및 이의 리셋 제어 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10105426A (ja) * | 1996-09-25 | 1998-04-24 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
FR2809559B1 (fr) * | 2000-05-25 | 2002-08-16 | Cit Alcatel | Procede de transferts mutuels de parametres de commande a travers un reseau de communication |
JP3884914B2 (ja) * | 2001-01-30 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体装置 |
US7146581B2 (en) * | 2002-11-15 | 2006-12-05 | Russell Alan Klein | Automated repartitioning of hardware and software components in an embedded system |
-
2003
- 2003-07-23 TW TW092120124A patent/TWI229276B/zh not_active IP Right Cessation
- 2003-11-20 JP JP2003390857A patent/JP2005044328A/ja active Pending
-
2004
- 2004-05-24 US US10/851,098 patent/US7454604B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7454604B2 (en) | 2008-11-18 |
TWI229276B (en) | 2005-03-11 |
US20050086458A1 (en) | 2005-04-21 |
TW200504537A (en) | 2005-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Edwards et al. | SHIM: A deterministic model for heterogeneous embedded systems | |
RU2412465C2 (ru) | Способы одновременного выполнения нескольких задач в медиаплеерах | |
RU2645596C1 (ru) | Способ, устройство и система уменьшения времени возобновления работы для корневых портов и конечных точек, интегрированных в корневые порты | |
EP3333697A1 (en) | Communicating signals between divided and undivided clock domains | |
JP2011165166A (ja) | 設計検証装置および設計検証プログラム | |
EP3869377A1 (en) | Method and apparatus for data processing based on smart contract, device and storage medium | |
KR20210125893A (ko) | 블록 체인에서의 업무 청구 처리 방법, 장치, 기기, 매체 및 프로그램 | |
JP2006178646A (ja) | 情報処理装置、情報処理方法、半導体装置、コンピュータプログラム | |
US20090271747A1 (en) | Logic circuit designing device, logic circuit designing method and logic circuit designing program for asynchronous logic circuit | |
JP2008090390A (ja) | マイコンデバッグシステムおよびマイクロコンピュータ | |
US20070283260A1 (en) | Human-machine Interface System with Device Bridge and Method for Designing and Operating the Same | |
JP2005044328A (ja) | ハードウエア資産を重複使用可能な協定方法 | |
CN101526831A (zh) | 用于在多个时钟域之间提升确定性的技术 | |
JP5918192B2 (ja) | Plcシステムでのデータ処理装置及びその方法 | |
US20030214326A1 (en) | Distributed dynamically optimizable processing communications and storage system | |
US11392406B1 (en) | Alternative interrupt reporting channels for microcontroller access devices | |
JP6318976B2 (ja) | デバッグ回路、デバッガ装置、半導体装置及びデバッグ方法 | |
JP5794133B2 (ja) | データ処理装置、変換装置、データ処理システム、変換方法、および変換プログラム | |
JP2022072452A (ja) | 情報処理装置、及びプログラム | |
Kebaili et al. | Enabler-based synchronizer model for clock domain crossing static verification | |
Schubert et al. | Addressing verification challenges of heterogeneous systems based on IBM POWER9 | |
JP6223637B2 (ja) | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム | |
TWI284265B (en) | Parallel processing multiple microcontroller structure and timing control method | |
CN115658351B (zh) | 2d拷贝方法、装置、电子设备和计算机可读存储介质 | |
JP2002222228A (ja) | 高位合成システム及び高位合成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061205 |