TWI228305B - Structure of stacked chip packaging structure and manufacture method of the same - Google Patents

Structure of stacked chip packaging structure and manufacture method of the same Download PDF

Info

Publication number
TWI228305B
TWI228305B TW092120518A TW92120518A TWI228305B TW I228305 B TWI228305 B TW I228305B TW 092120518 A TW092120518 A TW 092120518A TW 92120518 A TW92120518 A TW 92120518A TW I228305 B TWI228305 B TW I228305B
Authority
TW
Taiwan
Prior art keywords
wafer
bumps
bonding pads
circuit surface
chip
Prior art date
Application number
TW092120518A
Other languages
English (en)
Other versions
TW200504966A (en
Inventor
Ching-Huei Chang
Wei-Chang Tai
Gwo-Liang Weng
Cheng-Yin Lee
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW092120518A priority Critical patent/TWI228305B/zh
Publication of TW200504966A publication Critical patent/TW200504966A/zh
Application granted granted Critical
Publication of TWI228305B publication Critical patent/TWI228305B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

1228305 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種堆疊晶片封裝構造及其製造方法，特 別是一種利用熱壓合方式之堆疊晶片封裝方法及封 【先前技術】 參考圖1，習用之堆疊晶片封裝構造1〇包括：一基板 11、一第一晶片12、一第二晶片13、複數條導線及一 封膠15。該基板U具有一上表面ln及一下表面112。 該第一晶片12具有一線路面121及一非線路面122，其 中該線路面121具有複數個覆晶接合墊（flip-chip bonding pad) 123及複數個位於該等覆晶接合墊123周圍之線接 合墊（wire-bonding pad) 124 ,該非線路面122係黏貼於 該綦板Π之上表面111。 該第二晶片1 3係置於該第一晶片1 2上，其具有一線路 面13 1及一非線路面13 2，其中該線路面13 1具有複數個 錫鉛凸塊（solder bump) 133，該等凸塊133係對齊該等 覆晶接合整123且置於其上，經由一迴烊（reflow)步驟， 將該等凸塊13 3熔融於該等覆晶接合墊丨23上，使該第二 晶片13之線路面131得以覆晶方式接合該第一晶片12之 線路面12 1。 該等導線14係用以電性連接該等線接合墊124至該基 板上表面111之線接合墊113。該封膠15係包覆該第一晶 片12、該等導線14、該第二晶片13以及該基板上表面
〇：\85\85892 D0C 1228305 1 1 1之一部分。 該習用之堆疊晶片封裝構造10必須經由迴焊（reflow) 步驟將該等㈣133炫融才能使該第二晶片13接合該第 :晶片12’因此其溫度必須升高至凸塊之熔點，此時該 等泉接口 # 124則會因高溫而發生氧化，進而在打線步驟 中，該等導線U與該等線接合塾i⑽之接合會有困難， 封膠後容易造成整體封裝構造之瑕疵。 因此’有必要提供-創新且富進步性的堆疊晶片封裝構 造及其製造方法，以解決上述問題。 【發明内容】 本發明《王要目的係在覆晶接合之過程中採用熱壓合 方式使第二晶片接合於該第—晶片上，可省卻傳統之迴焊 製程，以避免傳統迴焊過程中線接合墊因高溫而發生氧化 之情形。 本發明之另一目的係提供一種堆疊晶片封裝構造之製 造方法，其包括： 提供一第一晶片，該第一晶片具有一線路面及一非 線路面，其中該線路面具有複數個覆晶接合墊及複 數個位於該等覆晶接合墊周圍之線接合墊。 (b) 將該第一晶片之非線路面黏貼於一基板之上表面。 (c) 提供一第二晶片，該第二晶片具有一線路面及一非 線路面，其中該線路面具有複數個凸塊。 (d) 將該第二晶片置於該第一晶片上方，使該等凸塊面 對且對齊該等覆晶接合墊。
〇 \85\85892.DOC * 6 - 1228305 (e) 以熱壓合方式使該第二晶片及該第一晶片接合在一 起。 (f) 電性連接該等線接合塾至該基板。及 (g) 形成一封膠體包覆该第一晶片、第二晶片以及該基 板上表面之一部分。 另外’本發明提出一種堆疊晶片封裝構造，其包括··一 基板、一第一晶片、一弟一晶片、一異方性導電膠層、複 數條導線及一封膠。 該基板具有一上表面及一下表面，且其下表面包括複數 個錫球。 該第一晶片具有一線路面及一非線路面，其中該線路面 具有複數個覆晶接合墊及複數個位於該等覆晶接合墊周 圍之線接合墊。該非線路面係黏貼於該基板之上表面。 華第二晶片係位於該第一晶片上方，該第二晶片具有一 線路W及一非線路面，其中該線路面具有複數個凸塊，該 第二曰:曰片之凸塊係面對且對齊該第一晶片之覆晶接合墊。 該Λ万性導電膠層係置於該第二晶片與該第一晶片之 間U f生導電膠層使導電性僅於該等凸塊與該等覆晶 接合塾間發生。 該等導線係用以 該封膠係包覆言亥 線、該第二晶片以 【實施方式】 電性連接該等線接合墊至該基板。 第一晶片、該異方性導電膠層、該等導 及該基板上表面之一部分。 參考圖2 '、用以說明根據本發明第一實施例之堆疊晶
〇 \85\85892 DOC 1228305 片封裝構造之製造方法。 首先’提供一第一晶片12，該第一晶片12具有一線路 面12 1及一非線路面丨22，其中該線路面丨2 1具有複數個 覆晶接合墊123及複數個位於該等覆晶接合墊丨23周圍之 線接合墊124。較佳者，該等覆晶接合墊123及該等線接 合塾124係先鍍金，其目的係防止線接合墊124在接續製 程中因高溫而氧化。接著，將該第一晶片12之非線路面 122利用一膠層（圖中未示）黏貼於一基板n之上表面 U 1，該膠層係先以點膠的方式塗佈在該基板之上表面 111 ’然後表第一晶片12再以貼晶片製程（chip attachment ) 貼上。 接著’提供一第二晶片13，該第二晶片13同樣具有一 線路面131及一非線路面132，其中該線路面ι31具有複 數华1凸塊（bump) 1 33。該第二晶片η上之凸塊133可利 用習知的 C4 (Controlled Collapse Chip Connection)製程形 成’其係先在晶片之晶片銲墊（bonding pad)上形成一球下 金屬層（Under Bump Metallurgy，UBM)，之後，在 UBM 上 形成凸塊133。該等凸塊133可以是錫鉛凸塊或是金凸塊， 較佳為金凸塊。 接著，將該第二晶片13置於該第一晶片12上方，使該 等凸塊133面對且對齊該等覆晶接合墊}23之後，以圖中 请頭所示方向加壓，且於加壓過程中同時加熱，俾使該第 一晶片13及該第一晶片12接合在一起。 在熱壓接合過程中，該等凸塊133和該等覆晶接合墊
O:\85\85892.DOC 1228305 123均有塑性變形（Plastic Deformation)產生，内應力交 互作用使該等凸塊133和該等覆晶接合墊123緊緊接合在 一起。因此就不需要傳統之迴焊製程，而可以避免線接合 墊124因迴焊之高溫而發生氧化之情形，同時可省卻迴焊 爐（reflow oven)的使用。在其他應用中，熱壓接合過程 中加上超音波震動而為超音波熱壓合，其可以在更低之溫 度下進行接合工作。
然後，將導線（圖2中未顯示）係利用習知的線銲（wiR bonding)技術分別電性連接該第一晶片12之線接合墊Η# 至該基板上表面111之線接合墊113。接著，利用習知的 塑膠模塑法形成-封膠（圖2中未顯示）包覆該第一晶片 12、第二晶片13以及該基板上表面lu之—部分。最後， 以習用之方法將錫球（圖2中未顯示）形成㈣基板下表面 112;之錫球銲塾上，即可製得如圖i所示之堆疊晶片封裝 構造10。 參考圖3,係用以說明根據本發明第二實施例之堆疊曰£ 片封裝構造之製造方法。 首先，提供一第一晶片22及一基板21，該第__晶片22 基板21及其結合方式係與第_實施例相同。 接著，提供-第二晶片23，該第二晶片U係與第」 施例相同。將該第二晶片23置於該第—晶片U上方，右
該第二晶片23上之凸塊233面對且對齊第—晶片J 覆晶接合墊223。 然後，提供提供一異方性導電膠層
O:\85\85892.DOC -9- 1228305 conductive adhesive film，ACF)26，該異方性導電膠層 26 係位於該第二晶片23與該第一晶片22之間，通常係先塗 佈於第一晶片22之線路面221上。之後，以圖中箭頭所 示方向加壓，且於加壓過程中同時加熱，使該第二晶片 23、該異方性導電膠層26及該第一晶片22接合在一起。 孩異方性導電膠層26内導電粒子大小、數目和該凸塊 23 3覆曰曰接合塾223尺寸存在適當的關係，可使當該第 二晶片23、該異方性導電膠層26及該第一晶片22接合 在一起後，導電性僅於該等凸塊233與該等覆晶接合墊 223間之方向發生，而晶片22、23或基板2ι之平面方向 則不具導電性。此外，該異方性導電膠層26可以緊緊將 省第一曰曰片23及該第一晶片22接合在一起，因此就不需 要傳統之迴焊製程，而可以避免線接合墊224因迴焊之高 溫吊發生氧化之情形。 其餘 < 打線、封膠及錫球裝設等製程皆與第一實施例相 同。 參考圖4 ,係根據本發明第二實施例之堆疊晶片封裝構 造=製造方法所製成之封裝構造，其包括：-基板21、 一第一晶片22、一楚-曰 罘一日曰片23、一兴方性導電膠層26、 複數條導線24及一封膠25。 該基板21且右 、 /、有上表面211及一下表面212，該基板 之下表面212包括複數個錫球214。 、⑼、 片22具有一線路面221及一非線路面222 , 其中該線路面221具有複數個覆晶接合整223及複數個位
O:\85\85892.DOC 1228305 於該等覆晶接合墊223周圍之線接合墊224。該等線接合 墊224係鍍金。該非線路面222係黏貼於該基板之上表面 211 〇 該第二晶片23係位於該第一晶片22上方，該第二晶片 23具有一線路面231及一非線路面232，其中該線路面 231具有複數個凸塊233，該第二晶片23之凸塊233係面 對且對齊該第一晶片22之覆晶接合墊223。該等凸塊233 可以是錫錯凸塊或是金凸塊。 該異方性導電膠層26係置於該第二晶片23與該第一晶 片22之間，該第二晶片23係透過該異方性導電爆層26 黏貼於該第一晶片22上。該異方性導電膠層26使導電性 僅於該等凸塊233與該等覆晶接合墊223間發生。 该等導線24係用以電性連接該等線接合塾224至該基 板21。 邊封膠25係包覆該第一晶片22、該異方性導電膠層 26、該等導線24、該第二晶片23以及該基板上表面2ιι 之一部分。 上述實施例僅為說明本發明之原理及其功效，並非限制 本發明，因此習於此技術之人士對上述實施例進行修改及 變化仍不脫本發明之精神。本發明之權利範圍應如後述之 申請專利範圍所列。 【圖式簡單說明】 圖1顯示習用之堆疊晶片封裝構造之剖視示意圖； 圖2顯示根據本發明之第一實施例之堆疊晶片封裝構 O:\85\85892.DOC -11 · 1228305 造之製造方法之示意圖； 圖3顯示根據本發明之第二實施例之堆疊晶片封裝構 造之製造方法之示意圖；及 圖4顯示根據本發明之第二實施例之堆疊晶片封裝構 造之剖視示意圖。 【圖式元件符號說明】 10習用之堆疊晶片封裝構造 11 基板 111 上表面 112下表面 113線接合墊 114錫球 12 第一晶片 121;線路面 122 非線路面 12 3覆晶接合塾 124線接合墊 13 第二晶片 13 1 線路面 13 2非線路面 133凸塊 14 導線 15 封膠 20 堆叠晶片封裝構造 21 基板 211上表面 _ 212下表面 214錫球 22 第一晶片 221 線路面 222非線路面 223覆晶接合墊 2 2 4線接合塾 23第二晶片 ® 2 3 1線路面 232 非線路面 233錫鉛凸塊 24 導線 25 封膠 26 異方性導電膠層
O:\85\85892.DOC -12-

Claims (1)

1228305 拾、申請專利範圍： 1. 一種堆疊晶片封裝構造之製造方法，其包括： 〇)提供一第一晶片，該第一晶片具有一線路面及一非線 路面’其中該線路面具有複數個覆晶接合墊及複數個 位於該等覆晶接合墊周圍之線接合墊； (b) 將該第一晶片之非線路面黏貼於一基板之上表面； (c) #疋供第一曰曰片，該第二晶片具有一線路面及一非線 路面，其中該線路面具有複數個凸塊； (d) 將該第二晶片置於該第一晶片上方，使該等凸塊面對 且對齊該等覆晶接合墊； t (e) 以熱壓合方式使該第二晶片及該第一晶片接合在一 起； (〇電性連接該等線接合墊至該基板；及 (8);形成一封膠體包覆該第一晶片、第二晶片以及該基板 上表面之^--部分。 2·如申請專利範圍第i項之方法，其中步驟⑷之後更包括： U1)將該等線接合墊鍍金。 3·如申請專利範圍第1項之方法，其中步驟⑷之後更包括： (al)將該等覆晶接合墊及該等線接合墊鍍金。 4·如申請專利範圍第^之方法，其中該等凸塊係為錫鉛凸 塊。 5·如申請專利_ 1項之方法，其中該等凸塊係為金凸 塊。 6.如申請專利範圍第丄项之方法，其中步驟⑷之後更包括： O:\85\85892.DOC 1228305 (dl)提供一異方性導電膠層，該異方性導電膠層係置於該 第二晶片與該第一晶片之間，該異方性導電膠層使導 電性僅於該等凸塊與該等覆晶接合墊間發生。 7·如申請專利範圍第1項之方法，其中步驟（e)之熱壓合方 式係為超音波熱壓合。 8·如申請專利範圍第1項之方法，其中步驟（g)之後更包括： (g 1)形成複數個錫球於該基板之下表面。 9· 一種堆疊晶片封裝構造，其包括·· 基板’其具有一上表面及一下表面； 弟 曰曰片’其具有 >一線路面及一非線路面，，其中該 線路面具有複數個覆晶接合墊及複數個位於該等覆晶接 合墊周圍之線接合墊，該非線路面係黏貼於該基板之上 表面； 厂第二晶片，位於該第一晶片上方，該第二晶片具有 一線路面及一非線路面，其中該線路面具有複數個凸 塊’該等凸塊係面對且對齊該等覆晶接合墊； 一異方性導電膠層，係置於該第二晶片與該第一晶片 之間’該異方性導電膠層使導電性僅於該等凸塊與該等 覆晶接合塾間發生； 複數條導線，係用以電性連接該等線接合塾至該基 板；及 一封膠，係包覆該第一晶片、該異方性導電膠層、該 等導線、該第二晶片以及該基板上表面之一部分。 1〇·如申請專利範圍第9項之構造，其中該等線接合墊係鍍 O:\85\85892 DOC -2 - 1228305 金。 11. 12. 13. 14. 如申清專利範圍第9項之構造， 等線接合塾係鍍金。 如申請專利範圍第9項之構造， 塊。 其中該等覆晶接合墊及該 其中該等凸塊係為錫鉛凸 如申請專利範圍第9項之構造，其中該等凸塊係為金凸 塊。 如申請專利範圍第9項之構造，其中該基板之下表面更包 括複數個錫球。 O:\85\85892 DOC
TW092120518A 2003-07-28 2003-07-28 Structure of stacked chip packaging structure and manufacture method of the same TWI228305B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW092120518A TWI228305B (en) 2003-07-28 2003-07-28 Structure of stacked chip packaging structure and manufacture method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092120518A TWI228305B (en) 2003-07-28 2003-07-28 Structure of stacked chip packaging structure and manufacture method of the same

Publications (2)

Publication Number Publication Date
TW200504966A TW200504966A (en) 2005-02-01
TWI228305B true TWI228305B (en) 2005-02-21

Family

ID=35668127

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092120518A TWI228305B (en) 2003-07-28 2003-07-28 Structure of stacked chip packaging structure and manufacture method of the same

Country Status (1)

Country Link
TW (1) TWI228305B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7824960B2 (en) * 2007-05-22 2010-11-02 United Test And Assembly Center Ltd. Method of assembling a silicon stack semiconductor package
TWI457882B (zh) * 2011-02-18 2014-10-21 E Ink Holdings Inc 顯示裝置

Also Published As

Publication number Publication date
TW200504966A (en) 2005-02-01

Similar Documents

Publication Publication Date Title
US6278184B1 (en) Solder disc connection
CN101252093B (zh) 电子元件和电子装置的制造方法、电子元件以及电子装置
US20100207279A1 (en) Semiconductor package with ribbon with metal layers
CN100440494C (zh) 半导体器件及其制造方法
CN101887872A (zh) 半导体芯片的散热封装构造
JP3836010B2 (ja) 半導体装置
TW201023305A (en) Flip-chip package structure and the die attach method thereof
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
JPH1126922A (ja) チップ実装方法
JP3269390B2 (ja) 半導体装置
TWI228305B (en) Structure of stacked chip packaging structure and manufacture method of the same
JPH0997815A (ja) フリップチップ接合方法およびそれにより得られる半導体パッケージ
KR100379823B1 (ko) 반도체집적회로장치의제조방법
KR100614564B1 (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP5065657B2 (ja) 電子装置およびその製造方法
JP2003297874A (ja) 電子部品の接続構造及び接続方法
JP2004247621A (ja) 半導体装置およびその製造方法
TWI801483B (zh) 簡易型電路板與晶片之封裝結構
JPH11288975A (ja) ボンディング方法及びボンディング装置
CN101800181A (zh) 覆晶封装结构的制造方法
TWI292945B (en) Chip package
TWI239086B (en) Circuit board structure integrated with semiconductor chip and method for fabricating the same
JP2003045911A (ja) 半導体素子の実装構造および実装用配線基板
TW445555B (en) Method for packaging semiconductor flip chip and its structure
US7759791B2 (en) High density IC module

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent