TWI228220B

TWI228220B - System boot using NAND flash memory and method thereof

Info

Publication number: TWI228220B
Application number: TW092104002A
Authority: TW
Inventors: Seok-Heon Lee; Jae-Young Lee; Young-Joon Choi; Seok-Cheon Kwon
Original assignee: Samsung Electronics Co Ltd
Priority date: 2002-03-08
Filing date: 2003-02-26
Publication date: 2005-02-21
Also published as: EP1343082A2; EP1343082A3; JP4819301B2; CN1447227A; JP2003271391A; EP1343082B1; TW200304063A; CN1307532C

Description

1228220 案號92104002 气3年I丨月1曰修正___ 五、發明說明（1) 發明所屬之技術領域本發明是有關於一種用以啟動電腦裝置之系統，且特別是有關於一種使用反及快閃記憶體啟動之系統及其啟動方法。先·前拮術在每一個典型的個人電腦（pC)或如個人數位助理 (pda)的電腦裝置之中，在PC或裝置被開啟的時候會執行個安裝在基本輸入/輸出服務（Basic Input/Output Service，BI0S)中的程式。藉由執行此BI〇s程式，就可以執行一些初始化的功能。這些功能一般包括：檢查CM〇s設疋以獲取個人設定值；載入中斷處理程序與裝置驅動程序；初始化暫存器與電源管理；執行所安裝的元件或如磁碟機專週邊元件的開機自我測試（p〇wer — 〇n self — test， POST);顯示系統設定值；判斷哪些元件為可開機的；以及初始化自我啟動程序。一般來說，一個B丨〇s (或啟動）程式係。儲存在唯讀記憶體（read 〇nly mem〇ry，R〇M)，可抹示私式化唯口賣δ己憶體（erasab 1 e p㈣㈣匕1 e rea(j Ofly memory，EPR〇M)，或非或式邏輯（N〇R)快閃記憶體 ^ u如=啟動程式是儲存在R〇M當中，那麼因為R0M是非揮係’.此就不能更改所儲存的程式。要對所儲：何的微小修改，都得更換麗才能完成。而存的程式；Π在來說’假如要除。EPROM的刪；^進m先前所儲存的程式予以刪 -1^5遇進一步需要—個額外的元件或裝置。

案號 92104002 I I 1228220 修正月曰五、發明說明（2) 因此，如果啟動程式是被儲存在R〇M或EpR〇M中，那麼就不谷易對此啟動程式進行必要的修改或更新。在啟動程式儲存於非或式邏輯（NOR)快閃記憶體的情況中，在給定記憶體儲存容《的條件下，NOR快閃記憶體需要更大的尺寸，而且在製造上也更加昂貴。内部介面方塊15包含用來與NAND快閃記憶體18聯繫的 NAND ”面邏輯28 ’以及經由系統匯流排17而與系統記憶體 19或記，體控制器14聯繫的NOR介面邏輯29。此一N0R介面邏輯2^9 =傳統用來在N〇R快閃記憶體與記憶體控制器及/或色統忑fe體之間做為聯繫之用的電路〇假如快閃記憶體是

第9頁第1圖所，不的是以NAND快閃記憶體來儲存BI0S的系統的，子，其/係被揭露於美國專利第5535357號之中。請參考第1圖，系統1〇包括了一個系統匯流排17，結合NAND快閃圮fe體1 8與内部介面方塊丨5的組合晶片丨6，以及用來控制組合晶片1 6與系統記憶體丨9的控制器丨丨。控制器丨丨可以是一個中央處理單元（CPU)，此中央處理單元具有一個用來執=計算功能的CPU核心12，記憶體控制器14，以及在控制器11裡面的一個内部系統匯流排13。記憶體控制器14 計算NAND快閃記憶體18與系統記憶體丨9之間的記憶映圖 (map)，以及使用内部介面方塊15，此内部介面方塊^係用於根據記憶映圖所執行之聯繫（；111忟1^3(^1^)功能上。此内部介面方塊丨5暫時儲存位於如暫存器或隨機存取記憶體（RAM)之一儲存裝置内的NAND快閃記憶體裝置中的資料，並士在圮憶體控制器丨4的控制之下，經由系統匯流排 1 7而將，二暫日守儲存的資料傳送到系統記憶體中。 1228220 _ 案號 92104002 五x發昍约昍月修正曰

Q 發明說明（3) NOR快間記憶體，那麼，麵介面邏輯28就不需要將來自、，己憶體的訊號轉換成符合，_介面方式，（孰習該項技 =者可能將此用語稱為"R0M介面方式，，）的訊號，其、址’ NOR介面方式’是一種根據一個位元組/字元單元的位 ^ fi ^ ^ ^ ^ ^ ^ ^ ^ t # # It ^ ^ 〇 ^ . ;丨面方式所做的資料傳輸就不是隨機存 :資：，猎由一個區塊位址與一個指令來傳輸區塊單元中糸統1 0使用N A N D介面方式，蔣]^ μ n a 料經由NAND介面邏輯28僂、关$丨由立、4 §己憶體1 8的資 _人傳迗到内部介面方塊15，並使用 jK "面方式將這些資料經由N〇R介面意體19。既然在存取嶋快閃記憶體i 、^麵介面方式與_介面方式等兩階段，/頁的速度。再者，由於藉著記憶體控二二取儲存在快閃記憶體裝*中㈣動碼時所需的時了：來存效能的一種測量方式’因此此種裝置的刦二:疋糸統法達到最理想的目標。 ’、、、、行效率並無入至=介=ΓΓ憶體18的所有資料都必須被载人」:: 也需要能支援_盘_兩插據此，如第1圖所示之系統1〇就可能遭遇 Y曰很 _人佳執行效率的問題。 j回成本與提供具有CPU核心，系統記憶體，以間之資料的介面的一種系統，此系統:為…溝 1228220 月一修正 -----^皇號 92104002 五、發明說明（4) 存至少一啟動碼之NAND快記憶體之控制_秫Μ彳4。心，用以協調至NAND快閃來之啟私Ϊ ΐ 輸與從ΝΑ〇快閃記憶體經由介面而

動碼的接收的啟動聯繫器；以及快閃記愔鰣二〜 ⑺木储存存取NAND r j而付之啟動碼的隨機存取記憶體(關，其佳地，之啟動包括藉CPU核心自RAM中讀取啟動碼、。較啟動碼包括了一個系統初始化程式以及一個拷貝指根據本發明之一實施例面邏輯以聯繫NAND快閃記憶則被整合入啟動聯繫器之中

，啟動聯繫器包括一個“汕介體’而用來儲存啟動碼的RAM

在另一個實施例中，RAM是在啟動聯繫器之外。此系統更包括用以將C P U核心的初始化操作延遲到啟被存入RAM之後的一個延遲器。此延遲器是由啟動聯繫器所施行，而介面則是由記憶體控制器所施行。此記七體控制器包括一個NAND介面邏輯以藉其與NAND快閃記憶f 以N A N D介面方式做聯繫。

根據本發明的另一個實施例，RAM是經由第一近端匯流排而連接到CPU核心的快取記憶體。此系統更包括將啟動聯繫器連接到快取記憶體的一個包裝器（wrapper)。第二近端匯流排則將啟動聯繫器直接連接到快取記憶體上。在一實施例中，此系統更包括一個記憶體控制器，以經由介面與系統匯流排來控制NAND快閃記憶體與系統記憶體，其中，此介面包括用以阻止記憶體控制器與啟動聯繫器同時存取系統匯流排的裝置。根據本發明的另一個實施例，提供了具有CPU核心，

10934pifl.ptc 第11頁修正 1228220 ^ ----92104002 五、發明說明（5) 系統記憶體，以及用來在二者之間溝通資料之介面的一種系統，此系統包括：用來儲存作業系統程式的一個N A N D快閃記憶體；以及用以儲存啟動碼的，其中，系統的啟動包括以CPU核心將啟動碼從R〇M中讀取出來。較佳地，作業系統程式在初始化的時候就被拷貝到系統記憶體中，而cpiJ則藉著存取系統記憶體來執行此作業系統程式。根據本發明的又一個實施例，提供了具有CPU核心，系統記憶體，以及用來在二者之間溝通資料之介面的一種系統，此系統包括：用來儲存啟動碼的NAND快閃記憶體；經由系統匯流排而連接到NAND快閃記憶體，以藉此從NAND 快閃記憶體接收啟動碼的一個啟動聯繫器，此啟動聯繫器包括一個用來儲存啟動碼的RAM，其中，系統的啟動包括以CPU核心將啟動碼從RAM中讀取出來。本發明的另一方面提供了具有CPU核心，系統記憶體，以及用來在二者之間溝通資料之介面的一種系統，此系統包栝：用以儲存作業系統程式的一個NAND快閃記憶體；用以設定初始化參數的多個耦合接腳；以及在接收到系統初始化信號的時候將作業系統拷貝到系統記憶體中的拷貝邏輯電路’其中，CPU核心藉由存取系統記憶體來執行此作業系統程式。本發明的又一方面提供了具有CPU核心，系統記憶體，以及用來在二者之間溝通資料之介面的一種系統，此系統包栝：用以儲存至少一個啟動碼的快閃記憶體；用以協調至快閃記憶體之控制信號的傳輸與從快閃記憶體經由

10934pifl .ptc 第12頁

介面而來之啟動碼的接收的啟動聯繫器；用來選擇性控快閃記憶體的第一與第二記憶體控制器；以及根據快G/ 憶體之形式以選擇操作第一與第二記憶體控制器之一 2 擇器。避快閃記憶體是NOR或NAND快閃記憶體。第一記憶體控制器包括一個NOR介面邏輯，而第二記憶體控制器則包括一個NAND介面邏輯。此系統較佳地更包括用來儲存從快閃記憶體所接收到之啟動碼的RAM ’而選擇器則包括用來選擇操作第一或第二記憶體控制器的一個選擇接腳。在包括CPU核心，系統記憶體與記憶體控制器的電腦裝置中，根據本發明之啟動方法包括下列步驟：預先將啟動碼儲存在NAND快閃記憶體中，接收系統初始化信號，將啟動碼從N A N D快閃§己fe體傳送到r a Μ中，以及由c P U核心來執行儲存在RAM中的啟動碼。此方法更包括下列步驟：在接收到系統初始化信號的時候，暫停CPU核心的執行直到將啟動碼從NaND快閃記憶體傳送到RAM中的步驟完成為止。式：第2圖顯示了根據本發明之一實施例之使用反及快閃記憶體之系統。睛參考第2圖’什异系統2 〇包括了一個控制器2 1、系統匯流排1 7、反及（NAND)快閃記憶體丨8與系統記憶體丨9。此計算系統20是電腦裝置，如個人數位助理（pDA)、掌上

l〇934pifl.ptc 第13頁修正 0 1228220 案號 92_ 五、發明說明（7) 化程式（通常指啟動碼）所啟動之系統，的組成要件。控制器21具有中央處理單元（CPU)核心12、内部系統匯流排13、記憶體控制器14、啟動聯繫器25與介面27。控制ϋ21可以做成一個單獨的半導體晶片，且通常可以控制與官理任何記憶體，如NAND快閃記憶體丨8與連接至系統匯流排1 7的系統記憶體1 9。系統匯流排17係用來做控制器21、ΝΑ〇快閃記憶體18 與系統記憶體1 9的資料傳輸。 NAND快閃記憶體丨8儲存了用來啟動系統2〇的啟動碼，而且還可以進一步儲存作業系統（〇 s)與其他程式或資料。作業糸統可以是微軟磁碟作業系統（D〇s)或視窗系統 (WMDOWS)，其係於啟動或初始化程序之後’由控制界21 執订來控制系統20。儲存在NAND快閃記憶體18内的資可以是根據使用者需求的使用者儲存裝置設定碼與指示如何使用應用程式的軟體碼。系統記憶體19最好是動態隨機存取記憶體（Dram)，复係用來做為儲存資料 '指令與其他物件的的主記悚 /、 CPU核心12執行0S、應用程式與操作程式。内部系 =流排1 3將資料傳輸至CPU核心！ 2，從cpu核心）2向外傳二料，並在記憶體控制器丨4與啟動聯繫器2 5之間傳遞資雨根據本發明之此一實施例，在初始化之先被儲存在N娜快閃記憶體18之中。在初始化的=馬= 存在NMD快閃記憶體18内的啟動碼會被傳輸給啟動聯繫！ ^之中的内部RAM 26 „NAND介面邏^^nand快閃圮，产= 1228220

案號 92104002 五、發明說明（8) 18 =互溝通，並且將儲存在—〇快閃記憶體μ裡面的啟動碼給内部RAM 26。在啟動碼的傳輸完成之後，cpu核心2就會執行包括系統初始化碼與拷貝迴圈指令碼在内的 2動碼。在執行系統初始化碼的時候，系統初始化碼會初 ^ =控制器2 1、NAND快閃記憶體} 8，系統記憶體} 9與周邊 f置:拷貝迴圈指令引導將作業系統或其他儲存的資料拷 M : 'fi!系統:己诫體1 9之中。在任何時候，作業系統或其他從 I"夬閃。己丨思體被載入的資料的大小都可以由啟動碼所設定的值，或是由啟動聯繫器25中的硬體邏輯來決定。既 ^聯繫益25只需要包括一個NAND介面邏輯而非N0R與 NAND;丨面邏輯兩者（見第丨圖），啟動聯繫器25的大小就合圖中的介面方塊15來得小。再者，既然内部ram 26 只需要儲存啟動碼，内部RAM 26的容量就會比必須儲有NAND快閃記憶體18的資料的介面方塊15還要小。因此，根據本發明之系統20的成本就會比第1圖的低。个付尺口記憶體控制器1 4控制並管理記憶體操作，該些記憶操作包括將作業系統或儲存在NMD快閃記憶體18中的^ 經過系統匯流排1 7而寫入到系統記憶體丨9之中，或從統記憶體19之中讀取資料。纟這些操作中，記憶體控制器 14執行NAND快閃記憶體18與系統記憶體19之間的記憶體映象（memory mapping) 〇、並且將儲存在NAND快閃記

接下來將敘述第2圖中的開啟的時候，啟動聯繫器2 5 源啟動訊號與系統重置訊號）

10934pifl.ptc 系統2 0的操作。當系統2 〇被接收系統初始化訊號（如：電第15頁修正 1228220 案號 92104002 ^主(| 月^|日一五、發明說明（9) 憶體1 8之中的啟動碼傳輸給系統記憶體1 9。在啟動碼被傳輸給内部RAM 26的時候，啟動聯繫器25產生一個用來暫停CPU核心1 2操作的控制訊號。在啟動碼的傳輸結束之後，控制訊號就會被重置，而CPU核心12就會啟動並執行後啟動操作’（post-booting operation)。

換個想法，在控制器2 1中的延遲器（未繪示）可以被用來暫停CPU核心1 2的操作。舉例來說，系統初始化訊號 (如·電源啟動訊號與系統重置訊號）會同時被施加至啟動聯繫器2 5與連接到C Ρ ϋ核心1 2的延遲器上。系統啟動訊號會被延遲到啟動碼被從NAND快閃記憶體18傳輸到内部RAM 26之後才會到達。延遲器可以以延遲電路或軟體來實施。因此’延遲器可以被設定成用來延遲一段與啟動碼傳輸時所需要的時間實質相同或較其略大的時間。在CPU核心12啟動的時候，儲存在内部之中的啟動碼就會被執行。藉由執行啟動碼中的系統初始化碼，系統20的硬體就會被初始化。藉由執行啟動碼中的拷貝迴圈指令碼，CPU核心1 2就可以讀出儲存在NAND快閃記憶體

18内的其他資料或如作業系統等程式。在較佳的情況下，這些操作疋以一頁（page)為單位而經過介面ϋ與啟動聯繫器25的NAND介面邏輯28來執行。在這之後，cpu核心12經過5己彳思體控制器1 4與介面2 7 ’將其他資料或如作業系統等权式拷貝至系統記憶體1 9。在其他資料或如作業系統等程式的拷貝操作完成之後’就會開始執行作業系統。因此，當啟動程序完成的時候，從系統記憶體丨9而來的作業系統將驅動系統20。

10934pifl.Ptc 第16頁 1228220 Μ% 92104009 五、發明說明（10)

根據本發明之此一實施例，此啟動程序最先是將儲存在NAND快閃記憶體18中的啟動碼拷貝到内部RAM 26之中，而之後將作業系統傳輸至系統記憶體1 9的操作則是以單一階段的NAND介面來完成。與第1圖中所見的兩階段介面方式（亦即’ NAND介面方式與N0R介面方式）相比，可以發現本發明實現了較快的啟動速度。之後將參照第2圖與第3圖，更詳細地解釋藉著啟動聯繫器2 5項出儲存在n A N D快閃記憶體中之啟動碼與將所讀出的啟動碼傳輸到内部RAM 26的程序。第3圖繪示了根據本發明之一較佳實施例在將啟動碼自NAND快閃記憶體中讀出時的時序圖。啟動聯繫器25輸出控制訊號（如：CLE，ALE，CE， WE，RE與R/B)，以回應於系統初始化訊號而讀出儲存在 NAND快閃記憶體中的啟動碼。讀取指令以〇〇h產生於位址 adO，adl與ad2。系統初始化訊號包括電源啟動訊號（當系統電源被啟動的時候產生），系統重置訊號或重新重置訊號。指令拴鎖致能訊號（CLE)會在一個預定的指令被輸入到NAND快閃記憶體18的時候有效（activated)。位址拴鎖致能訊號（ALE)則會在一個預定的位址被輸入到NAND快閃記憶體1 8的時候有效。 NAND快閃記憶體1 8回應於有效（如邏輯高）指令拴鎖致能訊號（CLE)，有效（如邏輯低）晶片致能訊號（CE#)，以及有效寫入致能訊號（WE#)而經由系統匯流排17來接收讀取指令0 Oh。在此處，π Γ代表的是以邏輯低狀態為有效的訊

10934pifl.ptc 第17頁修正

1228220 w Q _ 案號92104002 4 /年丨（月1 五、發明說明（11) ' 號0 N A N D快閃記憶體1 8也回應於有效位址拾鎖致能訊號 (ALE)，有效晶片致能訊號（CE#)，以及有效寫入致能訊號 (WE# )而經由系統匯流排丨7來接收一個位址。所產生之位址的數量可以根據NAND快閃記憶體位址階段選擇訊號來設定。根據本發明之此一貫施例’在第3圖中顯示了 n a N D快閃記憶體1 8的三階段定址，然而熟習此技藝者可輕易知曉其定址程序並非僅限於此，NAND快閃記憶體位訊號可使用三或更多階段的定址。止…擇根據本實施例，啟動聯繫器2 5產生讀取指令〇〇h來讀出儲存在NAND快閃記憶體1 8之中的啟動碼，之後並產生位址adO。回應於讀取指令〇〇h與位址ad〇，adi與 ad2，所儲存的啟動碼會以頁為單位被讀取出來。所讀取、出來的資料將會被暫時儲存在1^〇快閃記憶體丨 # 衝器（未繪示）之中。的門。丨鲮、，隨著備妥/忙碌訊號R/B#的有效邏輯（低）出現，將* ί(Λ啟傳至内部緩衝器的拷貝操作就完成了’。而^ 者備文/忙碌訊號R/B#的無效邏輯（高）出現，將資料（啟童此為DO，D1，D2與D3)傳至内部緩衝器的拷貝就向未元成。隨著讀取致能訊號RE#的有效出現，内部緩衝器中的資料D0，D1，”與⑽就會被子在流排17。之後，在系統匯流排17上的資侧傳二至= 會被傳輪到内部RAM 26。 W，02與[) 根據本發明之一較佳實施例，啟動聯繫器 1228220 案號 92104002 年 ll 月 6—曰絛正_ 五、發明說明（12) 系統初始化訊號而在CPU核心1 2的操作中造成暫停或延遲，並且同時較佳地經由NAND介面邏輯28與介面27輸出如 CE#，CLE，ALE，WE#，RE#，與R/B# 的控制訊號到NAND 快閃記憶體18。回應於如CE#，CLE，ALE，WE#，RE#，與 R / B #的控制訊號，從N A N D快閃記憶體1 8所讀取出來的資料會經由NAND介面邏輯28與介面27被傳送到啟動聯繫器 25。啟動聯繫器25將啟動碼儲存在内部RAM 26，並在之後將CPU 12的暫停解開。換另一個方式，cpu核心被延遲一段比將啟動碼儲存於内部r A Μ 2 6時所需時間還長的時段。此延遲器可以是一個可調整的計時器。因此，當cpu 核心1 2被暫停的時候，儲存在NAND快閃記憶體1 8中的啟動碼就會被傳輸到内部RAM 26。在此之後，執行載入於内部R A Μ 2 6的啟動碼中的系統初始化碼會初始化系統2 〇的硬體。而且，藉由執行啟動碼中的拷貝迴圈指令，CPU核心1 2較佳地使得作業系統由 NAND快閃記憶體1 8經過記憶體控制器1 4與介面2 7傳輸到系統記憶體19。介面27之中的多工選擇或資料選擇電路（未緣示）多工存取系統匯流排1 7，藉此以避免記憶體控制器 1 4與啟動聯繫器2 5在同時存取系統匯流排1 7。在完成將作業系統拷貝到系統記憶體1 9的操作之後，b 就可以從系統記憶體1 9執行作業系統，並從該處驅動系統 20 〇

根據本發明之使用NAND快閃記憶體之啟動系統的第二實施例纷示於第4圖中。根據此實施例，内部RAM 33被置 & & &動聯繫器32之外。從啟動聯繫器32存取内部RAM

10934pifl.ptc 第19頁

1228220 案號 92104002 五、發明說明（13) 33較佳地是經由内部系統匯流排13 ;在其他方面，從NAND 快閃記憶體18而來的資料傳輸操作與之前所述者相同。根據本發明之使用NAND快閃記憶體之啟動系統的第三實施例繪示於第5圖中，從啟動聯繫器32存取内部RAM 33 較佳地是經由獨立匯流排（private bus)34 ;在其他方面，從NAND快閃記憶體18而來的資料傳輸操作與之前所述者相同。利用獨立匯流排34將資料載入至内部，可以減少從NAND快閃記憶體18傳輸啟動碼所需的時間，藉此將此增進糸統效能。根據本發明之使用NAND快閃記憶體之啟動系統的第四實施例繪不於第6圖中。第6圖中的系統5 〇包括了一個控制器51，一個NAND快閃記憶體18，一個系統匯流排17與一個系統記憶體1 9。控制器51包括了一個啟動聯繫器52，一個cpu核心 1 2 ’ 一個内部系統匯流排丨3，以及一個内部RAM 5 3與具有 NAND介面邏輯28的記憶體控制器54。如第6圖所示，内部 RAM 53係位在啟動聯繫器52之中，但内部RAM53也可以如第4圖與第5圖所示者一樣，位於啟動聯繫器5 2之外。根據此實施例，記憶體控制器54係用以控制系統記憶體丨9與直接存取NAND快閃記憶體1 8。因此，根據此實施例之記憶體控制器5 4可以執行如第2圖所示之介面2 7所執行的功能。啟動聯繫器52回應於系統初始化訊號而暫停CPU核心 12的操作，並且同時藉著使用NAND介面邏輯28的^〇介面方式，透過内部匯流排丨3將儲存在^〇快閃記憶體丨8之内的啟動碼讀取出來。之後，啟動聯繫器5 2將所讀出的啟動

10934pifl.ptc 第20頁 1228220

案號 92104002 五、發明說明（14) 碼載入到内部鹽53之内。此系統初始化訊號係回應於電源開啟祝號或重置訊號而產生的訊號。藉由執行啟動碼中的系統初始化碼，就可以初始化系統20的硬體。而藉由執行啟動碼中的拷貝迴圈指令碼， CPU核心1 2就能經由記憶體控制器5 4而讀出儲存在NAND快閃記憶體18之内的作業系統，並將此作業系統載入至系統記憶體^中。在將作業系統拷貝到系統記憶體_操作結束之後，就可以從系統記憶體丨9中執行作業系統。根據本發明之使用NAND快閃記憶體之啟動系統的第五實施例顯不於第7圖中。控制器61包括一個cpu核心12、一個啟動聯繫器62、-個内部系統匯流排13、—個記憶體控制器5=-個内部RAM 63。必須注意的是，内部議位於啟動聯繫器6 2之外。啟動聯繫器62回應於系統初始化訊號而暫停核心 12的操#，並且同時藉著使用記憶體 = 28,介面方式將儲存在麵快閃記憶體18之= 啟動碼項取出來。之後，啟無碗般口傻啟動聯繫态62將所讀出的啟動碼透過内部糸統匯流排13而載入到内部RAM 63之内。 -,f: Ϊ本發：之使用NAND快閃記憶體之啟動系統的第六貝也例,.，，頁不於第8圖中。控制器71包括了一個cpu核心12，一個區域匯流排75，一個快取記憶體73，一個包 (=6Γ)二，系統匯流排13，-個記憶。 7=:: 4。包裝器72用以溝通區域匯流排丨; 排13。包裝器72較佳地為執行時可選擇 1麵 !£制，快取記憶體欠體程式或硬體。快取記情

10934pifl.ptc 第21頁五、發明說明（】5) 體73置放於CPU核心12会蕲卩主μ + 憶_存取時間比第存常用的資料。快取記 Λ ^ ^ ώ ^ Λη A 圖之内的存取時間還要短。況中，啟；轉器74;;=? =快：記憶體73的狀 cp—2 在nand快閃記憶體18之内的啟動碼讀取出來之r啟動 :繫=所讀出的啟動碼透過包裝器72與區域丄之！。此一使用根據本實施例之系統决 9 、、、。己丨思體7 3的較短存取時間而變得更〜2本=之使用咖快閃記憶體之啟動系統的第七二Hi 中。控制器81包括一個第二區域匯流排82以在快取記憶體73與啟動聯繫器74之間傳遞資料。第 ^圖y中七的啟動聯繫為74與第8圖中的啟動聯繫器以相同的方式操作。 =動繫态74回應於系統初始化訊號而暫停⑶^核心 1 2的操作，並且同時藉著使用記憶體控制器54的—⑽介面邏輯28的NAND介面方式將儲存在NA〇快閃記憶體18之内的啟動碼f買取出|。在這之後，啟動聯繫器74會透過個別匯流排（pnvate bus)82而將所讀出的啟動碼寫入（拷貝、載入並傳輸）至快取記憶體73之中。在將啟動碼儲存至快取記憶體73之後的後續操作除了使用到個別匯流排82之外，都與第6圖所示者相同。根據本發明之使用NAND快閃記憶體之啟動系統的第八實施例顯示於第10圖中。控制器91包括一 … 1228220

案號 92104002 五、發明說明（16) 區域匯流排75、包裝器72、快取與啟動聯繫器92、統匯流排13，以及記憶體控制器54。快取與啟動聯繫器μ 是一個具有内建快取記憶體之啟動聯繫器。快取與啟動聯繫器92回應於系統初始化訊號而暫停 CPU核心12的操作，並且同時將儲存在NAND快閃記憶體u 之内的啟動碼讀取出來。在這之後，快取與啟動聯繫器Μ 透過内部系統匯流排1 3，將所讀出的啟動碼載入至位於快取與啟動聯繫器9 2之内的快取記憶體中。在另一方面，包裝器72可以被設定成用來引導啟動碼通過區域匯流排75 ^ — 根據本發明之使用NAND快閃記憶體之啟動系統的第九實施例顯示於第Π圖中。控制器丨0 1包括一個cpiJ核心丨2，圮te體控制器5 4，拷貝邏輯方塊丨〇 5，内部系統匯流排 13 以及選擇接腳106。選擇接腳1〇6選擇性耦接至電源供應電壓VCC或接地電壓gnd。根據本實施例，控制器丨〇1執行初始化操作，其中系統記憶體1 9係藉由設定系統記憶體 19之内^的一個模式暫存器（MRS，未繪示）而被初始化。此 MRS^^可藉由使用選擇接腳1〇6來設定。MRS會被預設成系統記憶體1 9所要進行的操作模式，例如：CAS延遲或爆發長度。舉例來說，每次從NAND快閃記憶體中載入至系統記憶體1 9的資料的大小就是由爆發長度來決定的。拷貝邏輯方塊105指示用來將資料，如啟動碼、作業系統或儲存在 NANp快閃記憶體丨8中的一般資料，拷貝到系統記憶體丨9中 1操作’並包括用於控制器1 0 1的一系列指令。根據此實施例’啟動碼並無須儲存在NAND快閃記憶體18之中。cpi] 核心1 2的操作會因為回應於系統初始化訊號而被暫停。在

第23頁 1228220 案號92104002 年I I月q曰條玉 _ 五、發明說明（17) 此同時，拷貝邏輯方塊105會被設定成用來儲存資料，這些資料如作業系統與由NAND快閃記憶體1 8讀入至系統記憶體19之一般資料。在拷貝完成之後，cpu核心1 2會被啟動，且作業系統會在系統記憶體丨9之中被執行。之後，系統2 0就會被作業系統所驅動。在這種裝置1 0 0之中，用來初始化系統記憶體1 9的系統初始化操作係根據選擇接腳1 〇 6的耦接資訊所完成。既然將啟動碼拷貝到控制器的程序已經被除去了，系統啟動速度就可以因此而提升。根據本發明之使用N A N D快閃記憶體之啟動系統的第十實施例顯示於第1 2圖中。控制器11 1包括一個CPU核心1 2，記憶體控制器54，内部系統匯流排1 3與一個唯讀記憶體 (ROM)方塊115。在此處，R〇M方塊115替換了第11圖中的拷貝邏輯方塊1 0 5。ROM資料包括系統初始化碼，且用來指示將儲存在NAND快閃記憶體1 8中的資料拷貝到系統記憶體j 9 中所使用的編碼，也會被預先儲存至ROM方塊115中。此 ROM方塊11 5較佳地包括遮罩式R〇m，快閃記憶體或其他類似的物件。、回應於系統初始化訊號，CPU核心1 2將會被啟動，以執行根據内建於ROM方塊115中之系統初始化碼的初始化抵作，並且將作業系統或儲存在NAND快閃記憶體丨8之中的: 般資料拷貝到系統記憶體1 9之中。在拷貝完成之後，核心1 2就會被啟動，而儲存在系統記憶體丨9之中的作業系統就會被執行。也就是，當啟動結束之後，系統丨1〇就合' 由作業系統來驅動。

1228220 案號 92104002 51^11 月 a 曰五、發明說明（18) 根據本發明之使用NAND快閃記憶體之啟動系統的第十一實施例顯示於第1 3圖中。系統1 2 〇包括控制器1 2 1，啟動聯繫器2 5，NAND快閃記憶體1 8與系統記憶體丨9。控制器 1 2 1具有CPU核心1 2，内部系統匯流排丨3與記憶體控制器 14。根據本實施例，啟動聯繫器25係被置放於控制器121 之外，並可透過系統匯流排17而與控制器121操作連接。 > CPU核心1 2的操作將會因回應於系統初始化訊號而被暫停，而啟動聯繫器2 5將會同時將儲存在NAND快閃記憶體 18之中的啟動碼經由系統匯流排17而載入至内部ram 26之中。而在將啟動碼儲存至内部RAM 26之後的後續操作則盥第2圖所述者相同。 η 根據本發明之使用NAND快閃記憶體之啟動系統的第十二實施例顯示於第14圖中。系統13〇包括控制器131、快閃記憶體135、系統記憶體19與系統匯流排17。控制器i3i呈有CPU核心12、有N0R介面邏輯29的第一記憶體控制器/、 133、選擇器136與選擇接腳132。第—與第：記憶體控制器133與134根據快閃記憶體丨35的形式而藉著選擇器136選擇性連接至系統匯流排丨7。選擇接腳丨3 2連接至電源供廡電壓vcc或接地電壓GND。第_記憶體控制器133或第二記憶體控制器134係根據選擇接腳132連接到VC(：或gnd 資訊而選擇性啟動。 & 根據本實施例，快閃記憶體135可以是N〇R快閃記憶體、NAND快閃記憶體或其他記憶體形式。假如是以謂快閃記憶體做為快閃記憶體135，第一記憶體控制器133就可以、經過NORJV面邏_輯29與系統匯流排1 7而連接到N〇R快閃記

10934pifl.ptc 第25頁

修正曰 I2%D〇雜J_ 五、發明說明（19) 憶體。在這種狀況下，第一記憶體控制器丨3 3使用位於其中的傳統NOR介面方式以連接系統匯流排17與⑽^快閃記憶體。因此，系統1 3 0的控制器丨3 j可以輕易的存取N〇R快閃記憶體中的資料（如，啟動碼、作業系統與一般資料）。假如是^ NAND快閃記憶體做為快閃記憶體丨3 5，第二記憶體控制器134就可以經過NAND介面邏輯28與系統匯流排而，接到NAND快閃記憶體。在這種狀況下，第二記憶體控制 $134根據如第2圖至第13圖所示之程序’使用NAND介面方式以連接系統匯流排17與“〇快閃記憶體。結 27=131可以無視於快閃記憶體135的種類而林以存取負料（如，啟動碼、作業系統與一般資料）。顯不根據本發明將啟動碼載入至圖；繪：於第15圖中。請參照第2-13圖，顯示啟動聯繫器的初始狀態係為閒置狀態（步驟15〇)。之始化訊號，啟動連續器靖

二度與資料寬度，並且同時輸出-個用U 述過）以將CPU暫停動或巧H統使用延遲器（先前已描 i 5丨）。至啟動碼被載入到内部RAM之後（步驟啟動聯繫器根掳筮q闰私一體中的啟動碼以頁所中不之方法將館存在快閃記憶由預定的匯流排位=並且將所讀出的啟動碼經内侧之中(步上二：載入至位於控制器内部或外部的在步驟1 5 3之Φ m 傳輸大小。假如傳輸大〗不二器偵測所載入之啟動碼的 -；一·大小不疋^則迴圈返回至步驟 10934pi fl.ptc 第26頁修正 1228220 案號 92104002 ^ 11 ^ C| 日五、發明說明（20) _ 152 〇假如傳輸大小是’ 〇 ’，也就是，儲存在快閃記憶體中的啟動碼已經完全被載入至内部RAM，啟動聯繫器就會停止載入啟動碼’並啟動系統的cpu(步驟丨54)。根據此一系統啟動方法，儲存在快閃記憶體中的啟動碼會在C P U核〜操作之前被載入到位於控制器内部或外部 =個内部RAM之中。而藉著儲存在内部RAM中的啟動碼， 1:在：閃記憶體中的-個預定作業系統就可以被拷貝到外部系統記憶體1 q夕+ . ^ θ 系綠#户辨在拷貝操作結束之後，就可以在系、、先记憶體1 9之中執行作業系統。入到ί: ΐ; ϋ、檔案或與作業系統相關的資料都被載的作業系統：驅動之後’糸統就會被從系統記憶體19所得施例ΞίίΓ月以求而以詳細且特別的實调飾。因,匕，必,需藝者當可作些許之更動與對上述之以：圍與精”條件下，熟習此技藝者當得寻另J貝；5也例進行修改。

1228220 案號 92104002 年I 1 月 a a_修正圖式簡單說明圖式簡單說明第1圖顯示的是具有傳統N AND快閃記憶體的電腦系統。第2圖顯示的是根據本發明使用NAND快閃記憶體儲存啟動碼之一實施例。第3圖顯示的是從快閃記憶體中傳送啟動碼之程序的時序圖。第4圖顯示的是根據本發明之計算系統之另一實施例例例例例例例例例第5圖顯示的是根據本發明之計算系統之另一實施第6圖顯示的是根據本發明之計算系統之另一實施第7圖顯示的是根據本發明之計算系統之另一實施第8圖顯示的是根據本發明之計算系統之另一實施第9圖顯示的是根據本發明之計算系統之另一實施第1 0圖顯示的是根據本發明之計算系統之另一實施第1 1圖顯示的是根據本發明之計算系統之另一實施第1 2圖顯示的是根據本發明之計算系統之另一實施 i

I 10934pi fl.ptc 第28頁 1228220 案號92104002 年11月1曰修正圖式簡單說明第13圖顯示的是根據本發明之計算系統之另一實施例c 第14圖顯示的是根據本發明之計算系統之另一實施例c 第15圖顯示的是根據本發明之- -實施例從快閃記憶體中傳送啟動碼之步驟的流程圖〇圖式標記說明 10 20，30 40 50 60 ，70 80 ，90 100，，1 10 120 ，130 ：系統 11 21，31 41 j 51 j 61 ，71 81 ，91 5 101，，1 11 121 ，131 ：控制器 12 CPU核心 13 内部系統匯流排 14 記憶體控制器 15 内部介面方塊 16 組合晶片 17 糸統匯流排 18 NAND 快閃記憶體 19 系統記憶體 25 ，32 ， 52 62 • 啟動聯繫器 26 ，33 ， 53 j 63 内部RAM 27 介面 28 NAND 介面邏輯 34 獨立匯流排 72 包裝器

10934pifl.ptc 第29頁 1228220 案號 92104002 月 a 修正圖式簡單說明 73 75 82 105 106 115 133 134 136 150 快取記憶體（及啟動聯繫器）區域匯流排第二區域匯流排拷貝邏輯方塊 132 :選擇接腳 ROM(唯讀記憶體）第一記憶體控制器第二記憶體控制器選擇器 /1 5 4 ··本發明一較佳實施例之施行步驟

10934pifl.ptc 第30頁

Claims

1228220 …0 -—---9^1Π/|()()9 六、申請專利範圍月曰修正

• 一種電腦系統，具有一中央處理器核心，一系統記憶體與在其中溝通資料之一介面，該電腦系統包括·· 反及快閃記憶體，用以儲存至少一啟動碼； —啟動聯繫器，協調經過該介面至該反及快閃記憶體之控制訊號之傳輸，以及接收從該反及快閃記憶體該啟動碼；以及隨機存取記憶體，用來儲存自該反及快閃取到之該啟動碼 “體所其中’啟動該系統包括藉由該中央處理器核心自节機存取記憶體讀取該啟動碼。 μ化 2 ·如申請專利範圍第丨項所述之電腦系統，其中該啟動碼包括一系統初始化程式與一拷貝指令程式。 Λ 3 ·如申請專利範圍第1項所述之電腦系統，其動聯繫器包括一反及介面邏輯以聯繫該反及快閃記情體。 4.如申請專利範圍第1項所述之電腦系統，^二—。動聯繫器包括該隨機存取記憶體以儲存該啟動碼、。μ啟 5·如申請專利範圍第1項所述之電腦系統，其中該产機存取記憶體係位於該啟動聯繫器之外。 6 ·如申請專利範圍第丨項所述之電腦系統，更包括一延遲器以將該中央處理器核心之操作延遲至將該啟動碼存入該隨機存取記憶體之後。 7.如申請專利範圍第6項所述之電腦系統，其中該延遲器係由該啟動聯繫器所實施。 α 8 ·如申請專利範圍第1項所述之電腦系統，其中該介

1228220 案號 921〇4〇〇2 ρ 午 ' i 弓六、申請專利範圍面係由一記憶體控制器所實施。 9 ·如申請專利範圍第8項所述之電腦系統，i 憶體控制器包括一反及介面邏輯。 ’、μ ^ 1 0 ·如申請專利範圍第9項所述之電腦系統，其中該動聯繫器包括該隨機存取記憶體以儲存該啟動碼。 1 1 ·如申請專利範圍第9項所述之電腦系統，其中談機存取記憶體係位於該啟動聯繫器之外。 χ返 1 2 ·如申請專利範圍第1項所述之電腦系統，其中誃機存取記憶體係為經由一第一區域匯流排而連接至該^二處理器核心之一快取記憶體。 ·、 1 3 ·如申請專利範圍第丨2項所述之電腦系統，更包括一包裝器以將該啟動聯繫器連接至該快取記憶體。匕 1 4 ·如申請專利範圍第1 2項所述之電腦系統，更包括一第二區域匯流排以將該啟動聯繫器直接連接至嗲匕格触Λ μ内取舌己 15·如申請專利範圍第1 4項所述之電腦系統，其中該介面係由一記憶體控制器所實施。 1 6·如申請專利範圍第14項所述之電腦系統，其吕己憶體控制器包括一反及介面邏輯。 1 7 ·如申請專利範圍第1項所述之電腦系統，其動聯繫器包括該隨機存取記憶體以儲存該啟動碼，且^ 機存取記憶體係為經由一第一區域匯流排而連接至該=二處理器核心之一快取記憶體。、 1 8 ·如申請專利範圍第1項所述之電腦系統，更包括一

10934pifl.ptc 第32頁 ^_m 92104ΠΠ9 I 1 ^ a 曰修正六、申請專利範圍記憶體控制器以經由該介面與/系統匯流排而控制該反及快閃§己憶體與該系統記憶體，其中該介面包括用以防止該記憶體控制器與該啟動聯繫器同時存取該系統匯流排之裝 ϊ ° … 1 9.如申請專利範圍第1 8項所述之電腦系統，其中該記憶體控制器包括一反及介面邏輯。 2 〇 · —種電腦系統，具有一中央處理器核心，一系統記te體與在其中溝通資料之一介面，該電腦系統包括：一反及快閃記憶體，用以儲存至少一作業系統程式；以及一唯讀記憶體，儲存用來指示將儲存於該反及快閃記憶體之資料拷貝到該系統記憶體之編碼。 2 1 ·如申請專利範圍第2 〇項所述之電腦系統，其中該作業系統程式係於初始化時拷員至該系統記憶體，且該中央處理器核心係藉由存取該系統記憶體以執行該作業系統程式。 22·如申請專利範圍第21項所述之電腦系統，更包括一記憶體控制器以經由該介面與/系統匯流排控制該反及快閃記憶體與該系統記憶體，其中該介面包括用以防止該記憶體控制器與一啟動聯繫器同時存取該系統匯流排之裝置。 23·如申請專利範圍第22項所述之電腦系統，其中該記憶體控制器包括一反及介面邏輯。 24· —種電腦系統，具有一中央處理器核心，一系統 10934pifl.ptc 第33頁 1228220 案六、申清專利範圍 92104002

記憶體與在其中溝通資料一反及快閃記憶體，一啟動聯繫器，經由記憶體以由該反及快閃記器包括一隨機存取記憶體之一介面，該電腦系統包括·· 用以儲存至少一啟動碼；以及一系統匯流排連接至該反及快閃憶體接收该啟動碼，該啟動聯繫以儲存該啟動碼；其中’啟動該系統包括以該中央處理器核心自該隨存取記憶體讀取該啟動碼。 2^·如申請專利範圍第24項所述之電腦系統，更包括一 §己憶體控制器以經由該介面與該系統匯流排控制該反及快問兄憶體與該系統記憶體，其中該介面包括用以防止該記憶體控制器與該啟動聯繫器同時存取該系統匯流排之裝置。 ’一

2 6 ·如申請專利範圍第2 4項所述之電腦系統，其中該記憶體控制器包括一反及介面邏輯。 2 7 · —種電腦系統，具有一中央處理器核心，一系統各己fe體與在其中溝通資料之一介面’该電糸統包括· 一反及快閃記憶體\用以儲存矣少作業系統程式，複數個耦合接腳，用以設定初始化之參數；以及拷貝邏輯電路，於接收該作業系統程式拷貝至$系统記憶體之操作，其中該中央處理器核心藉由存取該Ϊ統記體以執行該作業系統程式。 28.如申請專利範項所述之電腦糸統，更包括憶體控制器以奴士而與/系統匯流排控制該反及一記憶體控制器以奴由气介面與/系統匯流徘控制該反及快閃記憶體與該系統記:隐體，纟中該介面包括用以防止該

0年

時存取該系統匯流排之裝案號 92104002 1228220 六、申請專利範圍記憶體控制器與該啟動聯繫器同 2 9 ·如申請專利範圍第2 8項所述之電腩系統”中乂系統記憶體控制器包括一反及介面邏輯。 3〇· —種電腦系統，具有一中央處理器核，^ ^ . 記憶體與在其中溝通資料之一介面’違電細系統〇一快閃記憶體，儲存至少〆啟動碼； & _ >批 -啟動聯繫器，協調經過該介面至該快閃記fe體勒工制訊號之傳輸，以及接收從該快閃乾彳思體而來之4啟碼；一第一與第二記憶體控制器以選擇性控制該快閃記憶體；以及 -選擇器，根據該快閃記憶艘之形式，選擇該第一與第二記憶體控制器之'之操作。 31·如申請專利範圍第30項所述之電腦系統，其中該快閃記憶體係為一反或與一反及快閃記憶體其中之一。 32·如申請專利範圍第31項所述之，腦系統，其中該第一記憶體控制器包括一反或介面邏輯，且該第二記憶體控制器包括一反及介面邏輯。 3 3 ·如申請專利範圍第3 0項所述之腦系統，更包括馨一隨機存取記憶體以儲存由該快閃記憶體所接收之該啟動碼。 3 4 ·如申請專利範圍第3 0項所述之電腦系統，其中該選擇器包括一選擇接腳以選擇該第〆與第一記憶體控制為

10934pifl.ptc 1228220 案號 92104002 q芩年(I月

修正 ^、、申清專利範圍之一之操作。 35· —種啟動電腦裝置之方法，該電腦裝置包括一中央處理器核心，一系統記憶體與一記憶體控制器，該啟動電腦裝置之方法包括下列步驟：預存一啟動碼於一反及快閃記憶體中；接收一系統初始化訊號；自該反及快閃記憶體傳輸該啟動碼至一隨機存取記憶體中；以及 °心執行儲存於該隨機存取記憶體寺由該中央處理器核之該啟動碼。

-"': 3 5 «t ^ 接收到該系統初始化訊號；暫停該中央虐；g $ 、閃記憶體至該隨機存；二：：行操作’直到從該反及也為止。忒L體中的該啟動碼傳輸步驟結4 3 7· 種啟動雷腦姑甚> 央處理器核心，—金 ' 法’該電腦裝置包括一中電腦裝置之方法勺二統记憶體與一記憶體控制器，該啟：一戍包括下列步驟：經由輕接的至小

接收-系统i二：腳設定初始化參數；尔死仞始化訊號；自一反及快閃記情體值 / 憶體；以a u體傳輸m统程式至該系統1 °D核心執行儲存於該系統記憶體中之該由该中央處理哭

第36頁 1228220 案號 92104002 六、申請專利範圍作業系統程式曰修正 38·如申請專利範圍第37項法，更包括下列步驟：在執行誃#述之啟動電腦裝置之方用由該耦接的至少一接腳所得Λ作業系統之步驟之前，利記憶體中的一模式暫存器。仞始化參數來設定該系統 39· —種啟動電腦裝置之方法央處理器核心，一系統記憶體與一電腦裝置之方法包括下列步驟：該電腦裝置包括一中記憶體控制器，該啟動預存一作業系統程式於一反及快閃記憶體中；預存一資料於一唯讀記憶體中，該資料包括用以控制由該反及快閃記憶體而來的資料傳輸的控制資料；接收一系統初始化訊號；以及使用由該唯讀記憶體所得之控制資料，引致由該反及快閃記憶體至該系統記憶體之該作業系統程式之傳輸。

4 0 ·如申請專利範圍第3 9項所述之啟動電腦裝置之方法，更包括下列步驟：接收到該系統初始化訊號；以及暫停該中央處理器核心之執行操作，直到從該反及快閃Ζ fe、體至該糸統記憶體中的該啟動碼傳輸步驟結束為止0