TWI227100B - Un-symmetric printed circuit board and method for fabricating the same - Google Patents

Description

1227100 五、發明說明（1) 【發明所屬之技術領i或】 本發明係有關於一種非對稱έ士错—Λ 尤其是有關於-種具有非對稱之c及其製法， 板及其製法。 …層結構之多層電路 【先前技術】 在電路板製造業界，低成本、古 -直是所追求之目#。為達目標，：：=度及高佈線密度 術（B u i 1 d - u p )。所謂的增層技術基本:展出種、層技 板(Core circuit board)表面上夺方丄人田 ^ 上又互堆疊多層

電層，再於絕緣層製作電性導通孔 巴、，家增及V 几Μ提供各導電層間 性連接。而一般為避免電路增層過炉+ 王中，電路板受力不均 產生板面翹曲等問題，因此必需同時於該核心電路板之上 下表面進行增層製程，藉以形成—對稱之增層結構。 目前習知可製作較細電路之典型增層製程係如第1 Α至 1 E圖所示。請參閱第1 A圖，首先，提供一核心電路板1 1， 其係包括有已圖案化之電路層111，位於雨電路層ill間之 絕緣層1 1 0，以及作為電路層間之電性内連接之鍍通孔（·

Plated-through hole)112。並提供兩有機絕緣層120真全 壓合至核心電路板1 1之表面，如第1 B圖所米。接著’清蒼 w备孔1 3 ’ 並於該 閱第1 C圖，於該有機絕緣層1 2 0形成多數㈢成]1 ^ ^ • 炎薄層丄4 ’ 且於各亥 有機絕緣層120及盲孔13表面形成一導说’ layer)15。再 導電薄層14上佈設一圖案化之阻層（以5^ 12丨及導電盲 利用電錄方式以於該導電薄層上形成電0詹15及其所覆 孔1 2 2，如第1 D圖所示。之後，再移除沒

17523全懋.ptd 第7頁 1227100

五、發明說明（2) 蓋之導電薄層1 4後，以形成電路增層結構} 2， _示，即完成一具四層電路之多層電路板1〇，且▲ ^ 板1 〇係包含一核心電路板11及兩電路增層結構該四層電路 /請參閱第1 £圖即顯示習知增層式多^ ° —音 圖。該增層式多層電路板1 〇包含一核心電路S i ^ :=二 增層結構1 2。該核心電路板1 1包含兩圖案化電路層1 1 1及 其間之絕緣層1 1 〇，以及複數之鍍通孔1 1 2則作為電路層1 η 間的電性連接。該電路增層結構1 2係對稱形成於該核心電 路板1 1上下側，其包含有電路層1 2 1與絕緣層1 2 0，且該電 增層結構1 2之電路層1 2 1間係以導電盲孔1 2 2 ( v i as )作電 性連接。 另由於通訊、網路及電腦等各式可攜式（portabieM 品的大幅成長，具有高密度與多接腳化特性的球栅陣列式 (BGA)、覆晶式（Flip chip)、晶片尺寸封裝（CSP， Chip size package)與多晶片模組（MCM， Multi chip module) 等封裝件已日漸成為封裝市場上的主流，因此，在電路板 中用以接置半導體晶片之置晶側必須製程可與其搭配的咼 洽、度與細線峰（F i n e c i r c u i t)之多層線路以付合向度集積 ‘匕（I n t e g r a t i ο η )之半導體晶片所需，相對地，在該電路 I用以接置於外部電子裝置側，即無需如同該置晶側般形 "成有同樣之高佈線密度。惟受制於在習知電路增層製程中 必須採用對稱增層方式，亦即必須於核心電路板上下表面 同時進行增層，造成僅需低佈線密度之外部電子裝置接置 側同樣必須進行多層之電路增層，造成多餘材料之浪費與

17523全想.ptd 第8頁 1227100 五、發明說明（3) 製程之耗費。 【發明内容】 鑒於以上所述習知技術之缺點，本發明之主要目的係 提供一種非對稱結構之電路板及其製法，俾以節省製程材 料與成本。 本發明之另一目的係提供一種非對稱結構之電路板及 其製法，俾簡化製程步驟。 本發明之再一目的係提供一種非對稱結構之電路板及 其製法，俾增加製程產能。 本發明之再一目的係提供一種非對稱結構之電路板及 其製法，有效避免非對稱電路板製程所導致板面翹曲等問 題。 為達上述之目的，本發明係提供一種非對稱結構之電 路板製法，其主要實施步驟係包括：提供複數表面形成有 圖案化電路層之内層板；將該些内層板透過一絕緣層以兩 兩壓合方式形成一核心電路板；於該核心電路板兩側同時 進行電路增層以形成一多層板；以及將該完成電路增層結 構之多層板於該核心電路板中心部分之絕緣層進行剝離，： 以形成複數具有非對稱電路增層結構之電路板。復可於該 電路板形成有圖案化之拒銲層，俾使拒銲層形成有開口以 外露出該電路板電路層之電性連接墊部分，並於該電性連 接墊表面形成有金屬保護層，以供安置導電元件，俾與半 導體晶片及外部電子裝置形成電性連接。 透過前述製程，本發明亦提供一種非對稱結構之電路

17523 全懋.ptd 第9頁 1227100 &五、發明說明（4) 板，該電路板主要係包括：一内層板，該内層板包含有一 ，絕緣板及形成於其表面之圖案化電路層，且該絕緣板中具 有電性導通孔以供電性連接該電路層；以及至少一增層電 路層，係間隔一絕緣層以形成於該内層板單一表面。另該 電路板復可包括有一圖案化拒銲層以形成於該電路板表面 電路層上。 由於本發明之非對稱結構之電路板及其製法係先製作 複數内層板（包含一絕緣板與該絕緣板表面之上層電路層 _和欲作為最終電路板電路佈局設計之下層電路層，再於該 .春僅需較低線路密度之下層線路側間隔一絕緣層而將兩兩 内層板相互壓合一起，俾作為一核心電路板而可進行增層 製程，以同時於該需較高佈線密度之上層線路側進行電路 增層，俾因應半導體晶片多訊號輸入/輸出連接端（I/O c ο η n e c t i ο η )所需；待完成該電路增層製程後，即可將該 各別單邊進行電路增層之電路板而予分離，藉以完成一單 邊具有較高佈線密度與多層數，且另一邊具有較低佈線密 度與少層數之非對稱結構電路板。 因此，相較習知電路增層製程中，本發明不僅可形成 S對稱結構之電路板，以有效減少該電路板於其外部電子 置接置側之增層數，而可有效節省製程成本與步驟，且 無單面增層製程所產生之板面翹曲等問題，再者，由於本 發明係先結合兩内層板，並於其需較高佈線密度側進行所 需電路增層後，再予分離，因此相較習知僅可提供單一對 稱電路板進行增層製程，本發明將可同時製作多個非對稱

17523 全懋.ptd 第10頁 1227100 五、發明說明（5) 結構電路板而有效提高製程產能。 【實施方式】 以下係藉由特定的具體實施例說明本發明之實施方式 ，熟習此技藝之人士可由本說明書所揭示之内容輕易地瞭 解本發明之其他優點與功效。本發明亦可藉由其他不同的 具體實施例加以施行或應用，本說明書中的各項細節亦可 基於不同觀點與應用，在不悖離本發明之精神下進行各種 修飾與變更。 請參閱第2 A至2 K圖，係為本發明之非對稱結構之電路 板製法剖面示意圖。 首先’提供複數表面形成有圖案化電路層之内層板。 如第2 A圖所示，提供複數具有導電薄層2 1 1之絕緣板 2 1 0 ’該具有導電薄層2 1 1之絕緣板2 1 0可例如在玻璃纖維 (Glass fiber)、g分聚酯（phen〇lic polyester)或環氧樹 脂層等絕緣層上形成一金屬導電層（例如銅層），或使用樹 脂壓合銅、(Resin coated copper, RCC)予以製作。當導 電薄層之厚度太厚時可視需要利用研磨或蝕刻方法以降低 其厚度。 ‘： -. ^ 如第2 B圖所示，移除部分之導電薄層2 1 1與覆蓋其下 之絕緣板2 1 0以形成開孔2丨2。其係在欲形成電性導通孔之 位置處利用雷射爆破、化學蝕刻或電漿（P 1 a s m a )蝕刻等技 術，同時移除該導電薄層2 1 1及該導電薄層2 1 1下之部分絕 緣板2 1 0 ;或先以蝕刻方式移除該絕緣板2 1 0上表面之部分 導電薄層2 1 1，再利用雷射爆破、化學蝕刻或電漿（P 1 a s m a )

II 隱_画_ llill

17523 全懋.ptd 第11頁 1227100 _五、發明說明（6) 蝕刻等技術移除該導電薄層2 1 1下之部分絕緣板2 1 0，惟使 _該開孔2 1 2另一端為該絕緣板2 1 0下表面之導電薄層2 1 1所 封閉。 ' 如第2 C圖所示，於該導電薄層2 1 1及開孔2 1 2表面沈積 一導電層（例如無電鍍銅層）後進行蝕刻等圖案化製程以定 義出電路層2 1 3與電性導通孔2 1 4，俾使所欲形成之電性導 通孔2 1 4得以電性連接該上、下電路層，其中，該電性導 通孔2 1 4可以電鍍方式形成，可為僅於通孔表面形成導電 -層，或以電鍍方式鍍滿導電材質，而該下層電路層可為已 .書成最終電路板電路佈局設計所需，俾完成一用以作為後 續非對稱電路板之内層板2 1。此外，該内層板2 1之圖案化 製程亦可僅先實施於欲進行後續圖案化增層之單側。 接著，將該些内層板2 1透過一絕緣層以兩兩壓合方式 形成一核心電路板。 如第2 D圖所示，將表面形成有電路層2 1 3之二内層板 2 1於其具電性導通孔2 1 4之開口背面相對壓合有一絕緣層 2 2，藉以形成一核心電路板2 3，俾後續於該核心電路板2 3 之上下表面同、日寺進行電路增層製程。 ： 然後，於該核心電路板2 3兩側同時進行電路增層以形 1 一多層板。 該電路增層製程係可利用半加成法（如第2 E至2 I圖所 示）亦或其它電路電鍍製程（如第2 E ’至2 I ’圖所示），惟該 些電路增層製程僅係用以例示說明，並非用以限定本發明 之應用範疇，合先敘明。

]7523 全 S.ptd 第12頁 1227100 五、發明說明（7) 如第2 E圖所示，利用半加成法進行電路增層，係先於 該核心電路板2 3之上下表面形成一絕緣層2 4，並於該絕緣 層2 4中形成有多數之盲孔2 4 0以外露出該覆蓋其下之電路 層。該絕緣層2 4可例如為環氧樹脂（Ε ρ ο X y r e s i η)、聚 乙驢胺（Polyimide)、氰脂（Cyanate ester)、玻璃纖 維（Glass fiber) 、 ABF( Ajinomoto build-up film， 曰商味之素公司出產）、雙順丁烯二酸醯亞胺/三氮阱（ BT， Bismaleimide triazine )或混合環氧樹脂與玻璃纖維 (F R 5 )等材質所構成。亦或如第2 E ’圖所示，於該核心電路 板2 3之上下表面上形成一具金屬薄層2 4 1之絕緣層2 4。該 具有金屬薄層2 4 1之絕緣層2 4可例如在玻璃纖維（G 1 a s s fiber)、紛聚酯（Phenolic polyester)或環氧樹脂層上沉 積一銅層，或使用樹脂壓合銅箱（Resin coated copper, R C C)予以製作’當然亦可直接在該核心電路板2 3上壓合 一絕緣層再壓合一銅箔層。之後於該具金屬薄層2 4丨絕緣 層24中形成有多數之目孔2 4 0以外露出該覆蓋其下之電路 層〇 如第2F圖.所示，於該絕緣層24及盲孔24〇表面形成導 電層25。該導電層2 5主要作為後述進行電鍍金屬所需之電 流傳導路徑，可由金屬、合金或堆疊數層金屬層所構成， 可選自銅、錫、鎳、鉻、#、4 ^ ^ 皱 銅—鉻合金所構成之組群之 金屬所形成。該導電層可Μ由％ # 4 J错®物理氣相沈積（pVD)、化 學氣相沈積（CVD)、無電供七儿级☆社…+ 兔鍍或化學沈積等方式形成，例 如濺鍍（Sputter ing) ^ ^ r 洛锻C Evaporation)、電弧蒸

17523 全懋.ptd

第13頁 1227100 .五、發明說明（8) 氣沈積（Arc vapor deposition)、離子束藏鍍（Ion ，beam sputtering)、雷射炼散沈積（ Laser ablation deposition)、電漿促進之化學氣相沈積或無電鍍等方法 形成。惟依實際操作的經驗，該導電層較佳係由無電鍍銅 粒子所構成。亦或如第2 F ’圖所示，於該具金屬薄層2 4 1之 絕緣層2 4及盲孔2 4 0表面形成導電層2 5。 如第2 G及2 G ’圖所示，在該導電層2 5上形成圖案化阻 層2 6，俾使該阻層2 6形成有多數之開口 2 6 0以外露出該導 電層2 5。該阻層2 6可例如為乾膜或液態光阻等之光阻層 鱗P h 〇 t 〇 r e s i s t)，係先利用印刷、旋塗或貼合等方式形 成，並藉由曝光（Exposure)及顯影（Development)等圖案 化製程使該阻層2 6形成有複數個開口 2 6 0，藉以顯露出欲 形成有圖案化電路層之部分導電層25。 如第2 Η及2H’圖所示，利用電鍍方式透過該導電層25 等電流傳導路徑以在該阻層·開口 2 6 0中形成有圖案化電路 層2 7以及於該絕緣層盲孔中形成有導電盲孔2 7 0，作為上 下電路層之導通。 如第2 I圖、所示，移除該阻層2 6及其所覆蓋之部分導電 C 2 5，以形成一電路增層結構2 8，後續亦可再依前述步驟 續進行多層電路之增層。亦或如第2 I ’圖所示，移除該 阻層2 6及其所覆蓋之部分導電層2 5與金屬薄層2 4 1，藉以 完成一電路增層結構2 8。 當然，該電路增層製程中該些圖案化電路層及導電盲 孔之形成除了可應用電鍍阻層以電鍍方式形成外，亦可先

17523 全恐.ptd 第14頁 Ϊ227100 五、發明說明（9) 在該導電層表面直接先電鍍形成一作為線路用金屬層（未 圖式）後，再於该金屬層上形成一圖案化之i虫刻阻層（未 圖式），以藉由蝕刻方式移除未為該姓刻阻層所覆蓋之金 屬層。亦即’可先於该核心電路板上下表面形成有一具金 屬薄層之絕緣層’並於該具金屬薄層之絕緣層中形成有多 數盲孔，再於該具金屬薄層之絕緣層及盲孔表面形成導電 層’並進行電鍍製程以在该導電層上形成一金屬層，然後 於該金屬層上形成圖案化姓刻阻層’俾使該蝕刻阻層形成 有多數開口以外露出部分金屬層’接著進行姓刻製程以移 除未為該，刻阻層所覆蓋之金屬層、導電膜及金屬薄層， 然後再移除該餘刻阻層’藉以形成一電路增層結構。 之後，將該完成電路增層結構2 8之多層板於該核心電 路板2 3中心部分之絕緣層2 2進行剝離’以形成複數個在内 層板2 1單/表面上增層有非對稱電路增層結構2 8之電路板 20。即如第2 J圖所示。 如第2 K圖所示，在該電路板2 0表面可形成有圖案化之 拒銲層2 9，以使該拒銲層2 9形成有開口 2 9 0以外露出覆蓋 其下之電路層.之電性連接端部分，並可利用無電鍍 ： (Electro-less plating) 方式，ϊ列士口 4匕鎳浸金製程 . (Electroless Nickel/Immersion Gold (EN/IG))以在 該電性連接端部分形成有一如鎳/金（Ni/Au)之金 層2 9 1，以有效提供雷玖菇七十从、由 萄保5又 ,,Λ . @ # 包路層之電性連接端與導電元件如全 線、凸塊、預鋒錫痞々曰 丁 7至 FI千）ir 7 @^ ~球與日日片或電路板之電性耦合（去 圖不），亦可避免因外 柄。C未 界％ i兄衫響而導致該電性連接塾

17523 全®.ptd 第15頁 1227100 ，五、發明說明（10) 體之氧化。 一 再者，該電性連接端部分之如鎳/金（Ni/Au)之金屬保 護層2 9 1，除可例用上述之無電鍍方式形成外，亦可藉由 意鍍方式形成，例如本案申請人先前於美國專利第6 5 7 6 5 4 0 號專利案中所揭露，係可在一已形成圖案化電路層之電路 板表面先後形成一導電膜與一圖案化阻層（未圖式），以使 圖案化阻層形成有開口以外露出電性連接墊上之導電膜， 然後移除未為該阻層所覆蓋之導電膜，並形成另一阻層以 .覆蓋住殘露於前述阻層之導電膜，接著即可透過電鍍製程 __於該電性連接墊上電鍍形成如鎳/金之金屬保護層，之 後，即可將該些阻層及其所覆蓋之導電膜移除，並可在該電 路板表面形成形成圖案化之拒銲層，以使該拒銲層形成有 開口以外露出該電性連接墊之金屬保護層。其中，上述該 些電性連接端部分之金屬保護層製程僅係用以例示說明， 並非用以限定本發明之應用範疇，合先敘明。 請參閱第2 K圖所示，本發明之非對稱結構之電路板2 0， 係包括有一内層板2 1，該内層板2 1包含有一絕緣板2 1 0及 形成於其表面.之圖案化電路層2 1 3，且該絕緣板2 1 0中具肴 性導通孔2 1 4以供電性連接該電路層2 1 3 ;以及至少一增 電路層2 7，係間隔一絕緣層2 4以形成於該内層板2 1單一 表面。其中該些電路層2 1 3、2 7間係可藉由多數形成於絕 緣層2 4中之導電盲孔2 7 0相互電性導通。另該電路板2 0復 可包括有一圖案化拒銲層2 9以形成於該電路板表面電路層 上。

17523 全懋.ptd 第16頁 1227100 五、發明說明（11) 由於本發明之非對稱結構之電路板及其製法係先製作 複數内層板（包含一絕緣板與該絕緣板表面之上層電路層 和欲作為最終電路板電路佈局設計之下層電路層），再於 該些僅需較低線路密度之下層電路層側間隔一絕緣層而將 兩兩内層板相互壓合一起，俾作為一核心電路板而可進行 增層製程，以同時於該需較高佈線密度之上層線路側進行 電路增層，俾因應半導體晶片多訊號輸入/輸出連接端（I /〇 c ο η n e c t i ο η )所需；待完成該電路增層製程後，即可將該 各別單邊進行電路增層之電路板而予分離，藉以完成一單 邊具有較高佈線密度與多層數，且另一邊具有較低佈線密 度與少層數之非對稱結構電路板。 因此，相較習知電路增層製程中，本發明不僅可形成 不對稱結構之電路板，以有效減少該電路板於其電子裝置 接置側之增層數，而可有效節省製程成本與步驟，且無單 面增層製程所產生之板面翹曲等問題，再者，由於本發明 係先結合兩内層板，並於其需較高佈線密度側進行所需電 路增層後，再予分離，因此相較習知僅可挺供單一對稱電 路板進行增層、製程，本發明將可同時製作多個非對稱結構 電路板而有效提高產能。

17523 全懋.ptd 第17頁 1227100 。圖式簡單說明 【圖式簡單說明】 . 第1 A至1 E圖係習知技術中增層式多層電路板之製程示 意圖； ^ 第2 A至2 K圖係本發明之非對稱結構之電路板製程示意 圖；以及 第2 E ’至2 I ’圖係本發明之非對稱結構之電路板製程中 電路增層製程另一實施態樣示意圖。 -10 多 層 電 路 板 11 核 心 電 路 板 .Ψι 0 絕 緣 層 111 電 路 層 112 鍍 通 孔 12 電 路 增 層 結構 120 絕 緣 層 121 電 路 層 122 導 電 盲 孔 13 盲 孔 14 導 電 薄 層 15 阻 層 20 電 路 板 21 内 層 板 210 絕 緣 板 211 導 電 薄 層 212 開 孔 213 電 路 層 214 電 性 導 孔 23 核 心 電 路 板 絕 緣 層 240 盲 孔 241 金 屬 薄 層 25 導 電 層 26 阻 層 260 阻 層 開 a 27 電 路 層 270 導 電 盲 孔 28 電 路 增 層 結構 29 拒 銲 層 290 拒 銲 層 開 α 291 金 屬 保 護 層

Π523 全 S.ptd 第18頁

Claims (1)

1227100 六、申請專利範圍 1 . 一種非對稱結構之電路板製法5主要係包括. 提供至少一表面形成有圖案化電路層之内層板， 並將該些内層板透過一絕緣層以兩兩壓合方式形成一 核心電路板； 於該核心電路板兩側同時進行電路增層以形成一 多層板；以及 將該完成電路增層結構之多層板於形成該核心電 路板中心部分之絕緣層進行剝離，以形成複數具有非 對稱電路增層結構之電路板。 2. 如申請專利範圍第1項之非對稱結構之電路板製法，復 包括： 在電路板表面形成圖案化之拒銲層，以使該拒銲 層形成有開口以外露出覆蓋其下之電路層之電性連接 墊部分；以及 在該電性連接墊之外露表面形成有金屬保護層。 3. 如申請專利範圍第1項之非對稱結構之電路板製法，復 包括： 在電路_板表面電路層之電性連接墊上電鍍形成有： 金屬保護層；以及 在電路板表面形成圖案化之拒銲層，以使該拒銲 層形成有開口以外露出該電性連接墊之金屬保護層。 4. 如申請專利範圍第1項之非對稱結構之電路板製法，其 中，該核心電路板之製程係包括： 提供多數絕緣板，且該絕緣板之上下表面形成有

17523 全懋.ptd 第19頁 1227100 ^六、申請專利範圍 一導電薄層，並移除部分之導電薄層與覆蓋其下之絕 . 緣板以形成導通孔； 於該導電薄層及導通孔表面沈積一導電層後進行 ^ 圖案化製程以定義出電路層與電性導通孔，俾形成一 内層板；以及 將表面形成有電路層之二内層板於其具電性導通 孔開口之背面相互壓合有一絕緣層，俾形成一核心電 • 路板。 -5.如申請專利範圍第1或4項之非對稱結構之電路板製法 .® ，其中，該内層板中未進行電路增層製程之電路層係 可形成電路佈局設計。 6. 如申請專利範圍第1或4項之非對稱結構之電路板製法 ，其中，該電路增層製程係包括： 於該核心電路板上下表面形成有至少一絕緣層， 並使該絕緣層充填至該電性導通孔開口 ，且該絕緣層 中形成有多數盲孔； 於該絕緣層及盲孔表面形成導電層，並在該導電 層上形成覃案化阻層，俾使該阻層形成有多數開口以： φ 外露出部分導電層； 進行電鍍製程以在該導電層上形成圖案化電路層 及導電盲孔；以及 移除該阻層及其所覆蓋之導電層。 7. 如申請專利範圍第1或4項之非對稱結構之電路板製法 ，其中，該電路增層製程係包括：

17523全懋.ptd 苐20頁 1227100 六、申請專利範圍 於該核心電路板上下表面形成有至少一具金屬薄 層之絕緣層，並使該絕緣層充填至該電性導通孔開口 ，且於該具金屬薄層之絕緣層中形成有多數盲孔； 於該具金屬薄層之絕緣層及盲孔表面形成導電層 ，並在該導電層上形成圖案化阻層，俾使該阻層形成 有多數開口以外露出部分導電層； 進行電鍍製程以在該導電層上形成圖案化電路層 及導電盲孔；以及 移除該阻層及其所覆蓋之導電層與金屬薄層。 8. 如申請專利範圍第1或4項之非對稱結構之電路板製法 ，其中，該電路增層製程係包括： 於該核心電路板上下表面形成有至少一具金屬薄 層之絕緣層，並使該絕緣層充填至該電性導通孔開口 ，且於該具金屬薄層之絕緣層中形成有多數盲孔； 於該具金屬薄層之絕緣層及盲孔表面形成導電層 ，並進行電鍍製程以在該導電層上形成一金屬層； 於該金屬層上形成圖案化蝕刻阻層，俾使該蝕刻 阻層形成-吏多數開口以外露出部分金屬層； : 進行蝕刻製程以移除未為該蝕刻阻層所覆蓋之金 屬層、導電膜及金屬薄層；以及 移除該蝕刻阻層。 9. 如申請專利範圍第4項之非對稱結構之電路板製法，其 中，該電性導通孔係可為以電鍍方式鍍滿導電材質。 1 0. —種非對稱結構之電路板，主要係包括：

17523 全懋.ptd 第21頁 1227100 β六、申請專利範圍 一内層板，該内層板包含有一絕緣板及形成於其 . 表面之圖案化電路層，且該絕緣板中具有電性導通孔 以供電性連接該電路層；以及 • 至少一增層電路層，係間隔一絕緣層以形成於該 内層板單一表面。 1 1 .如申請專利範圍第1 0項之非對稱結構之電路板，復包 括一圖案化拒銲層，係形成於該電路板表面電路層上 * 〇 -1 2 .如申請專利範圍第1 0項之非對稱結構之電路板，其中 .® ，該絕緣層中形成有多數導電盲孔以電性導接相鄰電 路層。 1 3 .如申請專利範圍第1 0項之非對稱結構之電路板，其中 ，.該内層板中未進行電路增層製程之電路層係可形成 電路佈局設計。 1 4 .如申請專利範圍第1 0項之非對稱結構之電路板，其中 ^該電性導通孔係可為以電鐘方式鑛滿導電材質。

17523 全懋.ptd 第22頁