TWI222749B - Transistor - Google Patents

Transistor Download PDF

Info

Publication number
TWI222749B
TWI222749B TW92117453A TW92117453A TWI222749B TW I222749 B TWI222749 B TW I222749B TW 92117453 A TW92117453 A TW 92117453A TW 92117453 A TW92117453 A TW 92117453A TW I222749 B TWI222749 B TW I222749B
Authority
TW
Taiwan
Prior art keywords
substrate
pattern
projection
conductor structure
conductor
Prior art date
Application number
TW92117453A
Other languages
English (en)
Other versions
TW200501422A (en
Inventor
Ming-Hsuan Chang
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW92117453A priority Critical patent/TWI222749B/zh
Application granted granted Critical
Publication of TWI222749B publication Critical patent/TWI222749B/zh
Publication of TW200501422A publication Critical patent/TW200501422A/zh

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

1222749 五、發明說明(1) 一、 【發明所屬之技術領域】 *本發明係有關於電晶體的佈局(1 a y 〇 U f ),特別是有關 ;薄臈電晶體(Thin Film Transistor,TFT)的佈局斑佈 局方式。 二、 【先前技術】 現今電子產品中’電晶體的使用往往不是單獨使用, 而疋形成一整個陣列(array )。例如,第一 A圖所示之記憶 體陣列(memory array),是由導線η與導線12交錯形成, f =任一導線1 1皆為多數閘極而任一導線1 2皆為多數源極· 一夕數/及極,使得相鄰電晶體之源極/没極是相互相關 的。又如第一 β圖所示之陣列,是由導線1 3、導線丨4與導 體1 5綜合形成,導線i 3與導線i 4係相互交錯,而在不同導 線1 3 / 1 4交錯處,導線1 3的突出部位、導線丨4與位於交錯 處附近之導體1 5便形成電晶體,而為了使不同電晶體可以 獨立運作,導線i 3、導線1 4與導體1 5通常是相互獨立(分 別形成的)。 電子元件的製造過程中,通常是將底材丨6分為多數個 晶胞17,先使用光罩形成所需要電子元件在某晶胞17中,鲁 再重覆依序形成所需要電子元件在每一個晶胞1 7 ,然後分 割底材1 6並將各個晶胞丨7分別進行封裝等程序。顯然地, 由於光罩係用來將所需要的圖案(如閘極圖案、源極圖案 與汲極圖案)轉移至晶胞17,如果光罩的對準不精確,^
第5頁 1222749 五、發明說明(2) 論是同一個光罩在不同晶胞1 7的對準偏差不一致,或是相 同晶胞1 7中不同光罩的對準偏差不一致,都會導致不同晶 胞1 7所形成之電子元件的性能不同。 以所需要光罩數目較多較容易發生此類缺失的第一 B 圖所示情形為例,若不同晶胞1 7中閘極光罩、汲極光罩與 源極光罩的對準偏差不同,如第一 C圖至第一 Η圖所示,不 同晶胞1 7中閘極,極與汲極的重疊面積將不相同,引發不 相同的閘極-沒極電容(Cgd)及/或閘極-源極電容(Cgs), 進而使得不同晶胞1 7之電晶體性能不相同。舉例來說,如 果圖示之電晶體陣列是應用來控制一個顯示器的像素陣列 ,不同電晶體之電容量不同將會導致同一階調晝面下不同 區域的亮度不同,亦即所謂的點狀水波紋(s ρ 〇 t m u r a )。 針對此問題,一個直接的解決方法是使每一次使用光 罩時對準偏差量都小到可以忽視,但如此作成本與技術困 難頗高。因此,習知技術通常是從另一個角度來解決問題 :改變閘極、源極與汲極的圖案,使得對準偏差量所引起 的變化小到可以忽視。例如,增加源極的面積以增加源極 電容(Cs ),減少不同閘極-汲極電容與不同閘極-源極電容 所引起的電晶體工作電壓變化量;或是改變汲極圖案以減 少閘極-汲極電容的變化量 但由於這些習知技術,不是需要增加電晶體的面積,
第6頁 ^22749 ----------------_丨 五、發明說明(3) ___ 違反輕薄短小的趨勢;便是只能降低變化 二也防止變化量的發生。因此,仍有必要 :-有效 之電晶體陣列的佈局,以有效地確保此類電晶體3所不 會受到光罩對準偏差量的影響。 的性能不 發明内容】 本發明一主要目的是在不改蠻 體陣列之形成過程的前提下,藉由2 π ^序/、不限制電晶 變化 面積不會隨閘極光罩與;:及極光罩間m=二極的重疊 ,來確保電晶體陣列之性能。對準偏差$發生 本發明又一主要目的是提供开,_ 日 SA 日日體 影響的電晶體陣列。 ’、輕易消除不良電 本發明所提出之電晶體,或款 陣列中的每一個電晶體,至少呈 X 9所提出之電晶體 第一:問極電極突出於開極:m父 體位於連接各電晶體之閘極導冰卜使付整個電晶 晶體有問題時,可以藉由此,當某個電 電晶體之源極與汲極短路,來1曰曰體之閘極電極並將此 它正常電晶體明顯不同的變化。*不良電晶體產生與其 層在膜電晶體,則控制半導體 70王位於閘極電極在底材之投影的
第7頁 1222749 五、發明說明(4) — 内部L因此,可以將光線照射半導體層時所引起的光漏電 流大幅降低,進而提昇電晶體的性能。 極底此準積 汲在因對面 :份。要的 三部部只份 第覆内,部 重的現覆 極影出重 電投 極之 閘材 與底 極在 汲極 得電 使極 並閘 ,於 極位 電全 極完 閘, 越影 跨投 向之 橫材 有 會 不 容 電 • 極 極會 汲 閘不、| 使量極 即移閘 ,偏, 量極 移電 偏極 準閘 對與 有極U 罩沒 光變 極改 汲顯 與明 罩到 光大 化 變 的 ,使極閉線、閑極電極、源極與没極之間的距離 最:極;=光:的對準偏差而發生的丄= 為對準偏移量顯:::讓不會因 因為對準偏移#而發生重疊。也疋讓未重疊部份不會 四、【實施方式】 之-調的是’以下圖式僅是定性地顯示本發明 這此圖;ί:知例’除非有明文寫出相關限制條件,ί二 、^=乂"]广所提出之電晶體(電晶體‘ 節。並:ΐίΐ、相對角度、相對距離、相對位置ΛΓ 文寫出必須施例的各種可能變化,除非有特:: 視需要加以混些可能變化都是相互獨立乂
第8頁 1222749 五、發明說明(5) 本發明之一較佳實施例,是一種電晶體。如第二A圖 與第二B圖所示,至少包含第一導體結構2卜第二導體結 構2 2、第三導體結構2 3、第四導體結構2 4與第五導體結構 25。其中第一導體結構21與第三導體結構23對應到源極, 第二導體結構2 2與第四導體結構2 4對應到閘極,而第五導 體結構2 5則對應到沒極。 如第一 A圖與第二β圖所示:第一導體結構2 1位於底材 2 0上。第一導體結構2 2位於底材2 0上,並且,第二導體結 構22在底材20上的投影與第一導體結構21在底材2〇上的投_ 影相互交叉。第三導體結構2 3位於底材2 0上並與第一導體 結構2 1接觸’第三導體結構2 3在底材2 0上的投影與第二導 體結構2 2在底材2 0上的投影相互分離。第四導體結構2 4位 於底材20上並與第二導體結構22接觸,第四導體結構24在 底材20上的投影與第一導體結構21在底材20上的投影相互 分離,但第四導體結構2 4在底材2 0上的投影與第三導體結 構2 3在底材2 0上的投影相互交叉。第五導體結構2 5位於底 材2 0上,第五導體結構2 5在底材2 0上的投影至少部份與第 四導體結構2 4在底材2 0上的投影相互重疊,但第一導體結鲁 構2卜第二導體結構2 2以及第三導體結構2 3在底材2 0上的 投影,皆與第五導體結構2 5在底材2 0上的投影相互分離。 顯然地,本實施例的主要特徵之一是讓第五導體結構
1222749 五、發明說明(6) 2 5 (沒極)橫跨第四導體結構24 (閘極電極),使得閘極與汲 極間的重疊面積隨汲極光罩與閘極光罩之對準偏務量的變 化可以有效減少。因此,本實施例並不嚴袼限制第五導體 結構25與第四導體結構24的相對位置。一般而言,為了方 便,成連接沒極之導線(如金屬接觸)與避免短路,通常是 讓第五導體結構2 5在底材2 0上的投影與第二導體結構2 2在 底材20上的投影,位於第三導體結構23在底材2〇上的投影 的相對二側。 顯然地,本實施例的 2 3 (源極電極)與第四導體 體結構2 1 (源極導線)與第 因此’當因為光罩對準偏 有問題時,本實施例可以 電極切斷以使得此電晶體 此電晶體之源極與汲極短 極間之電流流動造成明顯 是利用雷射修補等方式, 以使得這個不良電晶體完 那些導體結構係视整個電 薄膜電漿顯示器之薄膜t 局(layout)而定,本實施 另一主要特徵是讓第三導體結構 結構2 4 (閘極電極)都位於第一導 二導體結構2 2 (閘極導線)之外。 差等因素使得某個電晶體的性能 先利用雷射修補等方式,將閘極 不再受到閘極導線的影響,再將 路以使得電晶體不會對源極一汲 地影響。當然,本實施例也可以 將閘極電極與源極電極都切斷, 全不會發生變化。在此,要切斷 晶體陣列(或整個電子元件,如 晶體陣列與像素陣列)的實際佈 例並不限定相關細節。 進一步地,丄#丄— :本貫施例的目的是要減少汲極與閘極
第10頁 /49 /49 五、發明說明 間相對位 的影響, 之相對位 可以如第 影,可直 與第二導 結構2 3之 與第四導 二導體結 據實際製 罩與間極 距離便不 =(由光罩對準偏移量所引起)對閘極_淡極電容 此為避免沒極與閘極電極間沿第四導體結構24 移所引起的電容變化(重疊面積變化),本實施例 =C圖所示般,第五導體結構25在底材2〇上的投 妾接觸第四導體結構2 4在底材2 〇上的投影,但仍 體、、、α構2 2在底材2 0上的投影,互相位於第三導體 兩側。而且,第五導體結構25在底材2〇上的投影 體結構2 4在底材2 0上的投影所接觸的位置,與第 構2 2在底材2 0上的投影之間的相對距離X,係根 私的光罩對準偏差量而定,若正常操作下汲極光 光罩間的最大光罩對準偏差量是X,上述之相對 小於X。 一當然,如第二D圖所示,本實施例另一種可能的變化 是讓第五導體結構25在底材20上的投影,完全位於第四導 體結構2 4在底材2 0上的投影的内部,藉以使得光罩對準偏 =量所引起的第五導體結構25位移不會明顯改變二者的重 疊面積。當然’若要使得重疊面積完全不變,第五導體結 構25在底材20上的投影與第四導體結構24各邊緣在底材2〇 上的技影之間’所具有的相對距離,會小於正常運作下之 最大光罩對準偏差量X。 再者,為避免不正常短路等缺失,如第二Ε圖所示, §第五導體結構2 5在底材2 0上的投影並不完全位於第四導
第11頁
1222749 五、發明說明(8) 體結構24在底材20上的投影時,第五導體結構25在底材20 上的投影的某些部份,並不會接觸第四導體結構2 4在底材 2 0上的投影未與第二導體結構2 2在底材2 0上的投影接觸之 一端。 此外,為了確保光罩對準偏移量不會引發明顯的電容 面積變化,亦可如第二F圖與第二G圖所示,使第四導體結 構2 4投影,與第五導體結構2 5大致為平行四邊形。 除此之外’若本實施例被應用在底材2 0還具有半導體 層之電晶體時’本實施例可以讓半導體層2 6位於底材2 0上 方,並且同時電性耦接至第三導體結構2 3與第五導體結構 25,並且如第二H圖所示,半導體層2 6在底材2 0上的投影 ,極大部份位於第四導體層24在底材20上的投影内部。如 此,可以大幅降低因為半導體層2 6被光線照射的機率,進 而大幅減少光漏電流,減少電晶體性能因為不需要光漏電 流出現而變壞的可能性。 本發明之另 較佳實施例,仍是一種電晶體。如第三 A圖所示,至少包含第一導體結構3卜第二導體結構3 2、 第三導體結構33以及第四導體結構34。其中第一導體結構 3 1與第三導體結構3 3對應到源極,第二導體結構3 2對應到 閘極,而第四導體結構34則對應到沒極。
第12頁 1222749 五、發明說明(9) 如第三A圖所示:第一導體結構3 1係位於底材3 0上。 第二導體結構3 2位於底材3 0上,第二導體結構3 2在底材3 0 上的投影係與第一導體結構3 1在底材3 0上的投影相互交叉 。第三導體結構3 3位於底材3 0上並與第一導體結構3 1接觸 ,第三導體結構3 3在底材3 0上的投影完全位於第二導體結 構3 2在底材3 0上的投影内部。第四導體結構3 4位於底材3 0 上,第四導體結構34在底材30上的投影係與第三導體結構 3 3在底材3 0上的投影以及第一導體結構3 1在底材3 0上的投 影皆相互分離,第四導體結構34在底材30上的投影,完全 位於第二導體結構3 2在底材3 0上的投影的内部,並且第四 導體結構34在底材30上的投影係大致平行於第三導體結構鲁 33在底材30上的投影。 顯然地,本實施例的主要特徵是作為汲極之第四導體 結構3 4,完全與作為閘極之第二導體結構3 2重疊,並且第 四導體結構3 4在底材3 0上的投影完全位於第二導體結構3 2 在底材3 0上的投影的内部。因此,只要汲極光罩與閘極光 罩之間在正常工作條件下的對準偏移量,不會使得原本預 定完全位於第二導體結構3 2在底材3 0上的投影内部的第四 導體結構34在底材3 0上的投影,不再完全在第二導體结損: 3 2在底材3 0上的投影内部,閘極與汲極間的相對面積便可琴 以保持一定,進而使得閘極-汲極電容不會因為光罩對準 的偏差而發生變化。
1222749 五、發明說明(10) 顯然地,雖然本實施例未如前一個實施例般,使用閘 極電極來提供將不良電晶體分離的功能,但由於本實施例 仍可以確保閘極-沒極電容於一定電容量,因此本實施例 仍可以改善/防治任何因為閘極-汲極電容量變化所引起的 缺失’例如薄膜電晶體液晶顯示面板之點狀水波紋(sp〇t mura )° 進一步地’為了盡可能確保閘極與汲極重疊面積不會 因為閘極與汲極間相對位移的影響。如第三C圖所示,本 實施例可以讓第四導體結構3 4在底材3 0上的投影大致平行 第二導體結構3 3在底材3 0上的投影的一侧,明顯長於第四鲁 導體結構3 4在底材3 0上的投影大致平行第一導體結構3& 底材3 0上的投影的一側。舉例來說,可以讓這二側的長度 比超過七倍。 進一步地,如第三D圖所示,本實施例可以再包含第 五導體結構3 5。第五導體結構3 5位於底材3 0上並與第四導 體結構34接觸(二者形成汲極),在底材30上第五導體結構 3 5在底材3 0上的投影,係與第三導體結構3 3在底材3 0上的 投影以及第一導體結構3 1在底材3 0上的投影皆相互分離。籲 第五導體結構3 5在底材3 0上的投影,係至少部份位於第二 導體結構3 2在底材3 0上的投影的内部。第五導體結構3 5在 底材30上的投影,與第三導體結構33在底材30上的投影係 位於第四導體結構34在底材30上的投影的相對二測。並且
第14頁 1222749 五、發明說明(11) 第四導體結構3 4在底材3 0上 在底材3 0上的投影的一側, 底材3 0上的投影相接觸。 的投影,面對第五導體結構3 5 僅有部份與第五導體結構3 5在 寒)等員容易地开/忠如此作可以讓用來連接汲極之導線(導體插 ^ 乂 ,但可增加了閘極-沒極電容量因為夯里針 ==變化的可能。因此,第四=== 材30上的投麥面:笛取好是明顯大於第五導體結構35在底 之重疊部份^ ”第二導體結構32在底材30上的投影二者 的投影與^二面積;藉以減少第五導體結構35在底材30上 積,因&罩^,體結構32在底材30上的投影之重疊部份面 '準偏差所引起變化的影響。 除此之外,从 層3 6之電晶體’ 1本實施例被應用在底材3 0還具有半導體 上方,並^同1 ’本實施例可以讓半導體層3 6位於底材3 0 構34 ,並且二時電性輛接至第三導體結構33與第四導體結 材3 0上的投$第二D圖所示,在底材3 0上半導體層3 6在底 的内部。如凡全仅於第二導體層3 2在底材3 0上的投影 機率,進而’可以大幅降低因為半導體層被光線照射的 要光漏電产出^減少光漏電流,減少電晶體性能因為不需_ 机出現而變壞的可能性。 本發明$ 如第四圖所示又一較佳實施例為一稜形成電晶體的方法。 不’至少包含下列基本步驟:
第15頁 1222749 五、發明說明(12) 如背景方塊4 1所示,提供一晶圓,此晶圓之表面可分 為由多數個晶粒區域所組成之陣列。
如準備方塊4 2所示,提供對應到源極圖案之第一光罩 、對應到閘極圖案之第二光罩與對應到汲極圖案之第三光 罩。其中第一光罩的圖案為第一線狀圖案與位於第一線狀 圖案一側並與第一線狀圖案接觸之第一方塊圖案,第二光 罩的圖案為第二線狀圖案與位於第一線狀圖案之側並與第 一線狀圖案接觸之第二方塊圖案,第三光罩的圖案為一環 狀圖案。 如圖案轉移方塊4 3所示,使用第一光罩、第二光罩與 第三光罩,形成一電晶體圖案於一晶粒區域。 如反覆圖案轉移方塊44所示,反覆使用這些光罩,在 每一個晶粒區域都形成電晶體圖案。 必須強調的是電晶體圖案必需符合下列要求: (1)第一光罩圖案與第二光罩圖案部份重疊,使得第· 一線狀圖案與第二線狀圖案部份重疊、第一方塊圖案與第 二方塊圖案部份重疊、第一線性圖案與第二方塊圖案完全 分離、而且第二線性圖案與第一方塊圖案完全分離。
第16頁 1222749 五、發明說明(13) (2) 第一光罩之圖案與第三光罩之圖案完全分離。 (3) 第二光罩之圖案與第三光罩之圖案部份重疊,使 得環狀圖案與第二方塊圖案部份重疊但環狀圖案與第二線 狀圖案完全分離,並且環狀圖案與第二方塊圖案重疊部份 以及第二線狀圖案與第二方塊圖案接觸部份分別位於第一 方塊圖案與第二方塊圖案重疊部份的相對兩側。 除此之外,如果在正常的製造過程中,任一光罩沿第 一線性圖案方向之對準偏差量為第一位移量而任一光罩沿 第二線性圖案方向之對準偏差量為第二位移量,電晶體圖 案必需符合下列要求: (1 )若環狀圖案與第二方塊圖案重疊部份為第一部份 圖案,此第一部份圖案面對第二方塊圖案之一側與第二方 塊圖案之間的距離大於第一位移量,此第一部份圖案面對 第二方塊圖案與第二線性圖案相對一端的距離亦大於第一 位移量,並且第一方塊圖案面對第二線性圖案之一側與第 二線性圖案之距離也大於該第一位移量。
第17頁 1222749 五、發明說明(14) 部份圖案與第三部份圖案,此第二部份圖案與第二方塊圖 案之距離大於該第二位移量,並且此三圖案與第二方塊圖 案之距離亦大於該第二位移量。 當然,當電晶體為薄膜電晶體等時,本實施例還可以 包含形成半導體層圖案作為電晶體圖案之一部份的步驟。 在此半導體層圖案同時電性接觸第一方塊圖案與第二方塊 圖案,並且半導體層圖案完全位於第二線性圖案的内部。 以上所述僅為本發明之較佳實施例而已,並非用以限 定本發明之申請專利範圍;凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾,均應包含在下述之申請 專利範圍中。
第18頁 1222749 圖式簡單說明 五、【圖式簡單說明】 第一 A圖至第一 Η圖為習知技術常見電晶體的佈局示意 圖與常見缺失示意圖; 第二Α圖至第二Η圖為本發明一較佳實施例之一些可能 變化的示意圖; 第三Α圖至第三D圖為本發明另一較佳實施例之一些可 能變化的示意圖;以及 第四圖為本發明又一較佳實施例的流程示意圖。 主要部份之代表符號: 11 導 線 12 導 線 13 導 線 14 導 線 15 導 線 16 底 材 17 晶 胞 20 底 材 21 第 一 導 體 結 構 22 第 二 導 體 結 構
第19頁 1222749
第20頁 圖式簡單說明 23 第三導體結構 24 第四導體結構 25 第五導體結構 30 底材 31 第一導體結構 32 第二導體結構 33 第三導體結構 34 第四導體結構 35 第五半導體結構 36 半導體層 41 背景方塊 42 準備方塊 43 圖案轉移方塊 44 反覆圖案轉移方塊 X 最大光罩對準偏差量

Claims (1)

1222749 申請專利範圍 該底 與係 與係導投 該結材體投 ;,該β0ii影四之 ,體底導之 上上在 上投 上投第材 上導該一材 材材構 材之 材之該底材四在第底 底底結 底材 底材但該 底第構該該 \該體 該底;該底,在 該該結、在 於於導於該離於該離構 於與體影構 位位一 位在分位在分結 位份導投結 構構第 構構互構構互體 構部五之體 結結該 結結相結結相導 結少第材導 體體與 體體影體體影三 體至該底二 導導係 導導投導導投第 導係但該第 一二影 三三之四四之該 五影,在該 第第投 第第材第第材與 第投疊構及 該該之 該該底該該底係 該之重結以 :,,材 ,,該,,該影 ,材互體、 含構構底;構觸在構觸在投 構底相導影 包結結該叉結接構結接構之及結該影三投 ,體體在交體構結體構結材以體在投第之。 體導導構互導結體導結體底;導構之該材離 晶\ 二結相三體導四體導該叉五結材與底分 電第第體影第導二第導\ 在交第體底係該互 種\ \導投\ \第\ 二第構互\導該影在相 \ 二之 第該 第該結相 五在投構皆 1.第材 該與該與體影 第構之結影 2 ·如申請專利範圍第1項之電晶體,該第五導體結構在該 底材之投影與該第二導體結構在該底材之投影係位於該"第 三導體結構在該底材之投影的相對二側。 /
第21頁 六 3 ·如 底材 構之 申請專利範圍 申請專利範圍楚 之投影並不1項之電晶體,該第五導體結構在該 —端在該底=第四導體結構不與該第二導體結 4, 底 内 如申請專利粑圍第1項之電晶體,該第五導體結構在該 材之投影係完全位於該第四導體結構在該底材之投影 部。 y J 厂如申請專利範圍第1項之電晶體,當該第五導體結構在 5亥底材之投影並不完全位於該第四導體結構在 第四導體結構不與該第二導體結構之一端在該底材之 影〇 6 ·如申請專利範圍第5項之電晶體,該第四導體結構在該 底材之投影被該第五導體結構在底材之投影通過的相對二 側,在該第四導體結構在該底材之投影與該第五導體結構 在該底材之投影相互交又之區域及附近係大致相互平行。 7·如申請專利範圍第1項之電晶體,該第五導體結構在該 底材之投影被该第四導體結構在底材之投影通過的相對二 側,在該第五導體結構在該底材之投影與該第四導體結構 在該底材之投影相互交又之區域及附近係大致相互平行。
第22頁 1222749 六、申請專利範固 ’ %專利範圍第1項之電晶體,該第五導體結構在該 底材之Jr/X 仅衫以及該第四導體結構在底材之投影皆大致為一 平行四邊形。9 ·如申技* ♦企%明專利範圍第1項之電晶體’更包含一半導體層, 该平導_ & ϋ層位於該底材上方並且同時電性耦接至該第三導 體結構愈4 & 全位於Γ该第五導體結構,該半導體層在該底材之投影完 <读第四導體結構在該底材之投影的内部。 10·一種電晶體, 第一導體 、丨丨· 、第二導體 #導體結構在 材之投影相互交該第:導體 • 導體結構完全位於該第二 一第四導體 第四導體結構在 材之投影以及該 ,該第四導體結 結構在該底材之 材之投影係大致 第 包含: 結構,該第 結構,該第 該底材之投 叉; 結構,該第 接觸,該第 導體結構在 結構,該第 該底材之投 第一導體結 構在該底材 投影的内部 平行於該第 一導體結構位於一底材上; 一導體結構位於該底材上,該 影係與該第一導體結構在該底 三導體結 三導體結 該底材之 四導體結 影係與該 構在該底 之投影係 ,並且該 三導體結 構位於 構在該 投影内 構位於 第三導 材之投 完全位 第四導 構在該 該底材上並與 底材之投影係 部;以及 該底材上,該 體結構在該底 影皆相互分離 於該第二導體 體結構在該底 底材之投影。
1222749 六、申請專利範圍 j 如申請專利範圍第丨〇項之電晶體,該第四導體結構在 材之投影之大致平行該第三導體結構在該底材之投影 劲側,係明顯長於該第四導體結構在該底材之投影之大 平行該第一導體結構在該底材之投影的一側。 該2广如申請專利範圍帛1〇項之電晶體,該第四導體結構在 ‘ 2 j i ί影之大致平行該第三導體結構在該底材之投影 大致:mi: i該第四導體結構在該底材之投影之 . μ 導體…構在该底材之投影之另一側長度的 \u ° 13·如申請專利範圍第1〇項之電晶體,更包含一第五導體 結構,該第五導體結構位於該底材上並與該第四導體結構 接觸,該第五導體結構在該底材之投影係與該第三導體結 構在該底材,投影以及該第一導體結構在該底材之投影皆 相互分離/该第五導體結構在該底材之投影係至少部份位 於該第一導體結構在該底材之投影的内部,該第五導體結 構在該底材之投影與該第三導體結構在該底材之投影係位 於該第四導體結構在該底材之投影的相對二測,並且該第 四導體結構在該底材之投影面對該第五導體結構在該底材 之投影的一側僅有部份與該第五導體結構在該底材之投影 相接觸。 14·如申請專利範圍第13項之電晶體,該第四導體結構在
1222749 六、申請專利範圍 該底材之投影的面積,明顯大於該第五導體結構在該底材 之投影與該第二導體結構在該底材之投影二者之重疊部份 的面積。 1 5.如申請專利範圍第1 0項之電晶體,更包含一半導體層 ,該半導體層位於該底材上方並且同時電性耦接至該第三 導體結構與該第四導體結構,該半導體層在該底材之投影 完全位於該第二導體結構在該底材之投影的内部。 1 6. —種形成電晶體的方法,包含: 提供一晶圓,該晶圓之一表面可分為由多數個晶粒區攀 域所組成之一陣列; 提供一第一光罩、一第二光罩與一第三光罩,該第一 光罩的圖案為一第一線狀圖案與位於該第一線狀圖案之一 側並與該第一線狀圖案接觸之一第一方塊圖案,該第二光 罩的圖案為一第二線狀圖案與位於該第一線狀圖案之一側 並與該第一線狀圖案接觸之一第二方塊圖案,該第三光罩 的圖案為一環狀圖案; 使用該第一光罩、該第二光罩與該第三光罩,形成一 電晶體圖案於一晶粒區域,在此任一該光罩沿該第一線性籲 圖案方向之對準偏差量為一第一位移量而任一該光罩沿該 第二線性圖案方向之對準偏差量為一第二位移量,並且該 電晶體圖案需符合下列要求: 該第一光罩之圖案與該第二光罩之圖案部份重疊,使
第25頁 1222749 六、申請專利範圍 得該第一線狀圖案與該第二線狀圖案部份重疊、該第一方 塊圖案與該第二方塊圖案部份重疊、該第一線性圖案與該 第二方塊圖案完全分離、而且該第二線性圖案與該第一方 塊圖案完全分離; 該第一光罩之圖案與該第三光罩之圖案完全分離; 該第二光罩之圖案與該第三光罩之圖案部份重疊,使 得該環狀圖案與該第二方塊圖案部份重疊但該環狀圖案與 該第二線狀圖案完全分離,並且該環狀圖案與該第二方塊 圖案重疊部份以及該第二線狀圖案與該第二方塊圖案接觸 部份係分別位於該第一方塊圖案與該第二方塊圖案重疊部 份的相對兩側;以及 反覆使用該些光罩,在每一個該晶粒區域都形成該電 晶體圖案。 1 7.如申請專利範圍第1 6項之形成電晶體的方法,尚包含 形成一半導體層圖案作為該電晶體圖案之一部份的步驟, 該半導體層圖案同時電性接觸該第一方塊圖案與該第二方 塊圖案,並且該半導體層圖案完全位於該第二線性圖案的 内部。 1 8.如申請專利範圍第1 6項之形成電晶體的方法,若該環 狀圖案與該第二方塊圖案重疊部份為一第一部份圖案,該 第一部份圖案面對該第二方塊圖案之一側與該第二方塊圖 案之間的距離大於該第一位移量,該第一部份圖案面對該
第26頁 1222749 六、申請專利範圍 第二方塊圖案與該第二線性圖案相對一端的距離亦大於該 第一位移量,並且該第一方塊圖案面對該第二線性圖案之 一側與該第二線性圖案之距離係大於該第一位移量。 1 9 .如申請專利範圍第1 6項之形成電晶體的方法,該第二 方塊圖案面對該第一線性圖案之一側與該第一線性圖案之 間的距離大於該第二位移量,該環狀圖案面對該第一線性 圖案之一側與該第一線性圖案之距離係大於該第二位移量 2 0 .如申請專利範圍第1 6項之形成電晶體的方法,若該環 狀圖案具有與該第一線性圖案大致平行之一第二部份圖案 與一第三部份圖案,該第二部份圖案與該第二方塊圖案之 距離大於該第二位移量,並且該三圖案與該第二方塊圖案 之距離亦大於該第二位移量。
第27頁
TW92117453A 2003-06-26 2003-06-26 Transistor TWI222749B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW92117453A TWI222749B (en) 2003-06-26 2003-06-26 Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW92117453A TWI222749B (en) 2003-06-26 2003-06-26 Transistor

Publications (2)

Publication Number Publication Date
TWI222749B true TWI222749B (en) 2004-10-21
TW200501422A TW200501422A (en) 2005-01-01

Family

ID=34546243

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92117453A TWI222749B (en) 2003-06-26 2003-06-26 Transistor

Country Status (1)

Country Link
TW (1) TWI222749B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402596B (zh) * 2009-10-01 2013-07-21 Chunghwa Picture Tubes Ltd 具有電容補償的畫素結構
TWI417626B (zh) * 2010-11-09 2013-12-01 Century Display Shenzhen Co 畫素結構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402596B (zh) * 2009-10-01 2013-07-21 Chunghwa Picture Tubes Ltd 具有電容補償的畫素結構
TWI417626B (zh) * 2010-11-09 2013-12-01 Century Display Shenzhen Co 畫素結構

Also Published As

Publication number Publication date
TW200501422A (en) 2005-01-01

Similar Documents

Publication Publication Date Title
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN104865762B (zh) 像素结构及显示面板
CN108428704B (zh) 显示装置
CN105261655B (zh) 薄膜晶体管
CN104064679B (zh) 像素结构
CN103117248B (zh) 阵列基板及其制作方法、显示装置
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
WO2021102996A1 (zh) 显示基板及显示装置
CN105655359A (zh) Tft基板的制作方法
CN106298957A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2021103015A1 (zh) 显示基板及其制作方法、显示装置
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN103715135B (zh) 一种过孔及其制作方法、阵列基板
CN110289214A (zh) 显示装置及薄膜晶体管的制造方法
CN108169947A (zh) 阵列基板及其制造方法、触控显示装置
TWI578546B (zh) 薄膜電晶體的製造方法
US11233074B2 (en) Array substrate and manufacturing method thereof
CN103235455A (zh) 一种液晶显示面板及其制造方法
CN108538861B (zh) 阵列基板及其制造方法、显示面板
TWI222749B (en) Transistor
TW202014780A (zh) 陣列基板
CN106784015B (zh) 一种薄膜晶体管及其制作方法、显示基板及显示装置
EP3588562A1 (en) Array substrate and display device
CN210403734U (zh) 一种显示基板、显示装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent