TWI222673B - Substrate structure having relaxed thin-film layer with low defect-density and its manufacturing method - Google Patents

Description

1222673 五、發明說明（1) 發明所屬之技術領域 本發明係有關於一種用來製造積體電路元件之基底結 構，特別是有關於一種具有鬆弛的薄膜層之基底結構及其 製造方法。 先前技術

隨著閘極元件尺寸的縮小化，要使金氧半場效電晶體 (Μ 0 S F E T )元件能在低操作電壓下’具有高趨動電流和高 速的效能是相當困難的。因此，許多人在努力尋求改善金 氧半場效電晶體元件之效能的方法。 利用應變引發的能帶結構變型來增加載子的遷移率， 以增加％效電晶體的趨動電流，可改善場效電晶體元件之 效能’且此種方法己被應用於各種元件中，當石夕M q $ ρ Ε τ元 件之通道處於拉伸應變的情況時，可增加電子及電洞的遷 移率。

傳統之應變矽層之製造，如第1圖所示，是在鬆弛的 石夕錯偽（pseudo)基底12上蠢晶成長一應變；ε夕薄膜層14， 石夕錯偽基底12是形成在矽基底1〇上，矽M〇SFET元件則形成 在此應變矽薄膜層14上，而此矽M0SFET元件的通道係位於 應變石夕薄膜層1 4中。具有高品質之應變矽層丨4及鬆弛的矽 鍺層1 2是增進應變矽M0SFET元件效能之重要因素。而高缺 P曰 16 (如差排（disl〇cati〇n)、疊差（stacking fault )、雙晶（tw 1 η )等）密度則會降低載子的遷移率。 高品質之鬆弛的矽鍺層可藉由形成一厚的具有濃度梯

1222673 五、發明說明（2) 又之夕錯緩衝層來獲得（Rim K· et al.，丨丨Fabrication and analysis 〇f deep submicron strained-Si n MOSFETs， IEEE Trans. Elect· Dev· ， vol· 47， no· 7’ PP· 1 40 6， Jul· 2〇〇〇·)，如第2A圖所示，鬆弛的 石夕(1~x)錯(x)層20是形成在矽鍺⑺緩衝層22上，其中y = 0 x 石夕(i-o鍺(y)緩衝層22是形成在；ε夕基底24上。然而，利 用#種厚的秒鍺緩衝層22會有以下的缺點，首先，此種矽 鍺緩衝層2 2之厚度約在丨至數微米厚，大量製造之成本高

且產$太少。再者，差排密度依然很高，約在1 E4至1 E7 ciir2之間。 另一形成高品質之鬆弛的矽鍺層方法，係使用一絕緣 層上有矽層（SOI )之基底，而矽鍺層是形成在絕緣層上 之 /專石夕層（Z. Yang et al， ·，In situ relaxed SiGe epitaxial layers with low threading dislocation densities grown on compliant SOI substrate", J. Vacuum Science Technology B, vol. 16, no. 3, pp. 1 48 9， 1 9 98·)。如第2B圖所示，鬆弛的石夕(i x)鍺⑴層3〇是

形成在絕緣層上有矽層（S0I )之基底4〇上，其中標號32 為石夕層、‘號34為絕緣層、標號36為；ε夕基底。由於石夕 鍺⑴層3 0之厚度增加，大部分的應變是由矽(ΐ χ)鍺⑴層3 〇轉 移到底下之矽層32。因此，在矽層32内之應變高到足以形 成差排3 8以鬆弛應變。而應用此方法是須要使用一非常薄 的矽層32以獲得鬆弛的矽鍺層，再者，差排增殖之作用力

0503-7595tvvf(nl) ： TSMC2001 -1681 ： amy.ptd 第9頁 1222673

五、發明說明（3) 層 > 因此’與在矽基底上形成六π，取/夂怖度之矽鍺緩衝展 相較、此方法對於後續所形成之磊晶層之表面可達到具^ 車乂 V、差排始、度之目的。然而，此方法所形成之磊晶層所具 有之差排密度約1£：6 cur2，而要在此差排密度之磊/爲厂 制，土； AL 山又< ^&日日層上 农k TL件，仍然不夠低。 因此’為了獲得具有極低之差排密度之鬆弛的蠢晶 層’亟待針對上述問題謀求改善之道。 發明内容 有鏗於此，本發明之目的 之鬆他的薄膜層之基底結構及 成在兩應變層間之初始無應變 隨著磊晶成長而增加，使得差 而造成上應變層產生一鬆弛的 為達成上述目的，本發明 鬆弛的薄膜層之基底結構之製 底’首先於此晶體基底上成長 第一晶體層，此第一自然晶格 格常數。其次，於此第一晶體 格¥數之弟一晶體層，此第二 自然晶格常數。最後，於此第 自然晶格常數之低缺陷密度第 常數不同於此第二自然晶格常 陷進入此第二晶體層。 在提供一種具有低缺陷密度 其製造方法，其使得差排形 層中。由於上應變層之厚度 排形成在初始無應變層中， 薄膜層。 提出一種具有低缺陷密度之 造方法，適用於一晶體基 一具有第一自然晶格常數之 常數不同於此晶體基底之晶 層上成長一具有第二自然晶 自然晶格常數不同於此第一 二晶體層上成長一具有第三 二晶體層，此第三自然晶格 數，而促使所產生之晶體缺

1222673 五、發明說明（4) 本發明並提供另一種具有低缺陷密度之鬆弛的薄膜層 之基底結構之製造方法，其方法如下所述。提供一晶體基 底；於晶體基底上成長具有一第一應力之一第一應變層； 於第一應變層上成長一初始無應變層；以及於初始無應變 層上成長具有一第二應力之一第二應變層以引起初始無應 變層產生一第三應力，而使得第二應變層成為一鬆弛的薄 膜層。其中第一應力和第二應力為拉伸應力，第三應力為 壓縮應力；或者，第一應力和第二應力為壓縮應力，第三 應力為拉伸應力。在前者的條件下，第一應變層之自然晶 格常數大於晶體基底之晶格常數及初始無應變層之自然晶 格常數，且第二應變層之自然晶格常數大於初始無應變層 之自然晶格常數。在後者的條件下，第一應變層之自然晶 格常數小於晶體基底之晶格常數及初始無應變層之自然晶 格常數，且第二應變層之自然晶格常數小於初始無應變層 之自然晶格常數。 本發明另提出一種具有低缺陷密度之鬆弛的薄膜層之 基底結構，適用於一晶體基底，包括：一具有第一自然晶 格常數之第一晶體層，成長於此晶體基底上，此第一自然 晶格常數不同於此晶體基底之晶格常數；一具有第二自然 晶格常數之第二晶體層，成長於此第一晶體層上，此第二 自然晶格常數不同於此第一自然晶格常數；以及一具有第 三自然晶格常數之低缺陷密度第三晶體層，成長於此第二 晶體層上，此第三自然晶格常數不同於此第二自然晶格常 數，而促使所產生之晶體缺陷進入此第二晶體層。

0503-7595twf(nl) ： TSMC200M681 ； amy.ptd 第11頁 1222673 五、發明說明（5) 為讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明 如下。 實施方式 以下係以四實施例詳細說明本發明，其中實施例1至 實施例3係描述三種不同之具有低缺陷密度之鬆弛的薄膜 層之基底結構之製造方法，實施例4係為一種具有低缺陷 密度之鬆弛的薄膜層之基底結構。 實施例1 :製造方法 本發明提供一種具有低缺陷密度之鬆弛的薄膜層之基 底結構之製造方法。 低缺陷密度之鬆弛的薄膜層之基底結構及其製造方法 可藉由后述說明的方法來製作，請參照第3A圖，首先提供 一晶體基底1 0 0，晶體基底1 0 0例如是元素半導體、化合物 半導體、半導體合金、矽晶圓或絕緣層上有矽層 (silicon-on-insulator，SOI)之晶圓，但並無一定之 限制。 之後，請參照第3B圖，於晶體基底1 0 0上成長一具有 第一自然晶格常數之第一晶體層1 0 2，第一自然晶格常數 不同於晶體基底1 0 0之晶格常數。第一晶體層1 0 2之厚度須 低於因晶體基底1 0 0影響而致晶格鬆弛之一臨界厚度，故 其厚度較為薄，致使第一晶體層1 〇 2的晶格不會發生鬆 弛。成長第一晶體層1 0 2的方法例如使用分子束磊晶法或

0503-7595twf(nl) ： TSMC2001-1681 ： amy.ptd 第 12 頁 I222673 五、發明說明（6) 化學氣相沈積蠢晶法’但並無一定之限制。第一晶體層 102之材料包括元素半導體、化合物半導體、半導體合 金、；5夕鍺、碎鍺碳、銦鍺珅、鍺珅、叙錯珅、鍺碳或銦鍺 ’但並無一定之限制。 由於具有不同晶格常數之兩晶體薄膜層間的物理作 用，使得厚度低於鬆弛發生之臨界厚度且在鬆弛狀態具有 較大晶格之晶體薄膜層會處於壓縮應變，相反地，對厚度 同樣低於鬆弛發生之臨界厚度而且在鬆弛狀態具有較小晶 袼吊數之晶體薄膜層而言’則是處於壓縮應變。因此，在 第一晶體層1 0 2與晶體基底1 〇 〇所組成之堆疊層結構，若第 一晶體層102之晶格常數大於晶體基底1〇〇之晶格·常數，則 第一晶體層1 0 2係處於雙軸壓縮應變情況之下而晶體基底 1 0 0係處於雙軸拉伸應變情況之下，反之亦然。是故，第 一晶體層102亦可稱為第一應變層。 "其次，於第一晶體層1 〇 2上成長一具有第二自然晶格 常數之第二晶體層1 〇4，第二自然晶格常數不同於第一自 然晶格常數。右第一晶體層丨〇 2之晶袼常數小於晶體基底 1 0 0之晶格常數，則第一晶體層丨〇 2之晶格常數亦會小於第 二晶體層=4本^身具有之第二自然晶格常數，反之亦然。 需注意的是，第二晶體層丨〇4之厚度需低於因第一晶體層 1 02影響而致晶格變形之第一臨界厚度，但需高於因第一 晶體層102和後續將成長之第三晶體層1〇化影響而致晶格 變形之第二臨界厚度。《長第二晶體層）〇4的方法例如使 用分子束磊晶法或化學氣相沈積磊晶法，但並無一定之限

0503-7595twf(nl) ； TSMC200M681 ； amy.ptd： 第13頁 1222673 五、發明說明（7) ^。，二晶體層104之材料包括元素半導體、化人物半導 ς抽+導體合金、#、㈣、補碳、銦㈣、鍺砰、铭 鍺中、鍺碳或銦鍺碳，但並無一定之限制。 曰β體層1 〇 4係使其處在初始益岸變狀能之τ 的第二曰牌厗…L欠狀怎之下，以材質為矽 弟一=肢層104為例，其厚度需控制在大約小於5〇〇埃。 因此，弟二晶體層丨04亦可稱為初始無應變層。、 此制Ϊ Ϊ Ϊ 1形成一鬆弛且低缺陷密度的曰曰:體層之製程， 第：Ϊ工兩階段’如第％圖和第3D圖所示，其中 弟白1又係為成長具有内應力之第三晶體層丨0 6a，第二階 驟係為藉由增加成長之厚度來釋放内應力：得 到晶格鬆弛的結構。 請芩照第3C圖，於第二晶體層1〇4上成長一具有第三 自J晶格常數之第三晶體層1〇63，第三自然晶格常數不同 於弟一自然晶格常數。若第一晶體層1〇2之晶格常數小於 弟二晶體層1 04本身具有之第二自然晶格常數，則第三晶 =層1 0 6 a之第二自然晶格常數亦會小於第二晶體層1 〇 4之 第一自然晶袼常數，反之亦然。此時第三晶體層丨〇6a處於 具内應力的狀態。當此層具内應力的晶體層之厚度隨著成 長而增加後’會引起處在初始無應變狀態下之第二晶體層 104產生應變。當第二晶體層1〇4 (初始無應變層）中之應 ”交造成其界厚度（critical thickness)降低至低於其 物理尽度（physical thickness)時，差排會形成在此第 二晶體層1 04中，如此使得最後之第三晶體層1 06b自然鬆 弛’而成為一鬆他的薄膜層，如第3D圖所示。因此，

0503-7595twf(nl) ； TSMC2001-1681 ; amy.ptd 第14頁 1222673

第二晶體層106b會由原本之應變層藉由應力之往下層釋放 而漸漸轉為一具有低缺陷密度之鬆弛的薄膜層，其缺陷密 度J於1 E 3 c m 。成長第三晶體層1 〇 6 a和1 0 6 b的方法例如 使用分子束蠢晶法或化學氣相沈積磊晶法，但並無一定之 限制，其材料包括元素半導體、化合物半導體、半導體合 金、矽鍺、矽鍺碳、銦鍺砷、鍺砷、鋁鍺砷、鍺碳或銦鍺 碳二但並無一定之限制，以材質為矽(h)鍺⑺為例，其鍺的 重ϊ百分比約為5至80，且矽鍺⑴層之最終厚度約為 4 0 0 0埃至數微米。 第4—圖和第5圖係分別顯示本發明實施例所形成之具有 鬆弛的薄膜層之基底結構之各薄膜層間互相應力作用之示 意圖’以及所形成之具有鬆弛的薄膜層之基底結構之差排 分佈之示意圖。圖中，第一晶體層丨〇 2例如是矽m鍺⑴ 層，第二晶體層1〇4例如是矽層，第三晶體層丨〇6b例如是 矽鍺⑺層。第二晶體層1〇4在第一晶體層及第三晶體 層106b兩者之拉伸應變a作用下將會發生壓縮應/變b且產生 差排11 2和差排線1丨4。上述狀況所產生之差排是在第三晶 體層106b之成長時而形成，且這些差排之增殖方向是朝向 基底100，並非朝向第三晶體層106b，如箭頭150所示。 然後’請參照第3E圖，可於第三晶體層106b上成長一 第四應變薄晶體層1 〇 8，第四應變薄晶體層1 〇 8之自然晶格 ¥數不同於上述第二自然晶格常數。若第三晶體層1 〇 6 b之 弟二自然aa格常數小於弟二晶體層1 〇 4之第二自然晶才夂常 數’則弟二晶體層1 0 6 b之第三自然晶格常數亦會小於第四

0503-7595tvvf(nl) ： TSMC2001 -1681 ； amy.ptd 第15頁 1222673

1222673

0503-7595twf(nl) ； TSMC2001-1681 ： amy.ptd 第17頁 1222673 五、發明說明（11) 自然晶格t數 的相對大小 應力表現 第三晶體層l〇6b 小 壓縮 苐二晶韹層104 大 拉伸 苐一晶體層102 小 壓縮 基底100 大 實施例2 :製造方法 首先依照第3A圖至第3C圖，進行同前一實施例之各項 製程步驟與程序，且同一標號為具有相同功能之元件。 其次，請參閱第6圖，在第三晶體層1 0 6a之第一階段 的成長步驟後，在此階段，第三晶體層1 0 6 a係處於具内應 力的狀態，其自身之應力尚未往下釋放。 然後，施行一退火（a η n e a 1 )製程1 3 0以消除第三晶 體層106a之内應力。退火製程例如是以8 0 0至1 2 0 0 °C的條 件進行，但並無一定之限制。因此，第三晶體層1 0 6 a會由 原本之應變層藉由應力之往下層釋放而使得在初始無應變 狀態之下之第二晶體層1 0 4產生應變，且其自身會漸漸轉 為一具有低缺陷密度之晶格鬆弛的薄膜層。 接著於第三晶體層1 〇 6 a上繼續第二階段之第三晶體的 成長，此時，成長之第三晶體為晶格鬆弛的狀態，最後得 到如第3D圖所示之第三晶體層106b。

0503-7595twf(nl) ； TSMC2001-1681 ； amy.ptd 第 18 頁 1222673 五、發明說明（12) 上述之退火製程1 3 0亦可於最後形成第三晶體層1 0 6b 後進行，如第7圖所示。 繼續進行前一實施例之第3E圖至第3F圖所示之各項製 程步驟與程序。 實施例3 :製造方法 首先依照第3A圖至第3B圖，進行同前一實施例之各項 製程步驟與程序，且同一標號為具有相同功能之元件。 其次，請參閱第8圖，在形成第二晶體層1 0 4後，對第 二晶體層1 0 4進行離子植入製程1 4 0，以減弱第二晶體層 1 0 4的結構強度。接著在其上方成長之第三晶體則具有晶 格鬆弛及低缺陷密度的特性，因此可直接得到如第3 D圖所 示之鬆弛的薄膜層1 06b，其最終厚度如前之實施例所述約 為4 0 0 0埃至數微米左右。 此離子植入製程1 4 0亦可在完成鬆弛的薄膜層1 0 6 b的 成長之前的階段進行，在此情況下，所需的離子植入能量 會高於在形成第二晶體層1 0 4後所進行的離子植入之能 量 ° 實施例4 :結構 本發明提出一種具有低缺陷密度之鬆弛的薄膜層之基 底結構，如第3 D圖所示，此鬆弛的薄膜層之基底結構的材 料如實施例1所述，在此不多做說明，此鬆弛的薄膜層之 基底結構包括％下次元件。第一元件係為一晶體基底 100 ° 第二元件係為一具有第一自然晶格常數之第一晶體層

0503-7595twf(nl) ： TSMC2001-1681 ； amy.ptd 第19頁 1222673 五 '發明說明（13) 10 2，成長於晶體基底1 0 0上，第一自然晶格常數不同於晶 體基底1 0 0之晶格常數。 第三元件係為一具有第二自然晶格常數之第二晶體層 104，成長於第一晶體層102上，第二自然晶格常數不同於 第一自然晶格常數。 第四元件係為一具有第三自然晶格常數之低缺陷密度 第三晶體層106，成長於第二晶體層104上，第三自然晶格 常數不同於第二自然晶格常數，而促使所產生之晶體缺陷 進入第二晶體層104。第三晶體層1 06之厚度隨著成長而增 加後，會引起處在初始無應變狀態下之第二晶體層1 〇 4產 生應變。當第二晶體層（初始無應變層）1 04中之應變造 成其臨界厚度降低至低於其物理厚度時，差排會形成在此 第二晶體層1 0 4中，如此使得第三晶體層1 〇 6自然鬆弛，而 成為一鬆弛的薄膜層1 0 6。 上述之第三晶體層1 0 6b、第二晶體層1 〇4、第一晶體 層1 0 2和基底1 0 〇之間之自然晶格常數的相對大小有兩種關 係，第一種如表一所示，在此種自然晶格常數的相對關係 下，會使第二晶體層1 〇 4呈現出壓縮應力之相對應力表 現。第二種相對關係如表二所示，在此種自然晶格常數的 相對關係下’會使弟^一晶體層104呈現出拉伸應力之相對 應力表現。 此具有低缺陷密度之鬆弛的薄膜層之基底結構尚包括 以下次元件：一第四應變薄晶體層1 〇 8，形成於第三晶體 層（鬆弛的薄膜層）1 0 6上。積體電路元件，例如金氧半

0503-7595twf(nl) ； TSMC2001 -1681 ： amy.ptd 1222673 五、發明說明（14) 場效電晶體（MOSFET )，如第3E圖所示，形成於第四應變 薄晶體層1 0 8上。 本發明之特徵及優點 本發明之具有低缺陷密度之鬆弛的薄膜層之基底結構 及其製造方法與習知技術相比較，本發明的優點為可獲得 極低缺陷密度之鬆弛的薄膜層，且大量製造之成本低，產 能增加。 本發明中所應用之物質材料，並不限於實施例所引述 者，其能由各種具恰當特性之物質和形成方法所置換，且 本發明之結構空間亦不限於實施例引用之尺寸大小。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限制本發明，任何熟習此項技藝者，在不脫離本發明之精 神和範圍内，當可做更動與潤飾，因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。

0503-7595twf(nl) ； TSMC2001-1681 ： amy.ptd 第21頁 1222673 圖式簡單說明 第1圖係顯示傳統之具有鬆弛的 第2A及2B圖係顯示傳統之具有 w日之基底結構。 底結構。 〇口貝之鬆弛的驾^ 第3A至3F圖係為剖面圖，其表示梠 1之具有低缺陷密度之鬆弛的薄膜 x據^發明之實 法。 ％底結椹从i 1 次 攝的製造方 第4圖係顯示本發明實施例所形成呈 基底結構之各薄膜層間互相應力"有—％弛的薄膜 第5圖係顯示本發明實施例所形 之不意圖 基底結構之差排分佈之示意圖。之具有鬆弛白 之 層之丞低菇稱之各薄膜層間^ 第5圖係顯示本發明實施例所g 層之基底結構之差排分佈之示意圖。—/、巧莓弛的薄膜 第6圖和第7圖係表示根據本發明每a 具有低缺陷密度之鬆弛的薄膜層之基二=例2之另一種 回火製程。 氐、、、σ構的製造方法 第8圖係表示根據本發明之實施例^ 密度之鬆弛的薄膜層之基底結構的制—種具有低缺 程。 、&法之離子植入 陷 製程 符號說明 1 2 :鬆弛的矽鍺偽基底； 24、36 :矽基底； 3〇 :鬆弛的矽锘 SOI基底； q ’ 絕緣層； 差排； 10 20 40 34 38 141622 32 30 100 應變矽薄獏層； 缺陷； ’ 發錯緩衝層； 矽鍺層； •晶體基底；

0503-7595twf(nl) ； TSMC200M681 ： amy.ptd 第22 I 1222673

圖式簡單說明 102 106a 106b 108 114 112 114 116 118 130 150 B 第一晶體層； 第三晶體層； 第三晶體層或鬆弛的薄膜層； 104 :第二晶體層； 第四應變薄晶體層；112 差排線； 120 閘極電極； 110 淡摻雜源極/汲極區； 間隙壁； 濃摻雜源極/没極區； 回火製程； 140 差排之增殖方向； A 壓縮應變。 差排； 通道； 閘極絕緣層； :離子植入製程； 拉伸應變；

0503-7595twf(nl) ； TSMC2001-1681 ； amy.ptd 第23頁

Claims (1)

1222673 六、申請專利範圍 1. 一種具有低缺陷密度之鬆弛的薄膜層之基底結構之 製造方法，適用於一晶體基底，包括下列步驟： 於該晶體基底上成長一具有第一自然晶格常數之第一 晶體層，該第一自然晶格常數不同於該晶體基底之晶格常 數； 於該第一晶體層上成長一具有第二自然晶格常數之第 二晶體層，該第二自然晶格常數不同於該第一自然晶格常 數；以及 於該第二晶體層上成長一具有第三自然晶格常數之低 缺陷密度第三晶體層，該第三自然晶格常數不同於該第二 自然晶格常數，而促使所產生之晶體缺陷進入該第二晶體 〇 2. 如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，更包括於該低缺陷密 度第三晶體層上成長一第四應變薄晶體層，其中該第四應 變薄晶體層之自然晶格常數不同於該第三自然晶格常數。 3. 如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該晶體基底為一 元素半導體。 4. 如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第一晶體層為 一元素半導體。 5. 如申請專利範圍第1項所遠之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第二晶體層為

0503-7595twf(nl) ； TSMC2001-1681 ； amy.ptd 第24頁 1222673 六、申請專利範圍 一元素半導體。 6. 如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中第三晶體層為一 元素半導體。 7. 如申請專利範圍第2項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第四應變薄晶 體層為一元素半導體。 8. 如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該低缺陷密度第 三晶體層之缺陷密度低於1 E6 cnr2。 9. 如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該晶體基底為一 化合物半導體。 1 0.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第一晶體層為 一化合物半導體。 11.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第二晶體層為 一化合物半導體。 1 2.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中第三晶體層為一 化合物半導體D 1 3.如申請專利範圍第2項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第四應變薄晶

0503-7595twf(nl) ； TSMC2001-1681 ； amy.ptd 第25頁 1222673 六、申請專利範圍 體層為一化合物半導體。 1 4.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該晶體基底為一 半導體合金。 1 5.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第一晶體層為 一半導體合金。 1 6.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第二晶體層為 一半導體合金。 1 7.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中第三晶體層為一 半導體合金。 1 8.如申請專利範圍第2項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第四應變薄晶 體層為一半導體合金。 1 9.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該晶體基底為 石夕。 2 0.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第一晶體層為 一半導體合金包括矽和鍺。 2 1.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第二晶體層為

0503-7595twf(nl) ； TSMC2001-1681 ： amy.ptd 第 26 頁 1222673 六、申請專利範圍 石夕。 2 2.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中第三晶體層為一 半導體合金包括矽和鍺。 2 3.如申請專利範圍第2項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第四應變薄晶 體層為矽。 2 4.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該低缺陷密度第 三晶體層之缺陷密度低於1E3 cnr2。 2 5.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第一晶體層係 使用分子束蠢晶法或化學氣相沈積蠢晶法以形成一應變碎 鍺層。 2 6.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第三晶體層係 使用分子束磊晶法或化學氣相沈積磊晶法以形成一應變矽 鍺層。 2 7.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，其中該第一晶體層之 厚度低於一臨界厚度。 2 8.如申請專利範圍第1項所述之具有低缺陷密度之鬆 弛的薄膜層之基底結構之製造方法，更包括於成長該低缺 陷密度第三晶體層後施行一退火製程。

0503-7595twf(nl) ； TSMC2001-1681 ； amy.ptd 第27頁 1222673

2j \如申請專利範圍第1項所述之具有低缺陷密度之鬆 他的4 f層之基底結構之製造方法，更包括於該晶體基底 上成長複數對之該第一晶體層及該第二晶體層。 3 j \+如申晴專利範圍第1項所述之具有低缺陷密度之鬆 弛的4膜層之基底結構之製造方法，更包括於該第四應變 薄晶體層上製造金氧半場效電晶體（M〇SFET)。 31. —種具有低缺陷密度之鬆弛的薄膜層之基底結 構，適用於一晶體基底，包括： 鱗一具有第一自然晶格常數之第一晶體層，成長於該晶 體基底上，該第一自然晶格常數不同於該晶體基底之晶格 常數； 一 曰:具有第二自然晶格常數之第二晶體層，成長於該第 一晶體層上，該第二自然晶格常數不同於該第一自然晶格 常數；以及 、一具^第三自然晶格常數之低缺陷密度第三晶體層， 成長於f第二晶體層上，該第三自然晶格常數不同於該第 二自然晶格常數，而促使所產生之晶體缺陷進入該第二晶 體層。 32·如申請專利範圍第3 1項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構，更包括一第四應變薄晶體層， 成長於該低缺陷密度第三晶體層上，其中該第四應變薄晶 體層之自然晶格常數不同於該第三自然晶格常數。 3 3 ·如申請專利範圍第3 2項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構，更包栝一金氧半場效電晶體

0503-7595twf(nl) ： TSMC2001-1681 ； amy.ptd 第28頁 1222673 t、申請專利範圍 ( MOSFET )，製造於該第四應變薄晶體層上。 3 4. —種具有低缺陷密度之鬆他的薄膜層之基底結構 之製造方法，適用於一晶體基底，包括下列步驟： 於該晶體基底上成長一具有弟 自然晶格常數之第一 晶體層，該第一自然晶格常數不同於該晶體基底之晶格常 數； 於 晶體 ；以 於 三晶體 數，致 得該第 35 鬆弛的 之厚度 36 鬆弛的 和第三 碳、姻 37 鬆弛的 的材質 質是矽 數 該第一晶體層上成長一具有第二自然晶格常數之第 層，該第二自然晶格常數不同於該第一自然晶格常 及 該第二晶體層上成長一具有第二自然晶格常數之第 層，該第三自然晶格常數不同於該第二自然晶格常 使該第三晶體層引起該第；晶體層產生應變，而使 三晶體層成為一低缺陷密度且拳弛的薄膜層。 •如申請專利範圍第3 4項所述之具有低缺陷密度之 薄膜層之基底結構之製造万法’其中該第一晶體層 低於一臨界厚度。 •如申請專利範圍第3 4項所述之具有低缺陷密度之 薄膜層之基底結構之製造方法’其中該第一晶體層 晶體層的材質可相同或不同’其材質是石夕鍺、矽鍺 鍺砷、鍺砷、鋁鍺砷、鍺破戒銦鍺杈層。 •如申請專利範圍第34項所述之具有低缺陷密度之 薄膜層之基底結構之製造方法，其中該第二晶體層 不同於該第一晶體層和該第彡晶體層的材質，其材 、矽鍺、矽鍺碳、銦鍺神、鍺砷、鋁鍺砷、鍺碳或

0503-7595twf(nl) ； TSMC2001-1681 ； amy.ptd 第29頁 1222673 六、申請專利範圍 銦鍺碳層。 3 8.如申請專利範圍第34項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中成長該第一晶 體層、該第二晶體層及該第三晶體層係使用分子束磊晶法 或化學氣相沈積蠢晶法。 3 9.如申請專利範圍第3 4項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中更包括在成長 該第三晶體層後進行一回火製程。 4 0.如申請專利範圍第3 4項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中更包括在成長 該第三晶體層的製程中進行一回火製程。 4 1.如申請專利範圍第3 4項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中更包括在成長 該第二晶體層之後，進行一離子植入製程。 4 2.如申請專利範圍第3 4項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中更包括在成長 該第三晶體層的製程中進行一離子植入製程。 4 3.如申請專利範圍第3 4項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，更包括於該低缺陷 密度第三晶體層上成長一應變薄晶體層。 4 4.如申請專利範圍第43項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，更包括於該應變薄 晶體層上製造金氧半場效電晶體（MOSFET )。 4 5. —種具有低缺陷密度之鬆弛的薄膜層之基底結構

0503-7595twf(nl) ； TSMC2001-1681 ； amy.ptd 第 30 頁 1222673 六、申請專利範圍 之製造方法，包括下列步驟： 提供一晶體基底； 於該晶體基底上成長具有一第一應力之一第一應變 層； 於該第一應變層上成長一初始無應變層；以及 於該初始無應變層上成長具有一第二應力之一第二應 變層以引起該初始無應變層產生一第三應力，而使得該第 二應變層成為一鬆弛的薄膜層。 4 6.如申請專利範圍第4 5項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中該第一應力和 該第二應力係為拉伸應力，該第三應力係為壓縮應力。 4 7.如申請專利範圍第4 6項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中該第一應變層 之自然晶格常數大於該晶體基底之晶格常數及該初始無應 變層之自然晶格常數，且該第二應變層之自然晶格常數大 於該初始無應變層之自然晶格常數。 4 8.如申請專利範圍第4 5項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中該第一應力和 該第二應力係為壓縮應力，該第三應力係為拉伸應力。 4 9.如申請專利範圍第4 8項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中該第一應變層 之自然晶格常數小於該晶體基底之晶格常數及該初始無應 變層之自然晶格常數，且該第二應變層之自然晶格常數小 於該初始無應變層之自然晶格常數。

0503-7595twf(nl) ： TSMC2001-1681 ； amy.ptd 第31頁 1222673 六、申請專利範圍 5 0.如申請專利範圍第4 5項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中該第一應變層 和第二應變層的材質可相同或不同，其材質是矽鍺、矽鍺 碳、麵1鍺珅、鍺珅、銘鍺珅、鍺碳或銦鍺碳層。 5 1.如申請專利範圍第4 5項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中該初始無應變 層的材質不同於該第一應變層和該第二應變層的材質，其 材質是矽、矽鍺、矽鍺碳、銦鍺砷、鍺砷、鋁鍺砷、鍺碳 或姻錯碳層。 5 2.如申請專利範圍第4 5項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，其中成長該第一應 變層、該初始無應變層及該第二應變層係使用分子束磊晶 法或化學氣相沈積蠢晶法。 5 3.如申請專利範圍第4 5項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，更包括於該第二應 變層上成長一應變薄晶體層。 5 4.如申請專利範圍第53項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構之製造方法，更包括於該應變薄 晶體層上製造金氧半場效電晶體（MOSFET )。 55. 一種具有低缺陷密度之鬆弛的薄膜層之基底結 構，包括： 一晶體基底， 一具有第一自然晶格常數之第一晶體層，成長於該晶 體基底上，該第一自然晶格常數不同於該晶體基底之晶格

0503-7595twf(nl) ； TSMC2001-1681 ： amy.ptd 第32頁 1222673 六、申請專利範圍 常數； 一具有第二自然晶格常數之第二晶體層，成長於該第 一晶體層上，該第二自然晶格常數不同於該第一自然晶格 常數；以及 一鬆弛的薄膜層，其係藉由於該第二晶體層上成長一 具有第二自然晶袼常數之低缺陷密度第三晶體層，該第三 自然晶袼常數不同於該第二自然晶格常數，引起該第二晶 體層產生應變，而使得該低缺陷密度第三晶體層成為該鬆 弛的薄膜層。

5 6 ·如申請專利範圍第5 5項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構，其中該第一晶體層之厚度低於 因該晶體基底影響而致晶袼鬆弛之/臨界厚度。 5 7 ·如申請專利範圍第5 5項所述之具有低缺陷密度之 鬆弛的溥膜層之基底結構，其中該第二晶體層之厚度低於 因該第一晶體層影響而致晶袼變形之第一臨界厚度，但高 於因該第一晶體層和該第三晶體層影響而致晶格變形之第 二臨界厚度。

5 8 ·如申晴專利範圍第η項所述之具有低缺陷密度之 fe弛的薄膜層之基底結構，其中該第一晶體層之該第一自 然晶格常數大於該晶體基底之晶格常數及該第二晶體層之 該第二自然晶格常數，且該第三晶體層之該第三自然晶格 常數大於該第二晶體層之該第二自然晶格常數。 5 9 ·如申请專利範圍第5 5項所述之具有低缺陷密度之 fe弛的溥膜層之基底結構，其中該第一晶體層之該第一自

0503-7595twf(nl) ： TSMC2001-1681 ； amy.ptd 第33頁 1222673 六、申請專利範圍 然晶格常數小於該晶體基底之晶格常數及該第二晶體層之 該第二自然晶格常數，且該第三晶體層之該第三自然晶格 常數小於該第二晶體層之該第二自然晶格常數。 6 0.如申請專利範圍第5 5項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構，其中該第一晶體層和第三晶體 層的材質可相同或不同，其材質是矽鍺、矽鍺碳、銦鍺 石申、錯珅、銘錯珅、錯碳或銦錯碳層。 6 1.如申請專利範圍第5 5項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構，其中該第二晶體層的材質不同 於該第一晶體層和第三晶體層的材質，其材質是矽、矽 鍺、石夕鍺碳、銦錯珅、鍺神、銘鍺神、鍺碳或銦鍺碳層。 6 2.如申請專利範圍第5 5項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構，更包括一應變薄晶體層，成長 於該鬆弛的薄膜層上。 6 3.如申請專利範圍第6 2項所述之具有低缺陷密度之 鬆弛的薄膜層之基底結構，更包括一金氡半場效電晶體 (MOSFET )，製造於該應變薄晶體層上。

0503-7595twf(nl) ； TSMC2001-1681 ； amy.ptd 第34 I