TWI221975B - Apparatus and method of a high-speed serial link with de-emphasis function - Google Patents

Description

1221975

【發明所屬之技術領域】 本發明是有關於一種高速串列連 有關於一種具降低幅is)' 且特別是 線裝置及其方法。 力此之焉速串列連 【先前技術】 由於對資料傳輸有愈來愈高速的需 列傳輸架構，例如PCI架構，已逐漸的不而敷求使用使件原有之並 =係使肖乡條連接線，且μ制每條連接線1傳1 同步。但是在高速的資料傳輸下，對多 ，持 步則是非常難以達成。 〇條連接線的時脈同 一般現行之高速傳輸係採用串列傳輸，例如是pc j高 速架構（PCI Express architecture)。其中PCI 高速架= 的1料速率（data rate)可達2.5GHz以上，但是如此^頻 的h號在電路板上’將會有極大的信號耗損產生。一般係 使用降低幅度（de-emphasis)技術來避免高頻信號的耗 損0 第1圖是採用降低幅度技術的高頻串列信號傳輸波形 示意圖。高頻串列信號可採用差動對TDP與TDN來傳輸。當 有連續兩個位元相同時，由於在高頻信號的耗損相當顯 著，所以利用降低幅度技術使第二個及第二個以後相同位 元的電壓振幅（voltage swing)減小，如此就可避免南頻 信號的耗損。在此我們以TDN訊號為例，其位元值顯示於 下面，如圖示之第D3和D4位元有連續2個0產生，及1)6、D7

TW1134F 減盛).ptd 第5頁 1221975

和D8位元有連續3個〇產生，由於具有連續兩個以上的相同 位=，因此後面的位元D4、D7和D8之電壓振幅減小，以避 免咼頻信號的耗損。當然若發生連續數個丨亦可同樣適 用，在此不再重複說明。 一上述降低幅度的方法係先檢查是否有連續相同的位 元，右有則調變（modulate)此些連續位元以使電壓振幅減 小。然而，隨著高頻信號速度越來越快，因此使得每個位 元時間很短，例如在PCI高速架構下可能僅有400ps，這對 降低幅度技術的檢查電路與調變電路，要在如此短的時間 内完成操作是非常地不容易。 【發明内容】 有鑑於此，本發明的目的就是在提供一種高速串列連 線之降低幅度裝置及其方法。 根據本發明的目的，提出一種具降低幅度功能的高速 串列連線裝置，用以接收一並列資料，並據以輸出具有降 低幅度（de-emphasis)之一傳輸差動對（transmit differential pair)。高速串列連線裝置包括並列轉串列 單元、前級驅動單元及輸出驅動單元。並列轉串列單元用 以接收並列資料，將該並列資料串化為為一串列資料及一 延遲串列資料。延遲串列資料係比串列資料延遲一串列位 元時間。前級驅動單元用以接收串列資料與延遲串列資 料’依據串列資料輸出資料差動對，並依據延遲串列資料 輸出反相延遲差動對。反相延遲差動對係為資料差動對的

1221975 五、發明說明（3) 反相且延遲一個 料差動對與反相 傳輸差動對。 根據本發明 高速串列連線方 度之傳輸差動對 及一延遲串列資 一串列位元時間 對，同時使延遲 延遲差動對係為 時間。最後，以 用，產生具有降 為讓本發明 串列位元時間。輸出驅動單元用以接收資 延遲差動對’並據以輸出具有降低幅度之 懂，下文特舉一 明如下： 的另一 法，用 。首先 料，其 。接著 串列資 該資料 接收資 低幅度 之上述 較佳實 目的，提 以接收並 ，將並列 中延遲串 ，將串列 料轉化成 差動對的 料差動對 後之傳輸 目的、特 施例，並 出一種具降低幅度功能的 據以輸出降低幅 為為一串列資料 比串列資料延遲 成一資料差動 一反相延遲差動對。反相 列資料並 資料串化 列資料係 資料轉化 反相且延 與反相延 差動對。 徵、和優 配合所附 遲一個串列位元 遲差動對兩者作 點能更明顯易 圖式，作詳細說 【實施方式】 锸見：f系第2圖’其繪示依照本發明一較佳實施例的-^ f幅度（de-emphasis)功能之高頻串列連線裝置示 ^圖。南頻串列連線裝置2〇〇接收一並列資料[d〇，di，… ，：據以輸出傳輸差動對（transmit differentiai js - 9,n 士〇月〗級15動早兀（Pre —driver)230及輸出驅動 。在2圖中的並列轉串列單元21 0係以接收十位元 m 第7頁 TW1134F 戚盛).ptd 1221975

的士列資料[D0, D1，…D9]為例，將並列資料進行串化為串 列。然本發明之並列轉串列單元21 〇，除正常的將並 列資料串化後產生一個串列資料DT，另外的還利用原先並 列負料[D 0 ’ D1，··· ])9 ]，以延遲一個串列資料的位元時間來 產生延遲串列資料DT一DE。前級驅動單元23〇接收串列資料 DT ^將之轉為資料差動對Dp與關而輸出；同時接收延遲串 列資料DT一DE，並據以輸出反相延遲差動對DP-DE與 DN一DE，以達到本發明所需要延遲及反相效果的差動對信 號。輸出驅動單元250依據資料差動對DP與關及反相延遲 差動對DP 一 DE與DN—DE，輸出降低幅度後的傳輸差動對TDp φ 與TDN。 第3A圖是第2圖中並列轉串列單元21〇示意圖。並列轉 串列單元210包括串化器212與214及暫存器216。串化器 2 1 2接收並列資料[D 0，D1，…D 9 ]，將之串化後輸出串列資 料DT。暫存器2 1 6用以延遲輸出並列資料的最後一個位元 D9，也就是暫存器216輸出的是上一筆並列資料的最後一 個位元D9T。串化器214接收暫存器216所輸出的上一筆並 列資料的最後一個位元D9T及本次並列資料的位元D〇〜D8， 將之串化後輸出延遲串列資料DT de。 第3B圖是並列資料、串列資料DT與^^-此的時脈示意 圖。並列資料[DO，Dl，".D9]對每個並列位元時間係為 4ns，而串化器212係以十倍頻分別對並列資料[D〇, D1，〜 D9 ]的母個位元取樣，輸出串列資料dt，其串列位元時間 為40Ops。串化器214係以十倍頻分別對並列資料[D9T，D〇,

1221975

D1，"·β8 ]的每個位元取樣，而輸出延遲串列資料ρτ 。 延遲串列資料DT一DE係比串列資料慢一個串列位元時間。 第4圖是第2圖中前級驅動單元230示意圖。前級^動 單元230包括資料差動器232與反相資料差動器24〇。資 差動器232用以接收串列資料DT，並據以輸出資料差動對 DP與DN。反相資料差動器240接收延遲串列資料DT—DE，' 配合第2圖的輸出驅動單元250需要有延遲一個位元（此部:、、 份已經在並列轉串列單元210完成）及反相之差動對，^此 設定反相資料差動器240輸出延遲反相差動對DN—DE與 DP一DE順序，與資料差動器232輸出資料差動對dp與⑽順序j 相反，以達到反相的效果。 資料差動器232包括及閘（AND gate)234與反或閘 236。及閘234接收第一控制信號pd,及串列資料])7，並據 以輸出資料差動對中的正差動信號DP。反或閘236接收第 二控制信號PD及串列資料DT，並據以輸出資料傳輸差動對 中的負差動信號DN。上述控制信號pd，為pd的反相信號。 反相差動器240包括及閘（AND gate)242與反或閘 244。及閘24 2接收第一控制信號pd，及延遲串列資料 DT一DE，並據以輸出負反相延遲差動信號DN-DE。反或閘 2 44接收第二控制信號pd及延遲串列資料一De，並據以輸 出正反相延遲差動信號])P-DE。資料差動器232與反相資料 差動器240差別僅在於兩者的輸出是相反的相位，因此差 動對DP一DE對DP、DN一DE對DN兩者關係皆為延遲一串列位元 時間且反相。

TW1134F(威盛).ptd 第9頁 1221975 五、發明說明（6) 出電賴2ί收=ίΓΛ2Λ第^出電路254。第一輸 厂，並據以輸延遲Λ動輸^號電路 =接出收負負傳差於動f號DN與負反相延遲差動信號dn^e，並據 以輸出負傳輸差動信號丁⑽。 工艨 及丄輸f!路252产括電流源11與12、電晶_ 電日日體…係依據正差動信號DP而決定是/遙捅 而水- β j 據反相延遲差動信號D"E， 二^疋否導通電流源12。第—輸出電路252所輸出 對中的正差動信號TDP的電壓值即依據流入㊁阻R1 其中’電流源大於電流源12。 第二輸出電路254包括電流源J 3與14、電晶伽 及電阻R2。電晶體N3係依據負差動信號DN而決定是否導 電流源13。電晶體N4係依據負反相延遲差動信號dn_de， 而決定是否導通電流源14。第二輸出電路254所輸出的負 傳輸差動信號TDN的電壓值即依據流入電阻R2的電流而決 定。基本上，會設計電阻R2之值與電阻R1相同，電^源|3 與電流源II相同’電流源14與電流源12相同。因此，電流 源I 3大於電流源I 4。 w 第5B圖是輸出驅動單元的輸出入信號的時脈示意圖。 資料差動對DP與DN所示的資料[DO, D1，···，D9]為 0 1 0 0 0 1 1 0 1 0，而反相延遲差動對DP — DE與DN—DE係為差動斜 DP與DN的延遲一個位元且反相。輸出的傳輸差動對TDp與

TW1134F 滅盛).ptd 第10頁 1221975 五、發明說明（7) TDN有四種位準，從大至小分別為 第三位準及第四位準。 位準第一位準、 第一輸出電路252的運作。以位元1)1為例， 袅ί ΐ:ί為1，正反相延遲差動信號DP_DE亦為1， 表不第一輸出電路252的電晶體N1 _皆 R1的電流為（11 + 12)，因此正僂鈐导逋",L入電阻 因此正傳輪差動信號TDP有最大的第 。正反相延遲差動信號DP-DE係為正差 值的反相，因此同個位元時間的正 位ί:ϊ 遲差動信號dp'de相同，表示目前的 二：為不同值，而目前的位元值為1，因 此輸出的正傳輸差動信號TDP有最大值。 以位元D2為例，正差動信❹為 動信號DP_DE亦係為〇 ,表示第正反相I遲差 細皆不導通，流入電電；=路252的電，體ni 信號TDP有最小的第四位準Q ^零吐因此正傳輸差動 治 Μ 一 β止 —々日丨j，表不目前的位元盥 二：=:為不同值，而目前的位元值為〇，因此輸出、 的正傳輸差動信號TDP有最小值。 拘出 以位元D3為例，正差動信號 動信號DP—DE係為1，表示第一於+ 2'為〇，正反相延遲差 導通，而電晶體N2導通，流入^阻^路252的電晶體N1不 傳輸差動信號TDP係為第三位準 =的，流為12，因此正 差動信驗與正反相延遲差動=。同個位元時間的正 前的位元與前一個位元係為dDE不相同’表示目 ，而目前的位元值為〇，

1221975

五、發明說明（8) 且電流源I 2係比電流源11小，因此輸出的正傳輸差動 TDP比最小值大一些，以達成降低幅度的功能。 °〜 接著，描述第二輸出電路2 54的運作。以位元“為 例，負差動信號DN係為0，負反相延遲差動信號dn — de亦 為0，表示第二輸出電路254的電晶體N3與N4皆不導通，涂、 入電阻R2的電流為0，因此負傳輸差動信號TDN有最小 四位準。 罘

以位元D2為例，負差動信號DN係為j，負反相延遲差 動信號DN_DE亦係為1，表示第二輸出電路254的電晶體” 與N3皆導通，流入電阻R2的電流為（13 + 14)，因此正傳輸 差動信號TDN有最大的第一位準（I3 + I4)*R2。同個位元二 間的正差動信號DN與負反相延遲差動信號關一㈣相同，表 示目前的位元與前一個位元係為不同值，而目前的位元值 為1，因此輸出的負傳輸差動信號TDN有最大值。

以位元D3為例，負差動信號DN係為j，負反相延遲差 動h係為〇，表示第二輸出電路254的電晶體N3導 通，而電晶體N4不導通，流入電阻R2的電流為13，因此負 傳輸差動信號TDN係為第二位準I3*R1。同個位元時間的負 差動#號DN與負反相延遲差動信號一]不相同，表示目 前的位元與前一個位元係為同值，而目前的位元值為i， 且電流源13比電流源14大，因此輸出的負傳輸差動信號 TDN比最大值小，以達成降低幅度的功能。 本發明上述實施例所揭露之具降低幅度功能的高速串 列連線裝置可以利用簡單的電路即可達成降低幅度的功

ι^1975 五、發叨說钙（9) 能’而不需如傳統作& 電路來執行。 ’去需有高速且複雜之檢查電路與調變 妙娜上所述’雖然本發明已以一較佳實施例揭露如上， 心其並非用以限定本發明，任何熟習此技藝者，在不脫離 本發明之精神和範圍内，當可作各種之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者為 準。 。、、 酬 TW1134F 滅盛).ptd 第13頁 1221975 圖式簡單說明 【圖式簡單説明】 / 第1圖是採用降低幅度技術的高頻亊列信號傳輸波形 不意圖。 第2圖繪示依照本發明一較佳實施例的一種具降低幅 度（de-emphasis)功能之高頻串列連線裝置示意圖。 第3A圖是並列轉串列單元示意圖。 圖。第3B圖是並列資料、串列資撕_Tj)e的時脈示意 第4圖是前級驅動單元示意圖。 第5A圖是輸出驅動單元示、圖。 的 時脈示意圖 第SB圖是輸出驅動單元的J出丄信號 圖式標號說明 200 :高頻串列連線| f 2 1 0 :並列轉串列單元 2 3 0 ··前級驅動單元 250 :輸出驅動單元 2 1 2、2 1 4 :串化器 216 :暫存器 232 :資料差動器 234 、 242 :及閘 236、244 :反或閘 240 ··反相資料差動器 252 :第一輸出器

TW1134F 戚盛).ptd

第14頁 1221975 圖式簡單說明 254 :第二輸出器 IH1 TW1134F 滅盛).ptd 第15頁

Claims (1)

1221975

裂置1包括-種具降低幅度功能的高速串列連線裝置 次—並列轉串列單元，接收一並列資料，用以將該並列 二:串化為一串列資料及一延遲串列資料，其中該延遲串 >料係比該串列資料延遲一串列位元時間； 、、 别級驅動單元，接收該串列資料與該延遲串列資

2 i依據該串列資料輸出一資料差動對，並依據該延遲串 貝料輸出一反相延遲差動對，其中該反相延遲差動對係 二該 > 料差動對的反相且延遲一個串列位元時間；以及 一輸出驅動單元’接收該資料差動對與該反相延遲差 動對’並據以輸出具有降低幅度之一傳輸差動對。 2·如申請專利範圍第1項所述之高速串列連線裝置， 其中該並列轉串列單元包括： 一第一串化器，接收該並列資料，將之串化後輸出該 串列資料； 一暫存器，接收該並列資料的最後一個位元，用以延 遲輸出該並列資料的最後一個位元；以及 一第二串化器，依據該並列資料與該暫存器延遲輸出 该並列資料的最後一個位元，產生延遲一個串列位元時間 的該延遲串列資料並輸出。 3 ·如申請專利範圍第1項所述之高速串列連線裝置， 其中該前級驅動單元包括： 一資料差動器，用以接收該串列資料並據以輸出該資 料差動對；以及

TW1134F 戚盛).ptd 第16頁 1221975

反相資料差動器 用以接收該延遲串列資料 輸出該反相延遲差動對^ 4·如申請專利範圍第3項所述之高速串列 其中該資料差動器包括·· 二及閘’接收一第一控制信號及該串列資料並據以輸 出該：料，動對中的一正差動信號；以及 + -次反或閘’接收一第二控制信號該串列資料並據以輸 該貝料差動對中的一負差動信號，該第一控制信號與該 第二控制信號為反相信號。

5·如申請專利範圍第3項所述之高速串列連線裝置， 其中該反相資料差動器包括： _及間’接收該第一控制信號及該延遲串列資料並據 以輸出一負反相延遲差動信號；以及 一反或閘’接收該信號及該延遲串列資料並據以輸出 一正反相延遲差動信號。 6 ·如申請專利範圍第1項所述之高速串列連線裝置， 其中該輸出驅動單元包括： 〇 一第一輸出電路，接收該資料差動對中的一正差動信

號與該反相延遲差動對中的一正反相延遲差動信號，並據 以輸出該傳輸差動對中的一正傳輸差動信號；以及 。 一第二輸出電路，接收該資料差動對中的/負差動信 號與該反相延遲差動對中的一負反相延遲差動信號，並據 以輸出該傳輸差動對中的一負傳輸差動信號。 7·如申請專利範圍第6項所述之高速串列速線裝置，

1221975 六、申請專利範圍 其中該第一輸出電路包括： 一第一電流源； 一第二電流源； 一電阻； 一第一開關，依據該資料差動對中的該玉差動信號而 决疋疋否使該第一電流源流至該電阻；以及 一第二開關，依據該反相延遲差動對中的該正反相延 遲差動信號而決定是否使該第二電流源流至該電阻。 8 ·如申請專利範圍第7項所述之高速串列連線裝置， 其中該第一開關與該第二開關係為電晶體。 9·如申請專利範圍第7項所述之高速串列連線裝置， 其中該第一電流源之電流值係大於該第二電流源之電流 值。 10·如申請專利範圍第6項所述之高速串列連線裝 置’其中該第二輸出電路包括： 一第一電流源； 一第二電流源； 一電阻； 一第一開關，依據該資料差動對中的該負差動信號而 決疋^否使該第一電流源流至該電阻；以及 遲簍二if開關，依據該反相延遲差動對中的該負反相延 七號而決定是否使該第二電流源流至該電阻。 置，装由如申請專利範圍第10項所述之高速串列連線裝 、中該第一開關與該第二開關係為電晶體。

第18頁 1221975

12·如申請專利範圍第10項所述之高速串列連線裝 ，，其中該第一電流源之電流值係大於該第二電流源之電 流值。 13. 一種具降低幅度功能的高速串列連線方法，該方 法包括： 將一並列資料串化為一串列資料及一延遲串列資料， 其中該延遲串列資料係比該串列資料延遲一串列位元 間； 將該串列資料轉變成一資料差動對，並同時將該延遲 串列資料轉化成一反相延遲差動對，其中該反相延遲差動_ 對係該資料差動對的反相且延遲一個串列位元時間；以及 根據該資料差動對與該反相延遲差動對兩者作用，產 生具有降低幅度之一傳輸差動對。 一 14·如申請專利範圍第1 3項所述之具降低幅度功能的 同速串列連線方法，其中具有降低幅度之該傳輸差動對之 一正傳輸差動信號與一負傳輸差動信號，係分別落於從大 到小排列的一第一位準、一第二位準、一第三位準與一第 四位準之"—。 15·如申请專利範圍第1 3項所述之高速串列連線方 法，其中該並列轉串列步驟包括： 《議 將該並列資料串化成該串列資料； 延遲該並列資料的最後一個位元；以及 依據延遲該並列資料的最後一個位元該並列資料，產 生延遲一個串列位元時間的該延遲串列資料。

TW1134F 滅盛).ptd 第19頁 1221975 六、申請專利範圍 16·如申請專利範 法，其中產生該資料差 將一第一控制信號 operation)，產生該資 將一第二控制信號 operation)，產生該資 一控制信號與該第二控 17·如申請專利範 法，其中產生該反相延 將一第一控制信號 operation)，產生該反 動信號；以及 圍第13 動對的 與該串 料差動 該串列 料差動 制信號 圍第13 遲差動 及該延 相延遲 項所述之 步驟包括 列資料進 對中的一 資料進行 對中的一 為反相信 項所述之 對的步驟 遲串列資 差動對中 高速串列連線方 行及閘運算（AND 正差動信號；以及 反或運算（X0R 負差動信號，該第 號。 高逮串列連線方 包括： 料進行及閘（and 的一負反相延遲差 將一彳§號及該延遲串列資料進行反或閘運算（X⑽ ope^tion)，產生該反相延遲差動對中的一正反相延遲差 動信號，該第一控制信號與該第二控制信號為反相信號。 18·如申請專利範圍第1 3項所述之高速串列連線方 法其中產生具有降低幅度之該傳輸差動對的步驟 '包括： 依據該資料差動對中的一正差動信號與該反相延遲差 動對中的一正反相延遲差動信號，產生該傳輸差動對中的 一正傳輸差動信號；以及 依據該資料差動對中的一負差動信號與該反相延遲差 動對中的一負反相延遲差動信號，產生該傳輪差動對中的 一負傳輸差動信號。