TW594569B - Load/move duplicate instructions for a processor - Google Patents

Description

594569 ⑴ 玖、發明說明 ‘ (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） 技術領域 本發明與處理器之載入/移動及複製指令相關。 先前技術 “ 一系統架構係描述一處理器之操作模式和提供用以支援 、 操作系統之方法，且包括系統導向暫存器和資料結構以及 系統導向指令。該系統架構也提供所需於在真實位址和保 護模式之間轉換的方法。 Φ 單一指令及多數資料（SIMD)技術之引進至系統架構提供 包含在64位元暫存器之封包整數資料之平行計算。SIMD提 供處理器，例如在先進媒體、影像處理和資料壓縮應用上 增強之效能。 實施方式 參考圖1顯示一處理器10。該處理器10係為三向超規模、 管線化架構。使用平行處理技術，該處理器10平均能夠在 每個時脈週期解碼、派遣和完成三個指令之執行（收回）。為 · 了處理該等級之指令輸出，該處理器10使用分離之十二階 段管線，其支援失序之指令執行。該處理器10之微架構管 線分成四區段，即是一第一等級快取12和一第二等級快取 14，一前端16和一失序執行核心18以及一收回區段20。指令 和資料經由與系統匯流排24交界之匯流排介面單元22提供 至該等單元。該前端1 6以程式次序提供指令至失序核心 -18，該核心具有非常高執行頻寬且能以一個半時脈週期等 待時間執行基本整數操作。該前端16擷取且解碼指令至稱 (2) (2)594569 為械操作（μ-ops)之簡單操作。 -一 邊則端16月匕夠以原始程序次序 在母個週期發送多數μ-〇ρ至 少苴士 大序核^ 18。孩前端16執行許 夕基本功能。例如，該前端丨 ^ , 執仃可犯被執行之預先擷取 扣々、擷取尚未被預先擷取 ^ ^ ^ 扣令、解碼指令至微操作、 產生複雖指令和特殊目的碼之 w λ 政碼、伙—執行軌跡快取26 傳h解碼過指令、且使用在 刀文預測单7L 28中之先進演篡 法預測分支。 T I无進肩异 该處理器1〇之前端16被設 瑚哭士 處理在阿速及管線化微處 理奋 < —些共同問題。例如， I & $ ' + Λ寺問&〈其中兩個係為主 要延遲又來源的原因。該等延 人兩 义係為解碼從目標擷取之指 7所而的時間且浪費因為在 .^ ^ 取線中間〈分支或分支目標 而辰費解碼頻寬。 什 執行軌跡快取26藉由儲存 去。护人1 巧過乏指令處理該等問題兩 者才曰々藉由轉換弓1整f去甚一 v 、 摯(未心)擷取和解碼且建立至稱為軌 跡y0ps序列。這些 軌 為軌 八 B 1有存在軌跡快取26中。從一 刀支之取可能目標之指令立即地 令位址支連絡降 ^ 奴该刀支而不需考慮指 lu ^ <後’在孩軌跡快取26尋 找在该軌跡之後的指令。 之第一沪人 邊私令出現為在既存軌跡中 曰々，從記憶體階層之指人 軌跡快取26變以人、w㈤ 絲和解碼停止且 欠成指令心新來源。 该執仃軌跡快取18和轉換引

_ 、衣顯不）擁有合作夕八I 預測硬體。分* H揭m v + Μ难啕《邗又分支 線性位標緩衝器（BTBS) 28根據其 記憶體中== 也擷^ ' μ寺刀支目枯攸旗軌跡快取26擷取，否則， -6- 594569

(3) 指令從記憶體階層擴取。使用轉換引擎之分支預測資訊以 形成沿著最可能路徑之軌跡。 該核心1 8失序地執行指令使得處理器10重新組序指令使 得假如當等待資料或衝突之執行來源時而一 μ-〇ρ被延遲， 依程式次序為後之其他μ-ops可繞過該μ_〇ρ而進行。該處理 器10利用許多缓衝器以平滑μ-ορδ之流動。此指示當管線之 一部分經歷延遲，該延遲可被平行執行之其他操作或藉由 先前在缓衝存中排隊之μ-ops之執行而掩飾。 設計核心18以便於平行執行。該核心18可以派送上至每 週期6 μ-ops，茲〉王意的是此超過軌跡快取％和收回2〇 頻寬。多數管線可以每個週期開始執行新卜叩，使得許多 指令可從每個管線在任何時間處理。許多的算術邏輯單元 (ALU)指令可以每兩週期開始’且許多浮點指令可每兩週期 開始。最後只要其資料輸入已經準備好且資源也可得卿 可以不依次序開始執行。 队心仅W執行核心18摘取執行過之"ps的結果且處 理孩結果使得該適當架構狀態根據原始程式次序而更新。 對於語意正確之執行，指令处 、 7〜果在孩執行收回之前以原始 程式次序交付。當指令收回之 I』把升起例外。因此該等 例外不能夠被預測發生 ㈣可Μ… 例外以正確次序發生且處理 " 在執行後被正確地重新開始。 當—μ·〇Ρ完成且寫其結果至目 、 it * ^ 〕地時，孩μ-op收回。每個 U期可以收回至3個μ·。 „(robv, ^ 收口 ^^又20中之重新組序缓衝 TO(R〇B)(未顯示）係為在處理器 <單兀，孩單兀保存完 -7 - (4) (4)594569 成之μ--，依序更新架構狀態且為維持例外之次^。 收回區段-20也紀錄分支 又且傳运更新（分支目標資訊至 BTB 28以更新分支歷史。以缔士彳 如减备、 及方式，根據更新分支歷史資 訊’不再需要之執跡可從軌跡快取26清除且新分支路徑可 被擴取。 參考圖2，顯示一執行環培 I兄50。在處理器1〇(圖”上執行之 任何程式或任務可給予—知次、広” & 丁 組貝源以執行指令和儲存碼、資 料和狀態資訊。這些資源形成處理器1〇之執行環境5〇。在 該處理器U)上執行之應用程式和操作系統或執行一起使用 該執行環境5 0。該執行環境5 〇僉 、 已括基本私式執行暫存器52、 位址空間54、浮點單元（Fpu)暫存 存斋56、多媒體延伸暫存哭 (顯X) 58、以及s細延伸（咖和SSE2)暫存器6〇。 ^ 在處理器10上執行之任何任 ^勒或％式可定址上至4個十 億位元組（232位元組）之線性位 一 36 丞啜54和上至64個十億位 元組（2 )之物理位址空間。該 1址空間54可以是平坦或是分 段的。使用物理位址延伸機制，可定址236.】之物理位址空間。 =程式執行暫存器52包括八個通用暫存器62、六個區 段 i 存 4 64、EFLAGS暫存器 66、EIP(^入 _ #_ ,^ , (才曰令指標）暫存器68。 該基本程式執行暫存器Μ提供基 y 今奶订％境，在孩環境中 執行一組通用指令。這虺指令 7在位兀組、字、和雙字整數 上執行基本整數算術、處理程式流 I制、在位7C和位元組 鉍度上操作且定址記憶體。

FpU暫存器56包括八個FPU資科暫 卞嚯存詻70、FPU控制暫存哭 72、狀態暫存器μ、Fpu指令指 口口 — ⑪7扣铋暫存器76、FPU運算元（資 (5) (5)594569 料）指標暫存器78、FPU標籤暫存器8〇和Fpu操作碼暫存哭 82。該FPU暫·存器56提供在單一精準、雙精準和雙延伸 浮點值、字、雙字、和四字整數以及二位元編碼之十 (BCD)值上操作之執行環境。 該八個多媒體延伸暫存器58支援在64_位元封包位元組、 字和雙字整數上執行單-指♦、多數資料⑻MD)操;^、、’且、 該等SIMD延伸（SSE和SSE2)暫存器6〇包括八個延伸多媒體 (XMM)資料暫存器84和—MXCSR暫存器％。該等延伸（挪和 SS精存器6G支援在位元封包單—精準和雙精準浮點 «值和在128_位元封包位元組、字、雙字及四字整數 行SIMD操作。 一堆叠（未顯示）支援程序或子程式呼叫和在程序和子程 式之間參數之傳遞。 通用暫存器62可得於儲存運算元和指標。區段暫存器“ 可以保存上至六個區段選擇器。該帆偏（程式狀態和控制 暫存器66報告正在執 - 、 〜、且允疔處理器之有限 (應用程式等級）之控制。該EIP(指令指標）暫存器⑼包括仏 位兀指標至將被執行之下一指令。 一1疋仏Μ仅兀^ S暫存器62以保存邏輯核算術操作之運算 兀位址汁算之運算元和記憶體指標。_巴 左一「 知 4 又暫存器64保 E二二段選擇器。—區段選擇器係為識別在記憶體中 —殊指標。，了存取在記憶體中之特別區段 ^區段選擇器必須在適當區段暫存器64中存在。 當撰寫應用程式碼時，程式設計師通常以組譯器指示和 (6)594569 符號產生區段選擇器

該組譯器和其他工具之後產生關聯 於這些指示和符號之實際區段選擇器值。假如撰窝系統碼 時’程式設計師可能需要直接地產生區段選擇器。

區段暫存器64如何使用取決於操作系統或執行使用之記 憶體管理模型之形式。當使用平坦（未分段）之記憶體模型 時，該區段暫存器64載入指向重疊區段之區段選擇器，每 個區段選擇器以在線性位址空間中之位址〇開始。之後這些 重疊區段包括程式之線性位址空間。通常，定義兩重叠區 &。一個於碼而另一個於資料和堆疊。區段暫存器64之 區段暫存器（未顯示）指向碼區段而所有其他區段暫存器指 巷資料和堆疊區段。 田使用分段之記憶體模型時，每個區段暫存器64通常載 入不同區段選擇器使得每個區段暫存器64指向在線性位址 空間内之不同區段。在任何時間，程式因此存取上至在線 性位址空間中之六個區段。為了存取不被區段暫存器64其 中之一所指向之區段，一程式首先載入將被存取之區段選 擇器至區段暫存器64。 該32位元EFLAG暫存器66包含一組之狀態旗標、控制旗標 和一組之系統旗標。在EFLAGS暫存器66中之一些旗標可使 用特殊目的指令而直接被修改。沒有指令允許全部暫存器 66被直接地檢查或修改。然❿，可使用下列指令以移動旗 標之群組至或從程序堆疊或通用暫存器：laHF、SAHF、 push_F、puSh-FD、pop_F以及 p〇p_FD。在 Eflags暫存器 α之内 容已經轉移至程序堆疊或通用暫存器之後，該等旗標可使 -10- 594569 ⑺ i麵 用處理器1 〇位元操作指令被檢查或修改 當暫停一任務時，該處理器10自動地儲存EFLAGS暫存器 66之狀態在被暫停之任務的任務狀態區段（tss)(未顯示當 結合自身至新任務時，該處理器1〇以從新任務程式狀態暫 存器（PSS，未顯示）之資料載入至EFLAGS暫存器。 當呼叫中斷或例外處理器程序時，該處理器10自動地儲 存EFLAGS暫存器66之狀態在程序堆疊±。t巾斷或例外以

任務開關處理時，EFLAGS暫存器66之狀態在被暫停之任務 的TSS上儲存。 使用在處理器10之基礎資料形式係為位元組、字、雙字、 四字和雙四字。一位元組係為8位元、-字係為兩位元組(16 位兀）、一雙子係為4位元組（32位元）、四字係為8位元組（M 位元）而一雙四字係為16位元（128位元）。 參考圖3，顯示在記憶體中被參考為運算元之每個基礎資 料形式之位元字組次序。每資料形式之低位元組（位元心乃 在記憶體中佔冑最低位址且該位址也係為運算元之位址。 、字、雙字和四字並不需在記憶體"自然界線中對齊。 字、雙竽和四字之自然界線分別地係為偶數位ϋ、可被4 Ρ佘盡〈位址、以及可被8除盡之位址。然而，為了改進程式 之效能，資料結構（特別地為堆疊）應該盡可能地在自然界線 對齊。原因係為處理器，要兩記憶體存取以產生_未對 戶丨之允隐存取，然而對齊之存取需要一記憶體存取。跨 過4位元組界線之字或雙字運算元或跨過8位元組界線之Z 子運算兀被視為未對齊的而需要兩分別記憶體匯流排週期 -11-

594569 以存取。在奇數位址開始但並不跨越字界線之字被視為對 齊而仍可在一匯流排週期内存取。 操作在雙四字上之一些指令需要記憶體運算元在自然界 線上對齊。假如指定未對齊之運算元時，這些指令產生一 般保護例外（#GP)。雙四字之自然界線係為可被16除盡之任 何位址。操作在雙四字上之其他指令允許未對齊之存取而 不需產生一般保護例外，然而需要额外記憶體匯流排週期 以存取從記憶體之未對齊資料。 雖然位元組、字和雙字係為處理器1〇之基礎資料形式， 一些指令支援這些資料形式之额外解譯以允許操作在數值 貧料形式上執行。例如，該處理器1〇定義兩種形式之整數·· 沒有正負數和有正負數。沒有正負數之整數係為從〇至可被 在選擇運算元大小中編碼之最大正數之普通二進位值。有 負數之正數係為可使用以代表正的和負的整數值之二補 數—^進位值。 處理器10定義且操作在三種浮點資料形式上：單一精準 浮點、雙精準浮點以及雙延伸精準浮點。這些資料形式之

貝料格式直接地對應至指定在於二進位浮點算術之正证標 準754的格式。 V 相你你為在記憶體中 π W 4里 二之曰不· 一近程指標（32位元）和遠程指標（“位元）。一近 挂指標係為在區段内之32位元位移(也稱為有效位址)。當被 :耳（：’又《硪別本身被暗示時’使用近程指標於在平坦 圮憶體模型中所有記憶體參考或在區段模型中之參考。遠 -12 - 594569

^ #曰‘係為48位元邏輯位址，包括16位元區段選擇器和32 彳上 一 、 * 兀仅移。·使用遠端指標於記憶體參考和分段記憶體模 型’其中被存取之區段之本身必須明顯地指定。 位元攔位係為連續序列之位元。該欄位可在記憶體中之 · 任何位元組之任何位元位置開始且可包含上至32位元。字 · 辛係為位元、位元組、字或雙字之連續序列。位元字串可 在任何位元組之任何位元位置開始且可包含上至2似位 一 丰元組字串可包含位元組、字或雙位元組且範圍可 _ 從0至232-1位元組（4個十億位元組）。 二進位編碼整數（BCD整數）係為4位元整數，其有效值範 圍從0至9。處理器10定義位在1或更多通用暫存器62或1或更 多FPU暫存器％之BCD整數上之操作。 參考圖4 ’實數以在FPU 56浮點暫存器70中之浮點格式1〇〇 表示。該浮點格式包括三部分，即是，正負號丨〇2、基數 (significand) 104以及指數106。該正負號102係為指示該數為 正的（〇)或負的（1)之二進位值。該基數104具有兩部分：一位 · 元二進位整數（也被稱為j_位元）1〇8以及二進位分數u〇。整 數108通常沒有表示，但是係為一暗示值。該指數1〇6係為代 表一基本2乘方之二進位整數，該乘方係為基數1〇4所乘。 處理器10定義且操作在一組64位元和128位元封包資料形 式上，其用以使用在SIMD操作。這些資料形式包括基礎資 料形式（封包位元組、字、雙字和四字）以及基礎資料形式之 數值解譯’其使用在封包整數和封包浮點操作。 64位元SIMD資料形式主要在64位元多媒體延伸暫存器μ -13 -

594569 中上操作。基礎64位元封包資料形式係為封包位元組、封 包字和封包雙字。當執行數值SIMD操作在多媒體延伸暫存 器58中之這些資料形式上時，這些資料形式被解譯為包括 位元組、字或雙字整數值。 - 128位元封包SIMD資料形式主要操作在128延伸多媒體 . (XMM)暫存器84和記憶體54中。該基礎128位元封包資料形 式係為封包位元組、封包字、封包雙字和封包四字。當執 行SIMD操作在延伸多媒體（XMM)暫存器84中之這些基礎資 φ 料形式上時，這些資料形式被解譯為包含封包或比例單一 精準浮點或雙精準浮點值、或為包含封包位元組、字、雙 字、四字整數值。 參考圖5，表120顯示許多SIMD延伸、在其上操作之資料 形式、以及該資料形式如何封包至多媒體延伸暫存器58以 及延伸多媒體（XMM)暫存器84之摘要。 如上所述，多媒體延伸指令在包含在記憶體54、多媒體 延伸暫存器58和/或通用暫存器62中之封包位元組、字、雙 | 字或四字整數運算元上操作。該多媒體延伸指令包括資料 轉移指令、轉換指令、封包算術指令、比較指令、邏輯指 令、移動和輪動指令以及狀態管理指令。 SIMD延伸（SSE和SSE2)指令分為一數字，例如4群組：操作 在延伸多媒體（XMM)暫存器84上之SIMD單一精準浮點指 令、操作在MXCSR暫存器86上之MXSCR指令、操作在MXX 暫存器58上之64位元SIMD整數指令以及快取能力控制、預 先#|取和指令次序指令。 -14-

594569 一類之指令係為移動/載入和複製形式指令。這些指令被 稱為”結合’’指令，因為其省去在載入值上的明顯操作以取 得，例如，位元複製的需要。現有架構包括MOVDDUP指令、 MOVSHDUP指令以及MOVSLDUP指令。提供這些指令以支援 據封包單一和封包雙精準浮點資料形式之複雜算術。這些 指令可使用在許多應用中。例如，這些指令可以改進訊號 處理應用和牽涉處理自然資料形式之應用的效率。 該MOVDDUP指令係為移動一雙浮點和複製SSE2指令，其 載入/移動64位元（假如來源係為暫存器時，為位元[63-0])。 MOVDDUP指令之執行傳回相同64位元在相同結果暫存器上 半和下半中，即是，從來源複製64位元。因此，假如來源 具有項目1/0，而目的將會有項目1/0/1/0。該MOVEDDUP指令 具有下列格式： MOVEDDUP目的，來源 其中來源運算元係為記憶體位置54或第二延伸多媒體 (XMM)暫存器84而目的運算元係為一第一延伸多媒體（XMM) 暫存器84。該來源包括雙浮點資料形式。 操作中，假如來源運算元係為一記憶體位址，第一延伸 多媒體（XMM)暫存器之位元[63-0]以記憶體位址之位元[63-0] 載入而該第一延伸多媒體（XMM)暫存器之位元[127-64]以記 憶體位置之位元[63·0]載入。假如該來源運算元係為第二延 伸多媒體（ΧΜΜ)暫存器時，第一延伸多媒體（ΧΜΜ)暫存器之 位元[63-0]被設定至相等於第二延伸多媒體（ΧΜΜ)暫存器之 位元[63-0]而第一延伸多媒體（ΧΜΜ)暫存器之位元[127-64] -15 - 594569

(12) 被設定至相等於該第二延伸多媒體（XMM)暫存器之位元 [63-0]。 線性位址對應至參考記憶體資料之最不重要位元組之位 址。當指到一記憶體位址時，在該記憶體位置之資料的16 位元組被載入或儲存。當使用操作之暫存器-暫存器形式 時，128位元來源暫存器之内容複製到128位元目的暫存器。

MOVSHDUP指令係為移動封包單一浮點高和複製SSE2指 令，其在結果暫存器中載入/移動128位元且複製項目1和3。 在128位元來源暫存器之例子中，每個項目係為32位元。特 定地，當來源係為3/2/1/0項目（0為低單精準項目而3為高單 一精準項目）時，在MOVSHDUP指令執行之後結果暫存器將 儲存複製之3和1以提供項目3/3/1/1。該MOVSHDUP具有下列 格式： MOVSHDUP目的，來源 其中來源運算元代表記憶體位置54或第二延伸多媒體 (XMM)暫存器84而目的運算元係為一第一延伸多媒體（XMM) 暫存器84。該來源運算元具有封包單一浮點資料形式。 在操作中，假如來源運算元係為一記憶體位址，該第一 延伸多媒體（XMM)暫存器之位元[3 1-0]以記憶體位址之位元 [63-32]載入，該第一延伸多媒體（XMM)暫存器之位元63-32 以記憶體位址之位元[6：3-32]載入，第一延伸多媒體（XMM) 暫存器之位元95-64以記憶體位址之位元[127-96]載入而第 一延伸多媒體（XMM)暫存器之位元127-96以記憶體位址之 位元[127-96]載入。 -16-

594569 假如來源運算元係為一第二延伸多媒體（XMM)暫存器 時，第一延伸多媒體（XMM)暫存器之位元[3 1-0]被設定至相 等於第二延伸多媒體（XMM)暫存器之位元[63-32]，第一延伸 多媒體（XMM)暫存器之位元[63-32]被設定至相等於第二延 伸多媒體（XMM)暫存器之位元[83-32]，該第一延伸多媒體 (XMM)暫存器之位元[95-64]被設定相等於第二延伸多媒體 (XMM)暫存器之位元[127-96]，以及該第一延伸多媒體（XMM) 暫存器之位元[127-9έ]被設定相等於第二延伸多媒體（XMM) 暫存器之位元[127-96]。 線性位址對應至參考記憶體資料之最不重要位元組之位 址。當指到一記憶體位址時，在該記憶體位置之資料的16 位元組被載入或儲存。當使用操作之暫存器-暫存器形式 時，128位元來源暫存器之内容複製到128位元目的暫存器。 MOVSEDUP指令係為移動封包單一浮點低和複製SSE2指 令，其載入/移動128位元且複製項目0和2。特定地，當來源 係為3/2/1/0項目（0為較低單精準項目）時，結果暫存器將儲 存項目2/2/0/0。該MOVSLDUP具有下列格式·· M0VSLDUP目的，來源 其中該來源運算元代表記憶體位置54或第二延伸多媒體 (XMM)暫存器84而目的運算元係為一第一延伸多媒體（XMM) 暫存器84。該來源運算元具有封包單一浮點資料形式。 在操作中，假如來源運算元係為一記憶體位址，該第一 延伸多媒體（XMM)暫存器之位元[3 1-0]以記憶體位址之位元 [31-0]載入，該第一延伸多媒體（XMM)暫存器之位元[63-32] -17-

594569 以記憶體位址之位元[3 1-0]載入，第一延伸多媒體（XMM)暫 存器之位元{95_64]以記憶體位址之位元[95-64]載入而第一 延伸多媒體（XMM)暫存器之位元[127-96]以記憶體位址之位 元[95-64]載入。假如來源運算元係為一暫存器時，第一延 ‘ 伸多媒體（XMM)暫存器之位元[3 1-0]被設定至相等於第二延 伸多媒體（XMM)暫存器之位元[3 1-0]，第一延伸多媒體（XMM) 暫存器之位元[63-32]被設定至相等於第二延伸多媒體（XMM) 暫存器之位元[31-0]，該第一延伸多媒體(XMM)暫存器之位 φ 元[95-64]被設定相等於第二延伸多媒體（XMM)暫存器之位 元[95-64]，以及該第一延伸多媒體（XMM)暫存器之位元 [127-96]被設定相等於第二延伸多媒體（XMM)暫存器之位元 [95-64]。 線性位址對應至參考記憶體資料之最不重要位元組之位 址。當指到一記憶體位址時，在該記憶體位置之資料的16 位元組被載入或儲存。當使用操作之暫存器-暫存器形式 時，128位元來源暫存器之内容複製到128位元目的暫存器。 φ 因此，其他具體實施例係在下列申請專利範圍之範圍内。 圖式簡單說明 圖1係為處理器之方塊圖。 圖2係為一執行環境之方塊圖。 圖3係為位元組次序基礎資料形式圖。 # 圖4係顯示浮點格式。 · 圖5係顯示摘要許多SIMD延伸、資料形式以及資料形式如 何被壓縮至暫存器之表格。 -18- 594569 (15) 圖式代表符號說明 10 - 處理器 12 第一等級快取 14 第二等級快取 16 前端 18 失序執行核心 20 收回區段 22 匯流排介面單元 24 系統匯流排 26 執行軌跡快取 28 分支預測單元 30 擷取/解碼 50 執行環境 52 基礎程式執行暫存器 54 位址空間 56 浮點單元暫存器 58 多媒體延伸暫存器 60 SIMD延伸暫存器 62 通用暫存器 64 區段暫存器 66 EFLAGS暫存器 68 EIP暫存器 70 FPU資料暫存器

-19- 594569 (16) 72 FPU控制暫存器 74 - 狀態暫存器 76 FPU指令指標暫存器 78 FPU運算元指標暫存器 80 FPU標籤暫存器 84 延伸多媒體資料暫存器 86 MXCSR暫存器 100 浮點格式 102 正負號 104 基數 106 指數 108 整數位元 110 二進位分數 -20-

Claims (1)

1. 594569 f正替換

   第091136652號專利申請案 中文申請專利範圍替換本(93年3月） 拾、申請專利範圍 1. 一種電腦可讀媒體，用以記錄一電腦指令，指令包括： 一移動和複製指令，其導致處理器載入來源位元之一 第一部分至目的暫存器之一第一部分，且在該目的暫存 器之隨後部份中複製位元之該第一部分。 2. 如申請專利範圍第1項之電腦可讀媒體，其中該來源之第 一部分係為表示在記憶體位置中之一雙浮點資料形式的 64位元。 3. 如申請專利範圍第1項之電腦可讀媒體，其中該來源之第 一部分係為表示在來源暫存器中一雙浮點資料形式的64 位元。 4. 如申請專利範圍第1項之電腦可讀媒體，其中該目的暫存 器之第一部分以來源之第一部分之位元[63-0]載入，而該 目的暫存器之隨後部份以來源之第一部分之位元[63-0] 載入。 5. —種在一處理器上執行之方法，方法包括： 載入來源之位元之第一部分至目的暫存器；及 在該目的暫存器之隨後部份中複製位元之該第一部 分。 6. 如申請專利範圍第5項之方法，其中該來源之第一部分係 為表示在記憶體位置中之一雙浮點資料形式的64位元。 7. 如申請專利範圍第5項之方法，其中該來源之第一部分係 為表示在來源暫存器中一雙浮點資料形式的64位元。 O:\82\82668-939319.doc 594569

   圈____ 8. 如申請專利範圍第5項之方法，其中該目的暫存器之第一 部分以來源之第一部分之位元[63-0]載入，而該目的暫存 器之隨後部份以來源之第一部分之位元[63-0]載入。 9. 一種電腦可讀媒體，該可讀媒體具有記錄在其上之指 令，該指令當被一處理器執行時，導致處理器·· 載入來源位元之一第一部分至目的暫存器之一第一部 分；及 在該目的暫存器之隨後部份中複製該等位元之該第一 部分。 10. 如申請專利範圍第9項之電腦可讀媒體，其中該來源之第 一部分係為表示在記憶體位置中之一雙浮點資料形式的 64位元 ° 11. 如申請專利範圍第9項之電腦可讀媒體，其中該來源之第 一部分係為表示在來源暫存器中一雙浮點資料形式的64 位元。 12. 如申請專利範圍第9項之電腦可讀媒體，其中該目的暫存 器之第一部分以來源之第一部分之位元[63-0]載入，而該 目的暫存器之隨後部份以來源之第一部分之位元[63-0] 載入。 13. —種電腦可讀媒體，用以記錄一電腦指令，指令包括： 一移動一雙浮點和複製指令，該指令導致處理器載入 來源之64位元，且傳回64位元，在目的之下半和目的之 上半。 14. 如申請專利範圍第13項之電腦可讀媒體，尚包括： -2- O:\82\82668-939319.doc

   ΒΛ'Γ' «λ " ν' Ν' .r"办 、專利範圍績頁x llllllllllllllll 一來源運算元；及 一目的運算元。 15. 如申請專利範圍第13項之電腦可讀媒體，其中該來源運 算元係為一記憶體位置。 16. 如申請專利範圍第15項之電腦可讀媒體，其中該記憶體 位置具有表示雙浮點資料形式之128位元值。 17. 如申請專利範圍第13項之電腦可讀媒體，其中該來源運 算元係為一 128位元來源暫存器。 18. 如申請專利範圍第17項之電腦可讀媒體，其中該來源暫 存器具有表示雙浮點資料形式之128位元值。 19. 一種在處理器上執行之方法，該方法包括： 從來源載入一 N位元之第一數字至2N寬位元目的暫存 器之下半和在2N位元寬目的暫存器之上半中。 20. 如申請專利範圍第19項之方法，其中該來源係為一記憶 體位置，且其中N係為64位元。 21. 如申請專利範圍第20項之方法，其中該記憶體位置包括 一雙浮點資料形式。 22. 如申請專利範圍第19項之方法，其中該來源係為一 128位 元來源暫存器，且N係為64位元。 23·如申請專利範圍第19項之方法，其中該128位元來源暫存 器包括一雙浮點資料形式。 24. —種電腦可讀媒體，該可讀媒體具有記錄在其上之指 令，該指令當被一處理器執行時，導致處理器： 從來源載入一 64位元，在128位元目的暫存器之下半和 O:\82\82668-939319.doc 申請弄利範圍績頁 正替換頁 在128目的暫存器之上半中。 25. 如申請專利範圍第24項之電腦可讀媒體，其中該來源係 為包括128位元雙浮點資料形式之記憶體位置。 26. 如申請專利範圍第24項之電腦可讀媒體，其中該來源係 為包括128雙浮點資料形式之128位元來源暫存器。 27. —種電腦可讀媒體，用以記錄一電腦指令，指令包括： 一移動封包單一浮點高和複製指令，其導致處理器載 入來源之位元[127-0]，且傳回來源之位元[63-32]在128位 元目的暫存器之位元[31-0]中、來源之位元[63-32]在目的 暫存器之位元[63-32]中、來源之位元[127-96]在目的暫存 器之位元[95-64]中以及來源之位元[127-96]在目的暫存 器之位元[127-96]中。 28. 如申請專利範圍第27項之電腦可讀媒體，尚包括： 一來源運算元欄位；及 一目的運算元欄位。 29. 如申請專利範圍第27項之電腦可讀媒體，其中該來源運 算元係為一記憶體位置。 30. 如申請專利範圍第29項之電腦可讀媒體，其中該記憶體 位置具有表示封包單一浮點資料形式之128位元。 31. 如申請專利範圍第27項之電腦可讀媒體，其中該來源運 算元係為一 128位元來源暫存器。 32. 如申請專利範圍第3 1項之電腦可讀媒體，其中該來源暫 存器具有表示一封包單一浮點資料形式之128位元。 33. —種在處理器中執行之方法，其包括： O:\82\82668-939319.doc -4- 594569

   申請專利典菌硪K: 存取來源之位元[127-0];及 傳回來源之位元[63-32]在目的暫存器之位元[31-0]和 [63-32];及 來源之位元[127-96]在目的暫存器之位元[95-64]和位 元[127-96]。 34. 如申請專利範圍第33項之方法，其中該來源運算元係為 一記憶體位置。 35. 如申請專利範圍第34項之方法，其中該記憶體位置包括 一封包單一浮點資料形式。 36. 如申請專利範圍第33項之方法，其中該來源運算元係為 一 128位元來源暫存器。 37. 如申請專利範圍第36項之方法，其中該128位元來源暫存 器包括一封包單一浮點資料形式。 38. —種電腦可讀媒體，該可讀媒體具有記錄在其上之指 令，該指令當被一處理器執行時，導致處理器： 載入來源之位元[127-0]; 傳回來源之位元[63-32]在128位元目的暫存器之位元 [31-0]中； 傳回來源之位元[63-32]在目的暫存器之位元[63-32] 中； 傳回來源之位元[127-96]在目的暫存器之位元[95-64] 中；及 傳回來源之位元[127-96]在目的暫存器之位元[127-96] 中 0 O:\82\82668-939319.doc 594569

   申''請專利範圍績頁 ;_議!繼1鐘I鑲續_纖蠢1纏 39. 如申請專利範圍第38項之電腦可讀媒體，其中該來源係 為一記憶體位置。 40. 如申請專利範圍第39項之電腦可讀媒體，其中該記憶體 位置包括一封包單一浮點資料形式。 41. 如申請專利範圍第38項之電腦可讀媒體，其中該來源係 為一 128位元來源暫存器。 42. 如申請專利範圍第41項之電腦可讀媒體，其中該128位元 來源暫存器包括一封包單一浮點資料形式。 43. —種電腦可讀媒體，用以記錄一電腦指令，指令包括： 一移動封包單一浮點低和複製指令，其導致處理器載 入來源之位元[127-0]，且傳回來源之位元[3 1-0]在128位元 目的暫存器之位元[31-0]中、來源之位元[3 1-0]在目的暫 存器之位元[63-32]中、來源之位元[95-64]在目的暫存器 之位元[95-64]中以及來源之位元[95-64]在目的暫存器之 位元[127-96]中。 44. 如申請專利範圍第43項之電腦可讀媒體，尚包括： 一來源運算元欄位；及 一目的運算元暫存器。 45. 如申請專利範圍第44項之電腦可讀媒體，其中該來源運 算元係為一記憶體位置。 46. 如申請專利範圍第45項之電腦可讀媒體，其中該記憶體 位置具有表示封包單一浮點資料形式之128位元。 47. 如申請專利範圍第43項之電腦可讀媒體，其中該來源運 算元係為一 128位元來源暫存器。 -6-

   O:\82\82668-939319.doc 594569

   l·:，. 〇/ φ

   48. 如申請專利範圍第47項之電腦可讀媒體，其中該來源暫 存器具有表示一封包單一浮點資料形式之128位元。 49. 一種在一處理器上執行之方法，該方法包括： 載入來源之位元[127-0]; 傳回來源之位元[31-0]在128位元目的暫存器之位元 [31-0]中； 傳回來源之位元[3 1-0]在目的暫存器之位元[63-32]中； 傳回來源之位元[95-64]在目的暫存器之位元[95-64] 中；及 傳回來源之位元[95-64]在目的暫存器之位元[127-96] 〇 50. 如申請專利範圍第49項之方法，其中該來源係為一記憶 體位置。 51. 如申請專利範圍第50項之方法，其中該記憶體位置包括 一封包單一浮點資料形式。 52. 如申請專利範圍第51項之方法，其中該來源係為一 128位 元來源暫存器。 53. 如申請專利範圍第52項之方法，其中該128位元來源暫存 器包括一封包單一浮點資料形式。 54. —種電腦可讀媒體，該可讀媒體具有記錄在其上之指 令，該指令當被一處理器執行時，導致處理器： 載入來源之位元[127-0]; 傳回來源之位元[31-0]在128位元目的暫存器之位元 [31-0]中； O:\82\82668-939319.doc 594569 申諱專利範圍績頁ί 穩I獲!_!灘_11議纖__纖纖戀議麵 傳回來源之位元[3 1-0]在目的暫存器之位元[63-32]中； 傳回來源之位元[95-64]在目的暫存器之位元[95-64] 中；及 傳回來源之位元[95-64]在目的暫存器之位元[127-96] 中 〇 55. 如申請專利範圍第54項之電腦可讀媒體，其中該來源係 為一記憶體位置。 56. 如申請專利範圍第55項之電腦可讀媒體，該記憶體位置 包括一封包單一浮點資料形式。 57. 如申請專利範圍第54項之電腦可讀媒體，其中該來源係 為一 128位元來源暫存器。 58. 如申請專利範圍第57項之電腦可讀媒體，其中該128位元 來源暫存器包括一封包單一浮點資料形式。 O:\82\82668-939319.doc