JP2006502464A - プロセッサに関するロード/移動及び複製命令 - Google Patents
プロセッサに関するロード/移動及び複製命令 Download PDFInfo
- Publication number
- JP2006502464A JP2006502464A JP2003555340A JP2003555340A JP2006502464A JP 2006502464 A JP2006502464 A JP 2006502464A JP 2003555340 A JP2003555340 A JP 2003555340A JP 2003555340 A JP2003555340 A JP 2003555340A JP 2006502464 A JP2006502464 A JP 2006502464A
- Authority
- JP
- Japan
- Prior art keywords
- source
- bits
- bit
- register
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000003362 replicative effect Effects 0.000 claims abstract 3
- 238000004590 computer program Methods 0.000 claims 26
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 2
- 241000287462 Phalacrocorax carbo Species 0.000 description 1
- 239000012572 advanced medium Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- COCAUCFPFHUGAA-MGNBDDOMSA-N n-[3-[(1s,7s)-5-amino-4-thia-6-azabicyclo[5.1.0]oct-5-en-7-yl]-4-fluorophenyl]-5-chloropyridine-2-carboxamide Chemical compound C=1C=C(F)C([C@@]23N=C(SCC[C@@H]2C3)N)=CC=1NC(=O)C1=CC=C(Cl)C=N1 COCAUCFPFHUGAA-MGNBDDOMSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Abstract
Description
図1によって、プロセッサ10を表す。プロセッサ10は3ウェイのスーパースカラ・パイプライン・アーキテクチャである。並列処理手法を用いて、プロセッサ10は大抵、クロック・サイクル毎に3つの命令を復号化し、ディスパッチして、実行を完了する(リタイアする)ことができる。このレベルの命令スループットを取り扱うよう、プロセッサ10は、アウト・オブ・オーダ型命令実行をサポートする分離型12段パイプラインを用いる。プロセッサ10のマイクロ・アーキテクチャ・パイプラインは4つの部分、すなわち、1次キャッシュ12及び2次キャッシュ14、フロント・エンド16、アウト・オブ・オーダ型実行コア18、及びリタイアメント部20、に分割される。命令及びデータはシステム・バス24とインタフェースするバス・インタフェース・ユニット22を通じてこれらのユニットに供給される。フロント・エンド16は非常に高い実行帯域を有して半分のクロック・サイクルのレーテンシによって基本整数演算を実行し得るアウト・オブ・オーダ型コア18に対してプログラムの順序で命令を供給する。フロント・エンド16は命令をフェッチして、マイクロ演算(μ−ops)と呼ばれる、簡単な演算に復号化する。フロント・エンド16は、アウト・オブ・オーダ型コア18に対して、元のプログラム順序で、サイクル毎に複数のマイクロ演算を発出し得る。フロント・エンド16はいくつかの基本機能を行う。例えば、フロント・エンド16は実行されそうなプリフェッチ命令を行い、既にプリフェッチされていない命令をフェッチし、命令をマイクロ演算に復号化し、複雑な命令及び特定用途向コードに対するマイクロ・コードを生成し、実行トレース・キャッシュ26からの復号化命令を配信して、分岐予測ユニット28において高度アルゴリズムを用いて分岐を予測する。
MOVEDDUP デスティネーション、ソース;
を有し、ソース・オペランドはメモリ位置54又は第2拡張マルチメディア(XMM)レジスタ84でデスティネーション・オペランドは第1拡張マルチメディア(XMM)レジスタ84である。ソースは倍精度浮動小数点データ・タイプを含む。
MOVSHDUP デスティネーション、ソース;
を有し、ソース・オペランドはメモリ位置54又は第2拡張マルチメディア(XMM)レジスタ84を表してデスティネーション・オペランドは第1拡張マルチメディア(XMM)レジスタ84である。ソース・オペランドはパック単精度浮動小数点データ・タイプを有する。
MOVSLDUP デスティネーション、ソース;
を有し、ソース・オペランドはメモリ位置54又は第2拡張マルチメディア(XMM)レジスタ84でデスティネーション・オペランドは第1拡張マルチメディア(XMM)レジスタ84である。ソース・オペランドはパック単精度浮動小数点データ・タイプを含む。
Claims (58)
- コンピュータ命令であって:
プロセッサに、ソースのビットの第1部分をデスティネーション・レジスタの第1部分にロードさせて、前記ビットの第1部分を該デスティネーション・レジスタの後続する部分に複製させる、移動及び複製命令;
を有することを特徴とするコンピュータ命令。 - 請求項1記載の命令であって、前記ソースの前記第1部分がメモリ位置における、倍精度浮動小数点データ・タイプを表す、64ビットであることを特徴とする命令。
- 請求項1記載の命令であって、前記ソースの前記第1部分がソース・レジスタにおける、倍精度浮動小数点データ・タイプを表す、64ビットであることを特徴とする命令。
- 請求項1記載の命令であって、前記デスティネーション・レジスタの前記第1部分が前記ソースの前記第1部分のビット〔63−0〕によってロードされて、該デスティネーション・レジスタの前記後続する部分が前記ソースの前記第1部分のビット〔63−0〕によってロードされることを特徴とする命令。
- 方法であって:
プロセッサにおいて、ソースのビットの第1部分をデスティネーション・レジスタの第1部分にロードする工程;及び
前記ビットの第1部分を該デスティネーション・レジスタの後続する部分に複製する工程;
を有することを特徴とする方法。 - 請求項5記載の方法であって、前記ソースの前記第1部分がメモリ位置における、倍精度浮動小数点データ・タイプを表す、64ビットであることを特徴とする方法。
- 請求項5記載の方法であって、前記ソースの前記第1部分がソース・レジスタにおける、倍精度浮動小数点データ・タイプを表す、64ビットであることを特徴とする方法。
- 請求項5記載の方法であって、前記デスティネーション・レジスタの前記第1部分が前記ソースの前記第1部分のビット〔63−0〕によってロードされて、該デスティネーション・レジスタの前記後続する部分が前記ソースの前記第1部分のビット〔63−0〕によってロードされることを特徴とする方法。
- コンピュータ・プログラム・プロダクトであって、該コンピュータ・プログラム・プロダクトはコンピュータ判読可能媒体上に存在するものであり、該コンピュータ判読可能媒体は該コンピュータ判読可能媒体上に命令を記憶させていて、該命令がプロセッサによって実行された場合、該プロセッサに:
ソースのビットの第1部分をデスティネーション・レジスタの第1部分にロードする工程;及び
前記ビットの第1部分を該デスティネーション・レジスタの後続する部分に複製する工程;
を行わせることを特徴とするコンピュータ・プログラム・プロダクト。 - 請求項9記載のコンピュータ・プログラム・プロダクトであって、前記ソースの前記第1部分がメモリ位置における、倍精度浮動小数点データ・タイプを表す、64ビットであることを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項9記載のコンピュータ・プログラム・プロダクトであって、前記ソースの前記第1部分がソース・レジスタにおける、倍精度浮動小数点データ・タイプを表す、64ビットであることを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項9記載のコンピュータ・プログラム・プロダクトであって、前記デスティネーション・レジスタの前記第1部分が前記ソースの前記第1部分のビット〔63−0〕によってロードされて、該デスティネーション・レジスタの前記後続する部分が前記ソースの前記第1部分のビット〔63−0〕によってロードされることを特徴とするコンピュータ・プログラム・プロダクト。
- コンピュータ命令であって:
プロセッサに、ソースの64ビットをロードさせて、デスティネーションの下半分及びデスティネーションの上半分において該64ビットを返させる、倍精度浮動小数点値の1つだけの移動及び複製命令;
を有することを特徴とするコンピュータ命令。 - 請求項13記載の命令であって、更に:
ソース・オペランド;及び
デスティネーション・オペランド;
を有することを特徴とする命令。 - 請求項14記載の命令であって、前記ソース・オペランドがメモリ位置であることを特徴とする命令。
- 請求項15記載の命令であって、前記メモリ位置が倍精度浮動小数点データ・タイプを表す128ビットの値を有することを特徴とする命令。
- 請求項14記載の命令であって、前記ソース・オペランドが128ビットのソース・レジスタであることを特徴とする命令。
- 請求項17記載の命令であって、前記ソース・レジスタが倍精度浮動小数点データ・タイプを表す128ビットの値を有することを特徴とする命令。
- プロセッサにおいて実行される方法であって:
ソースからのビットの最初のN分を2Nビット幅デスティネーション・レジスタの下半分及び該2Nビット幅デスティネーション・レジスタの上半分にロードする工程;
を有することを特徴とする方法。 - 請求項19記載の方法であって、前記ソースはメモリ位置であり、Nが64ビットであることを特徴とする方法。
- 請求項20記載の方法であって、前記メモリ位置は倍精度浮動小数点データ・タイプを含むことを特徴とする方法。
- 請求項19記載の方法であって、前記ソースは128ビット・ソース・レジスタであり、Nが64ビットであることを特徴とする方法。
- 請求項22記載の方法であって、前記128ビット・ソース・レジスタは倍精度浮動小数点データ・タイプを含むことを特徴とする方法。
- コンピュータ・プログラム・プロダクトであって、該コンピュータ・プログラム・プロダクトはコンピュータ判読可能媒体上に存在するものであり、該コンピュータ判読可能媒体は該コンピュータ判読可能媒体上に命令を記憶させていて、該命令がプロセッサによって実行された場合、該プロセッサに:
ソースからの64ビットを128ビット・デスティネーション・レジスタの下半分及び該128ビット・デスティネーション・レジスタの上半分にロードする工程;
を行わせることを特徴とするコンピュータ・プログラム・プロダクト。 - 請求項24記載のコンピュータ・プログラム・プロダクトであって、前記ソースは128ビット倍精度浮動小数点データ・タイプを含むメモリ位置であることを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項24記載のコンピュータ・プログラム・プロダクトであって、前記ソースは128ビット倍精度浮動小数点データ・タイプを含む128ビット・ソース・レジスタであることを特徴とするコンピュータ・プログラム・プロダクト。
- コンピュータ命令であって:
プロセッサに、ソースのビット〔127−0〕をロードさせ、128ビット・デスティネーション・レジスタのビット〔31−0〕において該ソースのビット〔63−32〕を返させ、該デスティネーション・レジスタのビット〔63−32〕において該ソースのビット〔63−32〕を返させ、該デスティネーション・レジスタのビット〔95−64〕において該ソースのビット〔127−96〕を返させて、該デスティネーション・レジスタのビット〔127−96〕において該ソースのビット〔127−96〕を返させる、単精度浮動小数点上位移動及び複製命令;
を有することを特徴とするコンピュータ命令。 - 請求項27記載の命令であって、更に:
ソース・オペランド・フィールド;及び
デスティネーション・オペランド・フィールド;
を有することを特徴とする命令。 - 請求項28記載の命令であって、前記ソース・オペランド・フィールドがメモリ位置であることを特徴とする命令。
- 請求項29記載の命令であって、前記メモリ位置がパック単精度浮動小数点データ・タイプを表す128ビットを有することを特徴とする命令。
- 請求項28記載の命令であって、前記ソース・オペランド・フィールドが128ビットのソース・レジスタであることを特徴とする命令。
- 請求項31記載の命令であって、前記ソース・レジスタがパック単精度浮動小数点データ・タイプを表す128ビットを有することを特徴とする命令。
- プロセッサにおいて実行される方法であって:
ソースのビット〔127−0〕をアクセスする工程;
該ソースのビット〔63−32〕をデスティネーション・レジスタのビット〔31−0〕及びビット〔63−32〕において返す工程;及び
該ソースのビット〔127−96〕を該デスティネーション・レジスタのビット〔95−64〕及びビット〔127−96〕において返す工程;
を有することを特徴とする方法。 - 請求項33記載の方法であって、前記ソースがメモリ位置であることを特徴とする方法。
- 請求項34記載の方法であって、前記メモリ位置がパック単精度浮動小数点データ・タイプを含むことを特徴とする方法。
- 請求項33記載の方法であって、前記ソースが128ビット・ソース・レジスタであることを特徴とする方法。
- 請求項36記載の方法であって、前記128ビット・ソース・レジスタがパック単精度浮動小数点データ・タイプを含むことを特徴とする方法。
- コンピュータ・プログラム・プロダクトであって、該コンピュータ・プログラム・プロダクトはコンピュータ判読可能媒体上に存在するものであり、該コンピュータ判読可能媒体は該コンピュータ判読可能媒体上に命令を記憶させていて、該命令がプロセッサによって実行された場合、該プロセッサに:
ソースのビット〔127−0〕をロードする工程;
128ビット・デスティネーション・レジスタのビット〔31−0〕において、該ソースのビット〔63−32〕を返す工程;
該デスティネーション・レジスタのビット〔63−32〕において該ソースのビット〔63−32〕を返す工程;
該デスティネーション・レジスタのビット〔95−64〕において該ソースのビット〔127−96〕を返す工程;及び
該デスティネーション・レジスタのビット〔127−96〕において該ソースのビット〔127−96〕を返す工程;
を行わせることを特徴とするコンピュータ・プログラム・プロダクト。 - 請求項38記載のコンピュータ・プログラム・プロダクトであって、前記ソースはメモリ位置であることを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項39記載のコンピュータ・プログラム・プロダクトであって、前記メモリ位置はパック単精度浮動小数点データ・タイプを含むことを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項38記載のコンピュータ・プログラム・プロダクトであって、前記ソースは128ビット・ソース・レジスタであることを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項41記載のコンピュータ・プログラム・プロダクトであって、前記128ビット・ソース・レジスタはパック単精度浮動小数点データ・タイプを含むことを特徴とするコンピュータ・プログラム・プロダクト。
- コンピュータ命令であって:
プロセッサに、ソースのビット〔127−0〕をロードさせ、128ビット・デスティネーション・レジスタのビット〔31−0〕において該ソースのビット〔31−0〕を返させ、該デスティネーション・レジスタのビット〔63−32〕において該ソースのビット〔31−0〕を返させ、該デスティネーション・レジスタのビット〔95−64〕において該ソースのビット〔95−64〕を返させて、該デスティネーション・レジスタのビット〔127−96〕において該ソースのビット〔95−64〕を返させる、パック単精度浮動小数点下位移動及び複製命令;
を有することを特徴とするコンピュータ命令。 - 請求項43記載の命令であって、更に:
ソース・アドレス・フィールド;及び
デスティネーション・レジスタ;
を有することを特徴とする命令。 - 請求項44記載の命令であって、前記ソースがメモリ位置であることを特徴とする命令。
- 請求項45記載の命令であって、前記メモリ位置がパック単精度浮動小数点データ・タイプを表す128ビットを含むことを特徴とする命令。
- 請求項43記載の命令であって、前記ソースが128ビットのソース・レジスタであることを特徴とする命令。
- 請求項47記載の命令であって、前記ソース・レジスタがパック単精度浮動小数点データ・タイプを表す128ビットを含むことを特徴とする命令。
- 方法であって:
プロセッサにおいて、ソースのビット〔127−0〕をロードする工程;
該ソースのビット〔31−0〕を128ビット・デスティネーション・レジスタのビット〔31−0〕において返す工程;
該ソースのビット〔31−0〕を該デスティネーション・レジスタのビット〔63−32〕において返す工程;
該ソースのビット〔95−64〕を該デスティネーション・レジスタのビット〔95−64〕において返す工程;及び
該ソースのビット〔95−64〕を該デスティネーション・レジスタのビット〔127−96〕において返す工程;
を有することを特徴とする方法。 - 請求項49記載の方法であって、前記ソースがメモリ位置であることを特徴とする方法。
- 請求項50記載の方法であって、前記メモリ位置がパック単精度浮動小数点データ・タイプを含むことを特徴とする方法。
- 請求項51記載の方法であって、前記ソースが128ビット・ソース・レジスタであることを特徴とする方法。
- 請求項52記載の方法であって、前記128ビット・ソース・レジスタがパック単精度浮動小数点データ・タイプを含むことを特徴とする方法。
- コンピュータ・プログラム・プロダクトであって、該コンピュータ・プログラム・プロダクトはコンピュータ判読可能媒体上に存在するものであり、該コンピュータ判読可能媒体は該コンピュータ判読可能媒体上に命令を記憶させていて、該命令がプロセッサによって実行された場合、該プロセッサに:
ソースのビット〔127−0〕をロードする工程;
128ビット・デスティネーション・レジスタのビット〔31−0〕において、該ソースのビット〔31−0〕を返す工程;
該デスティネーション・レジスタのビット〔63−32〕において該ソースのビット〔31−0〕を返す工程;
該デスティネーション・レジスタのビット〔95−64〕において該ソースのビット〔95−64〕を返す工程;及び
該デスティネーション・レジスタのビット〔127−96〕において該ソースのビット〔95−64〕を返す工程;
を行わせることを特徴とするコンピュータ・プログラム・プロダクト。 - 請求項54記載のコンピュータ・プログラム・プロダクトであって、前記ソースはメモリ位置であることを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項55記載のコンピュータ・プログラム・プロダクトであって、前記メモリ位置はパック単精度浮動小数点データ・タイプを含むことを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項54記載のコンピュータ・プログラム・プロダクトであって、前記ソースは128ビット・ソース・レジスタであることを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項57記載のコンピュータ・プログラム・プロダクトであって、前記128ビット・ソース・レジスタはパック単精度浮動小数点データ・タイプを含むことを特徴とするコンピュータ・プログラム・プロダクト。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/032,144 US7853778B2 (en) | 2001-12-20 | 2001-12-20 | Load/move and duplicate instructions for a processor |
PCT/US2002/040166 WO2003054692A1 (en) | 2001-12-20 | 2002-12-12 | Load/move and duplicate instructions for a processor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010039897A Division JP2010152919A (ja) | 2001-12-20 | 2010-02-25 | プロセッサに関するロード/移動及び複製命令 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006502464A true JP2006502464A (ja) | 2006-01-19 |
Family
ID=21863332
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003555340A Pending JP2006502464A (ja) | 2001-12-20 | 2002-12-12 | プロセッサに関するロード/移動及び複製命令 |
JP2010039897A Pending JP2010152919A (ja) | 2001-12-20 | 2010-02-25 | プロセッサに関するロード/移動及び複製命令 |
JP2013257903A Expired - Fee Related JP5960115B2 (ja) | 2001-12-20 | 2013-12-13 | プロセッサに関するロード/移動及び複製命令 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010039897A Pending JP2010152919A (ja) | 2001-12-20 | 2010-02-25 | プロセッサに関するロード/移動及び複製命令 |
JP2013257903A Expired - Fee Related JP5960115B2 (ja) | 2001-12-20 | 2013-12-13 | プロセッサに関するロード/移動及び複製命令 |
Country Status (9)
Country | Link |
---|---|
US (6) | US7853778B2 (ja) |
JP (3) | JP2006502464A (ja) |
KR (1) | KR100806408B1 (ja) |
CN (2) | CN100492281C (ja) |
AU (1) | AU2002357263A1 (ja) |
DE (1) | DE10297581T5 (ja) |
RU (1) | RU2292581C2 (ja) |
TW (1) | TW594569B (ja) |
WO (1) | WO2003054692A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119009A (ja) * | 2006-09-22 | 2012-06-21 | Intel Corp | 選択演算を実行する方法および装置 |
JP2020501270A (ja) * | 2016-12-13 | 2020-01-16 | エイアールエム リミテッド | パーティション・レプリケート命令 |
US11977884B2 (en) | 2016-12-13 | 2024-05-07 | Arm Limited | Replicate elements instruction |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7853778B2 (en) | 2001-12-20 | 2010-12-14 | Intel Corporation | Load/move and duplicate instructions for a processor |
AU2003256870A1 (en) * | 2002-08-09 | 2004-02-25 | Intel Corporation | Multimedia coprocessor control mechanism including alignment or broadcast instructions |
US7392368B2 (en) * | 2002-08-09 | 2008-06-24 | Marvell International Ltd. | Cross multiply and add instruction and multiply and subtract instruction SIMD execution on real and imaginary components of a plurality of complex data elements |
US6986023B2 (en) | 2002-08-09 | 2006-01-10 | Intel Corporation | Conditional execution of coprocessor instruction based on main processor arithmetic flags |
EP1508853A1 (en) * | 2003-08-19 | 2005-02-23 | STMicroelectronics Limited | Computer system and method for loading non-aligned words |
WO2006018822A1 (en) * | 2004-08-20 | 2006-02-23 | Koninklijke Philips Electronics, N.V. | Combined load and computation execution unit |
US8996152B2 (en) * | 2006-06-28 | 2015-03-31 | Nvidia Corporation | Operating system aware hardware mutex |
US8321872B2 (en) * | 2006-06-28 | 2012-11-27 | Nvidia Corporation | Reusable, operating system aware hardware mutex |
US8112675B2 (en) * | 2006-09-28 | 2012-02-07 | Nvidia Corporation | Filesystem directory debug log |
US8538015B2 (en) * | 2007-03-28 | 2013-09-17 | Intel Corporation | Flexible architecture and instruction for advanced encryption standard (AES) |
US8060724B2 (en) * | 2008-08-15 | 2011-11-15 | Freescale Semiconductor, Inc. | Provision of extended addressing modes in a single instruction multiple data (SIMD) data processor |
US9967092B2 (en) | 2010-05-25 | 2018-05-08 | Via Technologies, Inc. | Key expansion logic using decryption key primitives |
US9798898B2 (en) | 2010-05-25 | 2017-10-24 | Via Technologies, Inc. | Microprocessor with secure execution mode and store key instructions |
US8645714B2 (en) * | 2010-05-25 | 2014-02-04 | Via Technologies, Inc. | Branch target address cache for predicting instruction decryption keys in a microprocessor that fetches and decrypts encrypted instructions |
US9911008B2 (en) | 2010-05-25 | 2018-03-06 | Via Technologies, Inc. | Microprocessor with on-the-fly switching of decryption keys |
US9892283B2 (en) | 2010-05-25 | 2018-02-13 | Via Technologies, Inc. | Decryption of encrypted instructions using keys selected on basis of instruction fetch address |
US9552206B2 (en) * | 2010-11-18 | 2017-01-24 | Texas Instruments Incorporated | Integrated circuit with control node circuitry and processing circuitry |
US8656139B2 (en) * | 2011-03-11 | 2014-02-18 | Telefonaktiebolaget L M Ericsson (Publ) | Digital processor for processing long and short pointers and converting each between a common format |
WO2013095555A1 (en) * | 2011-12-22 | 2013-06-27 | Intel Corporation | Packed data rearrangement control indexes generation processors, methods, systems, and instructions |
CN104011646B (zh) | 2011-12-22 | 2018-03-27 | 英特尔公司 | 用于产生按照数值顺序的连续整数的序列的处理器、方法、系统和指令 |
WO2013095563A1 (en) * | 2011-12-22 | 2013-06-27 | Intel Corporation | Packed data rearrangement control indexes precursors generation processors, methods, systems, and instructions |
US10223112B2 (en) | 2011-12-22 | 2019-03-05 | Intel Corporation | Processors, methods, systems, and instructions to generate sequences of integers in which integers in consecutive positions differ by a constant integer stride and where a smallest integer is offset from zero by an integer offset |
CN104011644B (zh) | 2011-12-22 | 2017-12-08 | 英特尔公司 | 用于产生按照数值顺序的相差恒定跨度的整数的序列的处理器、方法、系统和指令 |
WO2013101119A1 (en) * | 2011-12-29 | 2013-07-04 | Intel Corporation | Method and apparatus for controlling a mxcsr |
US9459867B2 (en) * | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a specified memory boundary indicated by the instruction |
US20140095847A1 (en) * | 2012-09-28 | 2014-04-03 | Doron Orenstein | Instruction and highly efficient micro-architecture to enable instant context switch for user-level threading |
US20140258667A1 (en) * | 2013-03-07 | 2014-09-11 | Mips Technologies, Inc. | Apparatus and Method for Memory Operation Bonding |
US10540179B2 (en) | 2013-03-07 | 2020-01-21 | MIPS Tech, LLC | Apparatus and method for bonding branch instruction with architectural delay slot |
CN103186363B (zh) * | 2013-03-26 | 2015-09-30 | 北京经纬恒润科技有限公司 | 一种数值编辑方法及系统 |
US10228941B2 (en) * | 2013-06-28 | 2019-03-12 | Intel Corporation | Processors, methods, and systems to access a set of registers as either a plurality of smaller registers or a combined larger register |
US10423413B2 (en) * | 2013-07-09 | 2019-09-24 | Texas Instruments Incorporated | Vector load and duplicate operations |
US9710271B2 (en) | 2014-06-30 | 2017-07-18 | International Business Machines Corporation | Collecting transactional execution characteristics during transactional execution |
US9336047B2 (en) | 2014-06-30 | 2016-05-10 | International Business Machines Corporation | Prefetching of discontiguous storage locations in anticipation of transactional execution |
US9448939B2 (en) | 2014-06-30 | 2016-09-20 | International Business Machines Corporation | Collecting memory operand access characteristics during transactional execution |
US9348643B2 (en) | 2014-06-30 | 2016-05-24 | International Business Machines Corporation | Prefetching of discontiguous storage locations as part of transactional execution |
US9600286B2 (en) | 2014-06-30 | 2017-03-21 | International Business Machines Corporation | Latent modification instruction for transactional execution |
US9529653B2 (en) * | 2014-10-09 | 2016-12-27 | International Business Machines Corporation | Processor register error correction management |
US20160179521A1 (en) * | 2014-12-23 | 2016-06-23 | Intel Corporation | Method and apparatus for expanding a mask to a vector of mask values |
US20160224252A1 (en) * | 2015-01-30 | 2016-08-04 | Intel Corporation | Hybrid memory architecture |
WO2018168637A1 (ja) | 2017-03-14 | 2018-09-20 | 株式会社トクヤマ | フライアッシュの使用方法 |
US10409614B2 (en) * | 2017-04-24 | 2019-09-10 | Intel Corporation | Instructions having support for floating point and integer data types in the same register |
RU2713709C1 (ru) * | 2019-06-20 | 2020-02-06 | Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") | Устройство преобразования информации |
KR102307691B1 (ko) | 2020-11-19 | 2021-10-05 | 주식회사 우드메탈 | 원적외선 및 음이온 방출 기능을 갖는 가구용 엣지마감재 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4141005A (en) * | 1976-11-11 | 1979-02-20 | International Business Machines Corporation | Data format converting apparatus for use in a digital data processor |
JPS61294550A (ja) | 1985-06-21 | 1986-12-25 | Nec Corp | 電子計算機におけるデ−タ読取書込制御方式 |
US5522082A (en) | 1986-01-23 | 1996-05-28 | Texas Instruments Incorporated | Graphics display processor, a graphics display system and a method of processing graphics data with control signals connected to a central processing unit and graphics circuits |
US5268995A (en) * | 1990-11-21 | 1993-12-07 | Motorola, Inc. | Method for executing graphics Z-compare and pixel merge instructions in a data processor |
US6116768A (en) | 1993-11-30 | 2000-09-12 | Texas Instruments Incorporated | Three input arithmetic logic unit with barrel rotator |
US5613121A (en) | 1994-10-19 | 1997-03-18 | International Business Machines Corporation | Method and system of generating combined storage references |
GB9509988D0 (en) | 1995-05-17 | 1995-07-12 | Sgs Thomson Microelectronics | Matrix transposition |
US5673321A (en) | 1995-06-29 | 1997-09-30 | Hewlett-Packard Company | Efficient selection and mixing of multiple sub-word items packed into two or more computer words |
US7085795B2 (en) | 2001-10-29 | 2006-08-01 | Intel Corporation | Apparatus and method for efficient filtering and convolution of content data |
US5936872A (en) | 1995-09-05 | 1999-08-10 | Intel Corporation | Method and apparatus for storing complex numbers to allow for efficient complex multiplication operations and performing such complex multiplication operations |
US5983253A (en) | 1995-09-05 | 1999-11-09 | Intel Corporation | Computer system for performing complex digital filters |
JP3735438B2 (ja) * | 1997-02-21 | 2006-01-18 | 株式会社東芝 | Risc計算機 |
US6041404A (en) | 1998-03-31 | 2000-03-21 | Intel Corporation | Dual function system and method for shuffling packed data elements |
US6115812A (en) * | 1998-04-01 | 2000-09-05 | Intel Corporation | Method and apparatus for efficient vertical SIMD computations |
US6560667B1 (en) * | 1999-12-28 | 2003-05-06 | Intel Corporation | Handling contiguous memory references in a multi-queue system |
US6820190B1 (en) | 2000-02-02 | 2004-11-16 | Hewlett-Packard Development Company, L.P. | Method and computer system for decomposing macroinstructions into microinstructions and forcing the parallel issue of at least two microinstructions |
US7155601B2 (en) | 2001-02-14 | 2006-12-26 | Intel Corporation | Multi-element operand sub-portion shuffle instruction execution |
US7631025B2 (en) | 2001-10-29 | 2009-12-08 | Intel Corporation | Method and apparatus for rearranging data between multiple registers |
US7853778B2 (en) * | 2001-12-20 | 2010-12-14 | Intel Corporation | Load/move and duplicate instructions for a processor |
JP4112946B2 (ja) * | 2002-10-31 | 2008-07-02 | 株式会社東芝 | 非鉛系接合材、ソルダーペースト及び接合方法 |
JP2009016397A (ja) | 2007-06-29 | 2009-01-22 | Toshiba Corp | プリント配線板 |
JP5229819B2 (ja) | 2009-04-01 | 2013-07-03 | 株式会社レヨーン工業 | 除塵装置 |
-
2001
- 2001-12-20 US US10/032,144 patent/US7853778B2/en not_active Expired - Lifetime
-
2002
- 2002-12-12 WO PCT/US2002/040166 patent/WO2003054692A1/en active Application Filing
- 2002-12-12 CN CNB028253272A patent/CN100492281C/zh not_active Expired - Fee Related
- 2002-12-12 KR KR1020047009869A patent/KR100806408B1/ko active IP Right Grant
- 2002-12-12 CN CN2009101331655A patent/CN101520723B/zh not_active Expired - Fee Related
- 2002-12-12 RU RU2004122101/09A patent/RU2292581C2/ru not_active IP Right Cessation
- 2002-12-12 JP JP2003555340A patent/JP2006502464A/ja active Pending
- 2002-12-12 AU AU2002357263A patent/AU2002357263A1/en not_active Abandoned
- 2002-12-12 DE DE10297581T patent/DE10297581T5/de not_active Ceased
- 2002-12-19 TW TW091136652A patent/TW594569B/zh not_active IP Right Cessation
-
2010
- 2010-02-25 JP JP2010039897A patent/JP2010152919A/ja active Pending
- 2010-11-05 US US12/940,782 patent/US8032735B2/en not_active Expired - Fee Related
-
2011
- 2011-04-15 US US13/088,198 patent/US8200941B2/en not_active Expired - Lifetime
-
2012
- 2012-06-12 US US13/494,764 patent/US8539202B2/en not_active Expired - Lifetime
- 2012-09-14 US US13/620,194 patent/US8650382B2/en not_active Expired - Fee Related
-
2013
- 2013-03-15 US US13/843,815 patent/US9043583B2/en not_active Expired - Fee Related
- 2013-12-13 JP JP2013257903A patent/JP5960115B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119009A (ja) * | 2006-09-22 | 2012-06-21 | Intel Corp | 選択演算を実行する方法および装置 |
JP2020501270A (ja) * | 2016-12-13 | 2020-01-16 | エイアールエム リミテッド | パーティション・レプリケート命令 |
JP7053619B2 (ja) | 2016-12-13 | 2022-04-12 | アーム・リミテッド | パーティション・レプリケート命令 |
US11947962B2 (en) | 2016-12-13 | 2024-04-02 | Arm Limited | Replicate partition instruction |
US11977884B2 (en) | 2016-12-13 | 2024-05-07 | Arm Limited | Replicate elements instruction |
Also Published As
Publication number | Publication date |
---|---|
RU2004122101A (ru) | 2005-03-27 |
TW200304091A (en) | 2003-09-16 |
RU2292581C2 (ru) | 2007-01-27 |
TW594569B (en) | 2004-06-21 |
JP5960115B2 (ja) | 2016-08-02 |
US8539202B2 (en) | 2013-09-17 |
KR100806408B1 (ko) | 2008-02-21 |
US8200941B2 (en) | 2012-06-12 |
US20130219153A1 (en) | 2013-08-22 |
CN1605062A (zh) | 2005-04-06 |
WO2003054692A1 (en) | 2003-07-03 |
US20110047361A1 (en) | 2011-02-24 |
US20120317401A1 (en) | 2012-12-13 |
DE10297581T5 (de) | 2004-11-11 |
CN101520723B (zh) | 2011-01-12 |
US8032735B2 (en) | 2011-10-04 |
US20130013896A1 (en) | 2013-01-10 |
US7853778B2 (en) | 2010-12-14 |
US9043583B2 (en) | 2015-05-26 |
US8650382B2 (en) | 2014-02-11 |
JP2014089730A (ja) | 2014-05-15 |
CN101520723A (zh) | 2009-09-02 |
US20110258418A1 (en) | 2011-10-20 |
KR20040068333A (ko) | 2004-07-30 |
CN100492281C (zh) | 2009-05-27 |
JP2010152919A (ja) | 2010-07-08 |
AU2002357263A1 (en) | 2003-07-09 |
US20030120903A1 (en) | 2003-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5960115B2 (ja) | プロセッサに関するロード/移動及び複製命令 | |
JP6456867B2 (ja) | 密結合ヘテロジニアスコンピューティングのためのハードウェアプロセッサ及び方法 | |
US6721866B2 (en) | Unaligned memory operands | |
CN107077321B (zh) | 用于执行融合的单个周期递增-比较-跳转的指令和逻辑 | |
CN109062608B (zh) | 用于独立数据上递归计算的向量化的读和写掩码更新指令 | |
KR102478874B1 (ko) | 비순차적 하드웨어 소프트웨어 공동 설계된 프로세서에서 스택 동기화 명령어를 갖는 술어 값의 스택을 구현하고 유지하기 위한 방법 및 장치 | |
CN106030514B (zh) | 用于执行采用传播的被屏蔽源元素存储指令的处理器及其方法 | |
WO2013095608A1 (en) | Apparatus and method for vectorization with speculation support | |
CN112148251A (zh) | 跳过无意义的矩阵运算的系统和方法 | |
CN114662048A (zh) | 用于共轭转置和乘法的装置和方法 | |
US20150186136A1 (en) | Systems, apparatuses, and methods for expand and compress | |
US20140189294A1 (en) | Systems, apparatuses, and methods for determining data element equality or sequentiality | |
US11934830B2 (en) | Method and apparatus for data-ready memory operations | |
CN113849221A (zh) | 用于操作系统透明指令状态管理的装置、方法和系统 | |
CN112130970A (zh) | 用于双存储器原子操作的硬件支持 | |
US9207942B2 (en) | Systems, apparatuses,and methods for zeroing of bits in a data element | |
US20230205685A1 (en) | Read all zeros or random data upon a first read from volatile memory | |
CN116339826A (zh) | 用于四字特定部分的向量紧缩串接和移位的装置和方法 | |
CN114662049A (zh) | 用于复数矩阵转置和乘法的装置和方法 | |
CN113050994A (zh) | 用于512位操作的系统、装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061128 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070112 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090227 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090325 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090331 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090424 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090430 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091124 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091127 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100122 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |