TW593739B - Method of depositing organosilicate layers and use thereof - Google Patents

Method of depositing organosilicate layers and use thereof Download PDF

Info

Publication number
TW593739B
TW593739B TW090119185A TW90119185A TW593739B TW 593739 B TW593739 B TW 593739B TW 090119185 A TW090119185 A TW 090119185A TW 90119185 A TW90119185 A TW 90119185A TW 593739 B TW593739 B TW 593739B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
scope
item
reaction chamber
Prior art date
Application number
TW090119185A
Other languages
English (en)
Inventor
Frederic Gaillard
Ellie Yieh
Li-Qun Xia
Tian-Hoe Lim
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW593739B publication Critical patent/TW593739B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Materials For Photolithography (AREA)

Description

經濟部智慧財產局員工消費合作社印製 593739 五、:發明說明（ 發明領域i 本發明是有關於用在積體電路製造中之有機矽酸璧 層，且特別是有關於-種形成有“酸μ之方法。 發明背景 積把电路已被發展成具有複雜的元件，其可在單晶片 上包括有數百萬個元件(例如電晶體、.電容器及電阻器）。 在晶片設計之發展過程中’持續地要求更快的電路系統及 更大的電路容量。要達到更大的電路容量，則必須要能減 小積體電路元件的尺寸。 若積體電路元件的尺寸減小（例如次微米尺寸），則用 於製造此種元件的物質會促成其電子執行效能。舉例來 說，低阻率金屬内連接（例如銅及鋁）提供積體電路上之元 件間的導電路徑m，金屬内連接係經由一隔離物質 而彼此電性隔離。當相鄰金屬内連接間的距離及/或隔離物 質的厚度是次微米尺寸時，可能會在此内連接之間發生電 容偶合現象。相鄰金屬内連接間之電容偶合可能會造成干 擾及/或電阻電容（RC)延遲，導致會降低積體電路的整體執 行效'能。為了防止相鄰金屬内連接間之電容偶合，低介電 常數（low k)隔離物質（例如介電常數低於大約4·5)是有需 要的。 要有更大的積體電路容量，也強迫要求在用於積體電 路製造之製造過程上。舉例來說，在使用傳統微影技術之 製造過程中，於基材上之一堆疊物質層上形成一能量感應 第4頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) — — — — — I I 1 I---^ · I------I (請先閱讀背面之沒意事項再填寫本頁) 593739 A7
經濟部智慧財產局員工消費合作社印製
五、N發明說明（） w颂矽奴鹽層之折射索引（η)及吸收係數（K 是可調整的，龙 /、可在預期範圍中改變，並做為在層形成其 間所使用之、;冗藉^ 度和氣體混合之功能。在有機矽酸鹽肩 被形成於基好u 、 砰上义後，形成一能量感應電阻物質層於其 上。在小於女私 入4 250 nm之波長中，於能量感應電阻 義出圖案。夕你 丄 〈便，在能量感應電阻物質中被定義出之圖案 會被轉移至有機矽酸鹽層。纟有機矽酸鹽層被圖案化泛 後，使用有機矽酸鹽ARc 圖案轉移至基b 為更^料性地將丑 在另-積體電路製造過程中’彳機矽酸鹽 至鑲嵌結構中。對._ >办丨；‘ 疋被、，口 a 對此一 η犯例而T，一種較佳的製 包括沉積第一介雨厗认A u μ ^順月 於第一介電h 材接.，形成有機秒酸鹽, 印上。芡後，圖案化及蝕刻有機矽酸職、
定義出接觸窗/介屛宵。卢闰安仆 識曰’I … 。丨層自。在圖案化及蝕刻有機矽酸 後，沉積第二介電層於圖案化有機 ^ 刻第二介電層，以定義出内連二;成二著:: 電層中《内連接係纟於形成在有機矽酸鹽層巾、、弟〜1
介層窗上。在形成内連接之後’在有機秒：C
出之接觸窗/介層窗會被蝕刻透過第一八兩曰被疋J 1电層至其# 面。之後，使用-導電物質填滿内連接及接 二 以完成鑲嵌結構。 ；丨層囱， 圖式簡單說明： 本發明之教導，可經由參照往後之說 ^ a又字並輔以飞 翁裝------ (請先閱讀背面之注意事項再填寫本頁) 訂--------- 第6頁
本紙張尺度適用中國國家標準（CNS)A4規格（210 593739 A7 B7 五、:發明說明（） 列圖形而清楚易懂，其中： ^ 第1圖為可用於實踐此處描述之實施例之一設備的示 意圖； 第2圖為化學氣相沉積（CVD)室的剖面示意圖； 第3 a-3 e圖為在不同階段之積體電路製造中之基材的 剖面示意圖，其結合有機矽酸鹽層做為抗反射層（ARC); 以及 第4a-4d圖為在不同階段之積體電路製造中之鑲嵌結 構的剖面示意圖，其結合有機矽酸鹽層於此結構中。 圖號對照說明： (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 35 晶圓處理系統 36, 38,40,4 1 製程反應 46 裝載室 50 傳送室 5 1 傳送機械手臂 54 微處理器控制器 102 真空泵浦 106 AC供應器 1 10 控制單元 120 喷灑頭 130 氣體控制板 150 支撐支柱 ， 170 加熱器元件 172 溫度感測器 190 '半導體晶圓 200, 300 基材 202 物質層 204, 304 有機矽酸鹽層 206 中間層 208 能量感應電阻物質A 210 罩幕 250 基材結構 302, 308 介電層 306 接觸窗/介層窗開口 3 10 内連接線 3 12 阻障層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 593739 — A7 B7 五、:發明說明（） 3 1 4 導電物質 發明詳細說明： 第1圖為晶圓處理系統3 5的代表示意圖，其可依照 描述之實施例而用於執行積體電路製造。此設備一般包括 製程反應室3 6, 3 8, 40, 4 1、裝載室46、傳送室50、微處 理器控制器5 4，和其它硬體元件例如電源供應器（未顯示） 及真空泵浦（未顯示）。此種晶圓處理系統3 5的一個範例是 CENTURA® System，可從 Applied Materials, Inc·，Santa Clara，California 取得。 用於本發明之晶圓處理系統3 5的詳細說明如美國專 利第5，186,718號所描述，其標題為”staged-V acuum Substrate Processing System and Method”，係於 1 993 年 2 月1 6日公告，且併入此處做參考。此系統3 5之突出特徵 簡略說明如下。 晶圓處理系統3 5包括一傳送室5 0，傳送室5 0含有一 傳送機械手臂5 1。傳送室5 0耦接裝載室46如同一串的製 程反應室36，38, 40, 4 1。 '基材（未顯示）會透過裝載室46被負載至晶圓處理系 統3 5中。之後，傳送機械手臂5 1會在一或多個製程反應 室36, 38, 40, 4 1間移動基材。 製程反應室36，38，40，41係用於執行各種積體電路 製造順序。舉例來說，製程反應室36，38，40，41可包括 物理氣相沉積（PVD)室、離子化金屬電漿物理氣相沉積 第8頁 本紙張义度適用中國國家標準（CNS)A4規格（210 X 297公釐） -裝---- (請先閱讀背面之注意事項再填寫本頁) 訂---------. 593739 經濟部智慧財產局員工消費合作社印製 A7 B7 五、:發明說明（） (IMP P VD)室、化學氣相沉積（C VD)室、快速加熱處理（rtp) 室以及抗反射層（ARC)室和其它者。 第2圖為晶圓處理系統3 5之化學氣相沉積（c V D)製程 反應室3 6的剖面示意圖。依照此處描述之實施例，c v D 製程反應室3 6可被用於沉積有機碎酸鹽層。此種c V D製 程反應室36的一個範例是DXZTM反應室，可從Applied Materials，Inc.，Santa Clara，California 取得。 CVD製程反應室36 —般包括一氣體控制板13〇、一 控制單元1 1 0 ’和其它硬體元件例如電源供應器及真空泵 浦 C V D氣矛王反應室3 6之洋細說明如美國專利申請案第 09/211，998 號所描述，其標題為”High_Temperature
Chemical Vapor Deposition Chamber”，係於 1 998 年 12 月 1 4曰提出申請，且併入此處做參考。此c v D製程反應室 j 6之突出特徵簡略說明如下。 CVD製程反應室36通常包含一支撐支柱150，用於 支撐一基材例如一半導體晶圓1 9 0。經由使用一位移機構 (未顯示），支柱150 —般可在反應室36内部之垂，直方向中 移動。依據特定的製程，晶圓1 9 0可在層沉積之前被加熱 至一些預期溫度。舉例來說，晶圓支撐支柱丨5 〇會被嵌入 式加熱卷元件1 7〇加熱。經由將來自ac供應器1 〇6之一 電子電流提供至加熱器元件丨7〇中，支柱丨5〇可以是抗熱 的。晶圓190會依序地經由支柱15〇而加熱。溫度感測器 1 72例如熱電偶也被嵌入至晶圓支撐支柱1 50中，用於以 傳統方法監視支柱丨5 〇的溫度。量測溫度會被使用在一回 第9頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） - -------卜丨*裝—— (請先閱讀背面之注意事項再填寫本頁) 訂--- # 593739 五 經濟部智慧財產局員工消費合作社印製 A7 _ B7 1 — ^~' ------- 、:發明說明（） 授迴路中，以控制用於加熱元件17〇之電源供應器1〇6、 使得晶圓溫度可被維持或控制在適用於特定製程應用之 一預期溫度中。支柱150可使用電漿或經由輻射熱（未顯 7F )而被選擇性地加熱。 真2泵浦1 02係用於排泄製程反應室3 6及維持反座 室36内部之合適氣流與壓力。製程氣體可透過噴灑頭 而進入反應室36内，噴灑頭120是被配置在晶圓支撐支 柱150之上。噴灑頭120連接氣體控制板13〇，用於控制 及供應用在不同製程步驟中之各種氣體。 噴灑頭1 2 0及晶圓支禮支柱1 5 0也形成一對間隔電 極。當這些電極間產生電場時，進入反應室3 6内的製程 氣體會被燃燒成電漿。大體上，電場係經由透過匹配網路 (未顯示）將晶圓支撐支柱1 5 〇連接rf功率源（未顯示）而產 生。當然，RF功率源及匹配網路可以耦接至噴灑頭丨2 〇， 或耦接至噴灑頭120及晶圓支撐支柱15〇。 經由黾％之應用’電聚增進型化學氣相沉積（pecvd) 技術可提升反應物氣體之激發及/或分離至基材表面附近 之反應區中，而創造反應種類之電漿。電漿類之反應性可 降低化學反應所需的能量’實際上可降低此種p E c v D製 程之要求溫《度。 在至少一實施例中’有機矽酸鹽層沉積係經由含苯基 之矽甲烷化合物例如苯基甲基矽甲烷之電漿增進型氧化 作用來旯成。在氣體控制板1 3 0的控制下，如同具有調節 流量之氣體，含苯基之矽甲烷化合物會被導入至製程反應 第10頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 593739 經濟部智慧財產局員工消費合作社印製 A7 B7 五、:發明說明（） 室3 6内。透過氣體控制板1 3 0之氣流的合適控制及調節， 係經由流量控制器（未顯示）及電腦（未顯示）來執行。噴灑 頭1 2 0可使來自氣體控制板1 3 0之製程氣體被一致地導入 及散佈在製程反應室3 6中。 請參照第1圖，CVD製程反應室3 6是由微處理器控 制器54所控制。微處理器控制器54可以是任何形式之通 用目的電腦處理器（CPU)的其中一種，其可被用在工業設 定中，用於控制各種反應室及次處理器。電腦可使用任何 適當的記憶體例如隨機存枣記憶體、唯讀記憶體，磁碟 機，硬碟機或任何其它形式的數位儲存裝置，當地或遙 控。各種支援電路可被耦接至CPU，用於以傳統方法支援 處理器。需要的軟體例行程式可被儲存在記憶體中，或經 由位於遠端之第二個CPU來執行。 在基材被放置於支柱上之後，執行軟體例行程式。當 執行軟體例行程式時，將通用目的電腦變換成特定製程電 腦來控制反應室操作，藉以執行一反應室製程。當然，本 發明之製程可以硬體執行，例_如特殊應用積體電路或其它 類型的硬體實行方案，或軟體或硬體之結合。 有機矽酸鹽層沉積_ 在一實施例中，有機矽酸鹽層係經由提供一電場至一 氣體混合物中來形成，氣體混合物包括含笨基之石夕甲燒化 合物。含苯基之矽曱烷化合物具有通用化學式SiCa〇bHe， 其中a之範圍介於6與30之間，b之範圍介於〇與3之間， 第11頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) (請先閱讀背面之泫意事項再填寫本頁) |裝--------訂--- ♦ 593739 - A7 B7 五、> 發明說明（） (請先閱讀背面之注意事項再填寫本頁) 而C之範圍介於9與3 0之間。舉例來說，苯基矽甲烷 (SiC6H9)、苯基甲基矽甲烷丨）、苯基乙基矽甲烷 (SiC8H13)、苯基甲基乙基矽甲烷（SiC9Hi5)、苯基甲氧基 矽甲烷（SiC^OHu)、苯基乙氧基矽甲烷（SiC8OHh3)、苯基 甲基乙氧基矽甲烷（SiC9〇H13)、苯基甲氧基乙氧基矽甲 烷（SiC902H13)和其它者可用做為含苯基之矽甲烷化合 物0 氣體混合物可選擇性地包括氧化氣體。可使用氧氣 (〇2)、臭氧（〇3)、一氧化氮（N2〇)、一氧化碳（C0)、二氧化 碳（C〇2)、氮氣（N2)或其之結合者及其它者做為氧化氣體。 一般來說，可使用下述的沉積製程參數及類似於策一2 圖所示之CVD製程反應室來形成有機矽酸鹽層。晶圓溫 度之製程參數範圍為從大約l〇〇°C至大約400°C，反應室 壓力之製程參數範圍為從大約Itorr至大約lOtorr，含苯 基之矽甲烷化合物氣體流率之製程參數範圍為從大約400 mgm至大約1〇〇〇 mgm，氧化氣體流率之製程參數範圍為 從大约1 seem至大約500 seem，以及RF功率之，範圍為介 於大約50瓦特至大約500瓦特之間。當在Applied 經濟部智慧財產局員工消費合作社印製
Materials，Inc·提供之沉積反應室中之一 2〇〇 mm(厘米）基 材上貫行時’上述製程參數提供有機矽酸鹽層之沉積率範 圍為大約1000 A/min(埃/分）至大約4000 A/min。 其i的沉積反應室亦包含在本發明之範圍内，且上述 列出足參數可根據用於形成有機矽酸鹽層之特定沉積反 應立而改變。舉例來說，其它的沉積反應室可具有一較大 第12頁 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐了 593739 A7 五、:發明說明（） 或較小的容量，其要求氣體流率大於或小於Applied Materials，Inc·提供之沉積反應室，並且可被架構成能容納 300 mm的基材。 沉積的有機矽酸鹽層之介電常數小於大約3〇，使其 適用於做為積體電路中之一隔離物質。有機矽酸鹽層之介 電常數是可调整的’其可在大約2. 〇至大約3 · 0間的範圍 中變化並做為反應溫度之功能。特別的是，若溫度增加， 則沉積層之介電常數減小。 在層开/成J間’有機續酸鹽層之介電常數也可被調整 做為氣體混合物之混合功能。若氣體混合物之碳（c)濃度 增加，則沉積的有機矽酸鹽層之c内容增加，而減小了其 之介電常數。 有機碎酸鹽層也具有一吸收係數，此吸收係數可在波 長小於大約250 nm之大約至大约〇·7的範圍中調整。 此吸收係數是可調整並做為反應溫度之功能。特別的是， 若溫度增加，則沉積層之吸收係數增加。 (請先閱讀背面之注意事項再填寫本頁) |裝----- 訂--- 經濟部智慧財產局員工消費合作社印製
積體電路製造過裎 A.有機矽酸鹽抗反射層（ARC) 第3 a-3e圖為在不同階段之積體電路製造順序中之其 材2〇〇的剖面示意圖，其結合氣-有機珍酸鹽層做為一石1 罩幕。一般來說，基材200相當於可扁並 在其上執行製程之任 何的工作單位，基材結構250 —般是用认本一甘 ;衣737基材和形成 於基材200上之其它物質層。根據特定階段的製 &'，基材 第13頁 本紙張尺度適用中國國家標準（CNS)A4規恪（210 297公釐） 593739 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、:發明說明（） 200可對應於一碎基材，或已形成於基材上之其它物質 層。舉例來說，第3 a圖為基材結構2 5 〇的剖面圖，其具 有一物質層202已依傳統方式被形成於上。物質層2〇2可 以是氧化物（例如二氧化矽）。一般來說’基材2 〇 〇可包括 一層矽、矽化物、金屬或其它物質。第3a圖為具有二氧 化矽層形成於矽基材2 0 0上的一實施例。 第3b圖緣示出一有機矽酸鹽層2〇4被形成於第3a圖 之基材結構2 5 0上。依照上述之製程參數’在基材結構2 5 〇 上形成有機矽酸鹽層204。有機矽酸鹽層之厚度可根據特 定階段的製程而有所不同。大體上，有機碎酸鹽層之沉積 厚度為大約4 0 〇 A至大約7 0 0 A。 能量感應電阻物質層208被形成於有機碎酸鹽層204 上。能量感應電阻物質層208可以旋塗式覆盖於基材上， 且其之厚度在大约4,00〇A至大約1〇,00〇Α的範圍内。大 多的能量感應電阻物質易感應於紫外線（UV)輻射，上述紫 外線輻射之波長小於大約450 nm。深紫外線（DUV)電阻物 質易感應於波長小於大約245 nm之UV福射。1 根據用在製造順序中之能量感應電阻物質之蝕刻特 性，中間層206會在能量感應電阻物質層208之前被形成 於有機矽酸鹽層204上。當可以使用相同的化學蝕刻劑來 蝕刻能量感應電阻物質208及有機矽酸鹽層204時，中間 層206之功能係做為有機矽酸鹽層204之罩幕。中間層206 是以傳統方式被形成於有機碎酸鹽層2 〇 4上。中間層2 0 6 可以是氧化物、氮化物、氮氧化矽、非結晶矽或其它合適 第Η頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ·、---,------ί — 裝--------訂--------- f琦先閱讀背面之沒t事項再填寫本頁) 593739 經濟部智慧財產局員工消費合作社印1 A7 B7 五、:發明說明（） 的物質。 、經由將此能量感應電阻物質208暴露於透過 10 之DUV輻射中，一圖案影像會被導入至_ Θ咸 ^ ,、.， 子八主月匕Ϊ感應電阻物 貝曰 。被導人至能量感應電阻物質層208中之圖案 影像會在-適當的顯影劑中被顯像，以定義 如第3c圖所示。 一 乂圖水 印參照弟3d圖，在能量感應電阻物質2〇8中被定義 出之圖案會被轉移透過有機石夕酸鹽層2〇4。使用能量咸應 =阻物貝2〇8做為罩幕，此圖案會被轉移透過有機石夕酸鹽 層使用適當的化學姓刻劑，此圖案會被轉移透過有 機碎酸鹽層2 0 4。舉例夹雄，亦你m产 ^ 丰例來发可使用氟碳化合物例如氟f 烷（CF4)、氟乙烷（C2f6)及氟丁 ^ ^ 酸鹽層204。 ⑹㈣ 當然，當中間層206存在時，使用能量感應電阻物質 208做為罩幕’在能量感應電阻物質2〇8中被定義出之圖 案會最先被轉移透過中間層2〇6。之後，使用中間層2〇6 做為罩幕，此圖案會被轉移透過有機珍酸鹽層吏用 適當的化學姓刻劑，此圖案會被轉移透過中間層2 機矽酸鹽層204。 第3e圖繪示出積體電路製造順序的完成圖，係使用 有機碎酸鹽層做為硬罩幕，將有機珍酸鹽層2〇4中之定義 圖案轉移透過二氧化矽層202。 在二氧切層202被圖案化之後，可使用適當的化學 独刻劑，選擇性地從基材200中蚀刻去除掉有機石夕酸鹽層 第15頁 本紙張尺度適用中國國家標準（CNSM4規格（210 X 297公餐） W裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 593739 A7 ____ B7 經濟部智慧財產局員工消費合作社印製 五、:發明說明（ 204
B·結合有機矽酸鹽層之鑲嵌結構 弟4a-4d圖為在不同階段之镶嵌結構製造順序中之基 材300的剖面示意圖，其結合有機石夕酸鹽層於其中。镶嵌 、。構叙疋用來在積體電路上形成金屬内連接。根據特定 階段的製程，基材300可對應於-硬基材，或已形成於基 材，3 00上《其匕物質層。舉例來說，第^圖為基材则 的剖面圖，其具有—笛 人 ^ 弟一介電層302被形成於其上。第一 介電層302可以是gyf卜 乳化物（例如二氧化矽、氟矽玻璃）。一 般來說，基材300可#拓—麻 括一層矽、矽化物、金屬或其它物 質。 第4a圖為具有氟矽坡璃層形成於矽基材3 00上的一 實施例。根據製造結構的尺寸 再7尺寸，罘一介電層302之厚度為 大約5,o〇〇A至大約10 0〇〇a。 依照上述之製程參數，在 紡舻豳@ ，丨电層」〇2上形成有機 咬故孤層j>〇4。有機矽酸鹽芦 U、".、 風層J〇4〈介電常數小於大約 3.〇,以便防止或減小形成於鑲 ♦六彼人士 u 傅中又金屬内連接間之 电各偶合。有機矽酸鹽層3〇4之 a —. ^ 包吊數是可調整的，其 σ在一預期範圍中變化，且可在層形* 产釦·、日入-邮π人a y成期間’做為反應溫 度和此合乳體混合物之功能。 有機矽酸鹽層304之厚度可根據 所不同。大體上，有機石夕酸鹽層3〇4、丈階段的製程而有 至大約ιηηηΑ。 〈厚度為大約200A 第16頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） <請先閱讀背面之注意事項再填寫本頁) 一裝 訂--- # 593739
A7 B7 發明說明（） 請參照第讣圖，圖案化及姓刻有機兮酸鹽層3〇4,以 定義出接觸窗/介層窗開口 3..Q-6，並且/ 曰 上且在接觸窗/介層窗被 形成的區域中暴露出第一介電層3〇 以傳統的微影技術 以及使用氟碳化合物例如氟甲烷（CF、 ^ 70 wh)、氣乙烷（C2F6)及氟 丁婦（Cd8)，圖案化及蝕刻有機矽酸鹽層3〇4。 在圖案化有機矽酸鹽層3 04之後，1并〜 人+ 308於有機矽酸鹽層304上。第二介電層3〇8可以是氧化 物（例如二氧化矽、氟矽玻璃）。第二介電層3〇8之厚度為 大約5,00〇A至大約ι〇,〇〇〇Α。 接著，圖案化—第二介電層308以定義出内連接線 3 1 0，如第4 c圖所示，較佳是使用傳統的微影製程。形成 於第二介電層308中之内連接310位於有機矽酸鹽層3 〇4 中之接觸窗/介層窗開口 3 06上。之後，使用反應離子蝕刻 或其它非等向性蝕刻技術，蝕刻内連接3 1 0及接觸窗/介層 窗 3 06。 請參照第.4d圖，以導電物質3 14例如鋁、銅、鐫或 其之結合者填滿内連接3 1 0及接觸窗/介層窗3 0 6。一般來 說’由於銅具有低電阻率（電阻率大約為1: 7 -cm)，故使 用銅來、填滿内連接3 1 0及接觸窗/介層窗3 0 6。可使用化學 氣相沉積法、物理氣相沉積法、電鍍技術或其之結合者沉 積導電物質3 1 4，以形成鑲嵌結構。較佳是，先均勾地沉 積卩基障^晨j丄免丝、氮化妓或其它合適的阻障物質於内 連接3 1 0及接觸窗/介層窗3 06之側壁上，以防止金屬電移 至介電層3 02，308和有機矽酸鹽層304的周圍。 本紙張瓦度適用中國國家標準（CNS)A4規格（210 x 297公爱）
593739 • A7 _B7_ 五、:發明說明（） 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍内，當可作各種之更動與潤飾，因此本發明 之保護範圍當視後附之中請專利範圍所界定者為準。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 耳 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐）

Claims (1)

  1. 593739 六、申請專利範圍 4·如申請專利範圍第2項所述之方法，其中該氧化氣體可 .從下述群组中來選擇，包括一氧化氮（N2〇)、氧氣（〇2)、 臭氧（〇3)、一氧化碳（C〇)、二氧化碳（c〇2)、氮氣（A) 及上述物質之結合者。 5·如申請專利範圍帛i項所述之方法，纟中被提供至該沉 積反應室之該氣體混合物中之該電場係一射頻（RF)功 率。 6·如申请專利範圍第5項所述之方法，其中該RF功率是 在50瓦特至500瓦特之範圍内。 7·如申請專利範圍第丨項所述之方法，其中該沉積反應室 之廢力被維持在1 torr至10 torr之間。 8·如申請專利範圍第2項所述之方法，其中被提供至該沉 積反應室中之該氧化氣體之一氣體流率是在1 seem至 500 seem的範圍中。 9.如申請專利範圍第丨項所述之方法，其中該沉積反應室 之溫度被維持在l〇〇°C至400°C之間。 10· —種形成一有機矽酸鹽層於一基材上之方法，該方法至 第20頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ......................、可 *.......$· (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 593739 A8 B8 C8
    六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 少包括下列步驟： 將一基材置於一沉積反應室中； 提供一氣體混合物至該沉積反應室中，其中該氣體 混合物包括一含苯基之矽曱烷化合物，該含苯基之石夕曱 烷化合物至少包含一烷基及一矽_氫鍵，且該苯基之矽 甲烧化合物係以範圍400mgm至1 OOOmgm之流率提供至 該沉積反應室中；以及 提供一電場至該沉積反應室之該氣體混合物中，藉 以在該基材上形成一有機石夕酸鹽層。 11. 如申請專利範圍第1〇項所述之方法，其中該氣體混合 物更包括氧化氣體。 12. —種於一基材上形成有機矽酸鹽層之方法，該方法至少 包含： 將一基材置於一沉積處理室中； 提供一氣體混合物至該沉積處理室，其中該氣體混 合物至少包含一含苯基之矽甲烷化合物，而該含苯基之 矽甲烷化合物可從下述群組中來選擇，包括苯基甲氧基 石夕曱烧（SiC7〇H10)、苯基乙氧基石夕曱燒（sic8OHi2)、苯 基曱基乙氧基石夕曱烧（SiC9〇Hi4)、苯基曱氧基乙氧基 矽曱烷（SiCQOzHi4)及上述物質之結合者；以及 提供一電場至該沉積反應室之該氣體混合物中，藉 以在該基材上形成一有機矽酸鹽層。 第21頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) .........参，.....:-訂.........線· (請先閱讀背面之注意事項再填寫本頁) 593739 8 8 88 ABCD 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 13·如申請專利範圍第11項所述之方法，其中該氧化氣體 可從下述群組中來選擇，包括一氧化氮（Νβ)、氧氣 (〇2)、臭氧（〇3)、一氧化碳（C0)、二氧化碳（C〇2)、氮氣 (NO及上述物質之結合者。 14.如申請專利範圍第10項所述之方法，其中被提供至譎 沉積反應室之該氣體混合物中之該電場係一射頻（RF) 功率。 . 15·如申請專利範圍第14項所述之方法，其中該rf功率 是在50瓦特至5〇〇瓦特之範圍内。 1 6 ·如申請專利範圍第1 〇項所述之方法，其中該沉積反應 室之壓力被維持在1 torr至10 torr之間。 經濟部智慧財產局員X消費合作社印製 • 17.如申請專利範圍第11項所述之方法，其中被提供至該 沉積反應室中之該氧化氣體之一氣體流率是在1 sccin 至500 seem的範圍中。 1 8.如申請專利範圍第1 〇項所述之方法，其中該沉積反應 室之溫度被維持在1 〇 〇 °C至4 0 0 °C之間。 19· 一種形成含有機矽酸鹽層元件之方法，該方法至少包括 第22頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 593739
    下列步驟： 形成一有機矽酸鹽層於一基材上，其中該有機矽酸 鹽層係經由提供一電場至一氣體混合物中而形成，該氣 體混合物包括一含苯基之矽甲烷化合物，而該含苯基之 石夕曱炫化合物至少包含一烷基及一矽-氫鍵； 在該有機矽酸鹽層之至少一區域中定義出一圖案； 以及 利用該有機矽酸鹽層作為一罩層的方式將定義於該 有機矽酸鹽層之至少一區域中的圖案轉換至該基材。 2〇·如申請專利範圍第·19項所述之方法，其中更包括從該 基材去除該有機矽酸鹽層之步驟。 21 ·如申請專利範圍第19項所述之方法，其中該基材上形 成有一層或數層物質層。 #: (請先閱讀背面之注意事項再場寫本頁} 訂 經濟部智慧財產局員工消費合作社印製 22.如申請專利範圍第19項所述之方法，其中在該有機矽 酸鹽層之該至少一區域中定義該圖案的步驟至少包括 下列步驟： 形成一此董感應電阻物質層於該有機碎酸鹽層上； 暴露該能量感應電阻物質層於圖案化輻射中，將該 圖案之一影像導入至該能量感應電阻物質層中； 顯影被導入至該能量感應電阻物質層中之該圖案之 該影像；以及 第23頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 線 593739 Α8 Β8 C8
    六、申請專利範圍 將該圖案轉移透過該有機矽醆鹽層。 (請先閲讀背面之注意事項再填寫本頁) •23·如申請專利範圍第22項所述之方法，其中更包括下列 步驟： 在形成該能量感應電阻物質層於該有機矽酸鹽層上 之前，形成一中間層於該有機矽醆鹽層上，於其中導入 一圖案之該影像，以及顯影該圖案； 將在該能量感應電阻物質層中顯影出之該圖案之該 影像轉移透過該中Μ層。 24·如申請專利範圍第23項所述之方法，其中該中間層是 氧化物。 25·如申請專利範圍第24項所述之方法，其中該氧化物可 從下述群組中來選擇，包括一氧化石夕、氟石夕玻璃（FSg) 及氮氧化石夕。 經濟部智慧財產局員·工消費合作社印製 26. 如申請專利範圍第2〇項所述之方法，其中可使用一含 氟之化合物，從該基材中去除該有機矽酸鹽層。. 1 27. 如申請專利範圍第26項所述之方法，其中該含氟之化 合物可從下述群組中來選擇，包括氟甲烷（CF4)、氟乙烷 (C2F6)及氟 '丁烯（c4f8)。 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 593739 經濟部智慧財產局員X消費合作社印製 A8 B8 C8 D8 申請專利範圍 28. 如申請專利範圍第19項所述之方法，其中該有機石夕酸 鹽層是抗反射層，且該抗反射層之波長小於250 nm。 29. 如申請專利範圍第19項所述之方法，其中該有機矽酸 鹽層之一吸收係數是在波長小於250 nm之0.1至0.7的 範圍中。 30·如申請專利範圍第29項所述之方法，其中該吸收係數 會隨著該有機矽酸鹽層之厚度而從〇1至〇·7中變動。 31·如申請專利範圍第19項所述之方法，其中該有機矽酸 鹽層之一折射索引是在1.2至丨.7的範圍中。 32.如申請專利範圍第19項所述之方法，其中該氣體混合 物更包括氧化氣體。 33·如申請專利範圍第19項所述之方法，其中該含苯基之 矽甲烷化合物可從下述群組中來選擇，苯基曱基矽甲烷 (SiC7H10)、苯基乙基矽曱烷（SiC8Hi2)、苯基曱基乙基 石夕甲烧（SiC9Hm)、苯基曱氧基矽曱烷（SiC7〇Hi〇)、苯 基乙氧基矽甲烷（SiCsOHt2)、笨基甲基乙氧基矽甲烷 (SiC9OH14)、苯基甲氧基乙氧基矽甲烷（SiC9〇2Hi4)及 上述物質之結合者。 34·如申請專利範圍第32項所述之方法，其中該氧化氣體 第25頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公爱) ;·............着.........訂.........線· (請先閱讀背面之注意事項再塡寫本頁) 593739 8 8 8 8 ABCD 經濟部智慧財產局員工消費合作社印製 申请專利範圍 可從下述群組中來選擇，包括一氧化氮（N20)、氧氣 (〇2)、臭氧（〇3)、一氧化碳（C0)、二氧化碳（C〇2)、氮氣 (N2)及上述物質之結合者。 3 5 ·如申請專利範圍第1 9項所述之方法，其中被提供至該 氣體混合物中之該電場係一射頻（RF)功率。 36·如申請專利範圍第35項所述之方法，其中該rf功率 是在50瓦特至500瓦特之範圍内。 37·如申請專利範圍第·19項所述之方法，其中該有機矽酸 鹽層疋在一沉積反應室中形成，而該沉積反應室之壓力 被維持在1 torr至10 torr之間。 38.如申請專利範圍第37項所述之方法，其中被提供至該 沉積反應室中之該含苯基之矽曱烷化合物之一氣體流 率是在400 mgm至1000 mgm的範圍中。 39·如申請專利範圍第37項所述之方法，其中被提供至該 >儿積反應室中之該氧化氣體之一氣體流率是在1 sccm 至500 seem的範圍中。 40.如申請專利範圍第37項所述之方法，其中該沉積反應 室之溫度被維持在loot至400°c之間。 第26頁 > 、可^· (請先閱讀背面之注意事項再填寫本頁) 593739 A8
    經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 41· 一種製造含有機矽酸鹽層一鑲嵌結構之方法，該方法至 包括下列步驟： 形成一第一介電層於一基材上； 形成一有機矽酸鹽層於該第一介電層上，其中該有 機石夕酸鹽層'係經由提供一電場至一氣體混合物中而形 成，該氣體混合物包括一含苯基之矽甲烷化合物，而該 含笨基之矽曱烷化合物至少包括一烷基及一矽-氫鍵； 圖案化該有機矽酸鹽層，以定義出接觸窗/介層窗； 形成一第二介電層於該圖案化有機矽酸鹽層上； 圖案化該第二介電層，以定義出内連接，其中該内 連接係位於被定義在該有機石夕酸鹽層中之該接觸窗/介 層窗上； 蝕刻該第一介電層，以形成接觸窗/介層窗；以及 使用一導電物質填滿該接觸窗/介層窗及該内連接。 42·如申請專利範圍第41項所述之方法，其中該第一介電 ，層及該第二介電層可從下述群组中來選擇，包括非結晶 石厌、含氟之非結晶碳、二甲苯塑膠、氟矽玻璃（FSG)、 AF4、BCB、碳化矽、氮氧化物及上述物質之結合者。 43·如申請專利範圍第41項所述之方法，其中用於填滿該 接觸窗/介層窗及該内連接之該導電物質可從下述群組 中來選擇，包括銅、鋁、鎢及該等物質之結合者。 第27頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公爱) ;—------------------、可---------線 (請先閱讀背面之注意事項再填寫本頁) 593739 經濟部智慧財產局員.工消費合作社印製 A8 B8 C8 ___D8_________ 申請專利範圍 44.如申請專利範圍第4i項所述之方法，其中該氣體混合 物更包括氧化氣體。 45·如申請專利範圍第41項所述之方法，其中該含苯基之 矽曱烷化合物可從下述群組中來選擇，包括苯基曱基矽 甲烷（SiC7H10)、苯基乙基矽甲烷（SiCsH12)、苯基曱基 乙基矽曱烷（SiC9HM)、苯基曱氧基矽甲烷 (SiC7OHi〇)、苯基乙氧基矽甲烷（SiC8OH12)、苯基曱基 乙氧基矽曱烷（SiC9OHi4)、苯基甲氧基乙氧基矽曱烷 (SiC9〇2H14)及上述物質之結合者。 46.如申請專利範圍第44項所述之方法，其中該氧化氣體 可從下述群組中來選擇，包括一氧化氮（n2〇)、氧氣 (〇2)、臭氧（03)、一氧化碳（C0)、二氧化碳（c〇2)、氮氣 (N2)及上述物質之結合者。 47·如申請專利範圍第41項所述之方法，其中被提供至該 氣體混合物中之該電場係一射頻（rf)功率。 48·如申請專利範圍第47項所述之方法，其中該rf功率 是在50瓦特至5 00瓦特之範圍内。 49·如申請專利範圍第41項所述之方法，其中被提供至該 第28頁 (請先閱讀背面之注意事項再塡寫本頁) ·· -訂· 線- 593739 A 8 B8 C8 D8_ 六、申請專利範圍 沉積反應室中之該含苯基之矽曱烷化合物之一氣體流 率是在400 mgm至1000 mgm的範圍中。 5 0.如申請專利範圍第44項所述之方法，其中被提供至該 沉積反應室中之該氧化氣體之一氣體流率是在1 seem 至500 seem的範圍中。 51. 如申請專利範圍第49項所述之方法，其中該沉積反應 室之壓力被維持在1 torr至10 torr之間。 52. 如申請專利範圍第·49項所述之方法，其中該沉積反應 室之溫度被維持在l〇〇°C至400°C之間。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第29頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)
TW090119185A 2000-08-12 2001-08-06 Method of depositing organosilicate layers and use thereof TW593739B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/638,803 US6573196B1 (en) 2000-08-12 2000-08-12 Method of depositing organosilicate layers

Publications (1)

Publication Number Publication Date
TW593739B true TW593739B (en) 2004-06-21

Family

ID=24561503

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090119185A TW593739B (en) 2000-08-12 2001-08-06 Method of depositing organosilicate layers and use thereof

Country Status (5)

Country Link
US (1) US6573196B1 (zh)
EP (1) EP1180554A3 (zh)
JP (1) JP5075310B2 (zh)
KR (1) KR100857664B1 (zh)
TW (1) TW593739B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4381526B2 (ja) * 1999-10-26 2009-12-09 東京エレクトロン株式会社 プラズマエッチング方法
US6759327B2 (en) * 2001-10-09 2004-07-06 Applied Materials Inc. Method of depositing low k barrier layers
US6699784B2 (en) 2001-12-14 2004-03-02 Applied Materials Inc. Method for depositing a low k dielectric film (K>3.5) for hard mask application
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
US7270931B2 (en) 2003-10-06 2007-09-18 International Business Machines Corporation Silicon-containing compositions for spin-on ARC/hardmask materials
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US20050233555A1 (en) * 2004-04-19 2005-10-20 Nagarajan Rajagopalan Adhesion improvement for low k dielectrics to conductive materials
US7504727B2 (en) * 2004-05-14 2009-03-17 International Business Machines Corporation Semiconductor interconnect structure utilizing a porous dielectric material as an etch stop layer between adjacent non-porous dielectric materials
US7271093B2 (en) 2004-05-24 2007-09-18 Asm Japan K.K. Low-carbon-doped silicon oxide film and damascene structure using same
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
US7229041B2 (en) * 2004-06-30 2007-06-12 Ohio Central Steel Company Lifting lid crusher
KR100713231B1 (ko) * 2005-12-26 2007-05-02 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR100817933B1 (ko) * 2006-09-28 2008-04-15 광주과학기술원 플루오로알킬렌옥시기가 치환된 페닐에틸실란 화합물 및 이를 중합한 고분자
US11679412B2 (en) 2016-06-13 2023-06-20 Gvd Corporation Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles
US20170358445A1 (en) 2016-06-13 2017-12-14 Gvd Corporation Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962004A (en) * 1974-11-29 1976-06-08 Rca Corporation Pattern definition in an organic layer
JPH07111957B2 (ja) 1984-03-28 1995-11-29 圭弘 浜川 半導体の製法
JPS62138529A (ja) * 1985-12-10 1987-06-22 Mitsubishi Electric Corp 有機シリコ−ン薄膜の形成方法
US4894352A (en) 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
US5186718A (en) * 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
KR100463858B1 (ko) * 1996-08-29 2005-02-28 마츠시타 덴끼 산교 가부시키가이샤 층간절연막의형성방법
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
TW353775B (en) * 1996-11-27 1999-03-01 Tokyo Electron Ltd Production of semiconductor device
JP3173426B2 (ja) * 1997-06-09 2001-06-04 日本電気株式会社 シリカ絶縁膜の製造方法及び半導体装置の製造方法
US6045877A (en) * 1997-07-28 2000-04-04 Massachusetts Institute Of Technology Pyrolytic chemical vapor deposition of silicone films
US6051321A (en) 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
US6514880B2 (en) 1998-02-05 2003-02-04 Asm Japan K.K. Siloxan polymer film on semiconductor substrate and method for forming same
TW437017B (en) 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6383955B1 (en) 1998-02-05 2002-05-07 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6432846B1 (en) 1999-02-02 2002-08-13 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
JP3726226B2 (ja) * 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP3305251B2 (ja) * 1998-02-26 2002-07-22 松下電器産業株式会社 配線構造体の形成方法
US6068884A (en) 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6060132A (en) 1998-06-15 2000-05-09 Siemens Aktiengesellschaft High density plasma CVD process for making dielectric anti-reflective coatings
US6103456A (en) * 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
JP3353743B2 (ja) * 1999-05-18 2002-12-03 日本電気株式会社 半導体装置とその製造方法
US6436824B1 (en) * 1999-07-02 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Low dielectric constant materials for copper damascene

Also Published As

Publication number Publication date
JP2002164347A (ja) 2002-06-07
JP5075310B2 (ja) 2012-11-21
US6573196B1 (en) 2003-06-03
KR20020013771A (ko) 2002-02-21
EP1180554A2 (en) 2002-02-20
EP1180554A3 (en) 2005-02-02
KR100857664B1 (ko) 2008-09-08

Similar Documents

Publication Publication Date Title
TW593739B (en) Method of depositing organosilicate layers and use thereof
TW552308B (en) Method of depositing organosilicate layers
TW546768B (en) Method of depositing organosilicate layers
TWI259850B (en) Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
TW554442B (en) Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
JP5027360B2 (ja) 誘電体フィルムの堆積方法
US6537733B2 (en) Method of depositing low dielectric constant silicon carbide layers
TW406300B (en) In situ deposition of a dielectric oxide layer and anti-reflective coating
TW473870B (en) Integrated low K dielectrics and etch stops
US6632735B2 (en) Method of depositing low dielectric constant carbon doped silicon oxide
TW563206B (en) A method of photoresist removal in the presence of a dielectric layer having a low k-value
US20020155386A1 (en) Fluorine-containing layers for damascene structures
TW535253B (en) Plasma treatment of silicon carbide films
US6472333B2 (en) Silicon carbide cap layers for low dielectric constant silicon oxide layers
CN115565867A (zh) 交替蚀刻与钝化工艺
TWI244136B (en) Low oxygen content photoresist stripping process for low dielectric constant materials
TW200941574A (en) CD bias loading control with ARC layer open
KR20010112115A (ko) 플루오로-오르가노실리케이트층

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees