TW593733B - CVD TaN plug formation from tantalum halide precursors - Google Patents

CVD TaN plug formation from tantalum halide precursors Download PDF

Info

Publication number
TW593733B
TW593733B TW089107862A TW89107862A TW593733B TW 593733 B TW593733 B TW 593733B TW 089107862 A TW089107862 A TW 089107862A TW 89107862 A TW89107862 A TW 89107862A TW 593733 B TW593733 B TW 593733B
Authority
TW
Taiwan
Prior art keywords
patent application
scope
film
precursor
item
Prior art date
Application number
TW089107862A
Other languages
English (en)
Inventor
John J Hautala
Johannes F M Westendorp
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW593733B publication Critical patent/TW593733B/zh

Links

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

593733 五、發明說明^ ^ ~ - 本發明係關於積體電路板之形成作用，並特 、匕本蒸氣沉積作用使來自鹵化麵先質沉積 之電接點。 - 、 $體電路板提供在電設計中信號傳輪之路徑 * 、収電路板（IC)由許多包含在半導體基板的 申’晶體管組成的。為了增加IC容量，故在基 騎μ 一個活性晶體管與在基板的矽底層中的另 =官=間進行與金屬”網線”的大量交互連結。 六之洞、道或溝進行電路板的交互連結，整體 曰' ，、°貝際上與矽底層接觸之特殊的金屬 =所=。洞、、道或溝之其餘部份以稱為接點 體I政〗。因為晶體管密度持續增加，形成較 士旦反，接點柱塞之直徑必須降低，以容許 σ里1多層金屬化結構及較高的縱橫比。 曰^又銘為積體電路板的接點及交互連結的 寸之更新結構電阻性問題使具有深 路咖)中的下—：2二以銅(Cu)約定成超 在低溫下的一矽化电路板之交互連結物 化石夕（Si〇2)之電遷銘^(Cu —Si)的形成作用及； 包遷移作用不利於其用途。 在發生選擇以鋁Μ #、，Μ ^ 新物質具有當成阻為交互連結元件時 战阻推物的作用，避免銅擴散至 別是填充具 之氮化鈕膜 。在設計中 碎底層中的 板的碎底層 一個活性晶 經由切入基… 已知是金J 連結點已知二 柱塞之導電 高層級的積 增加的交互 標準。但 的亞微細尺 大量積體電 質，包.是其 t經由二氧 ，則需要以 基板在下層
593733 五、發明說明（2) 的介電層及形成後續的銅沉積有效的”黏膠”層。新物質也 需要具有襯塾的作用，將後續沉積之銅黏附於基板上。襯-墊也必須在銅與阻擋物質之間提供低電阻界面。先前用於 鋁之阻擋層，如或以物理蒸氣沉積法（pVD)(如濺射）及/或 化學蒸氣沉積法（C V D )沉積之錫（τ i )及氮化錫（T i N )阻擋層 對銅是無效的擴散阻擋層。此外，以T i與銅在用於PVD及/ 或CVD之相對低溫下反應會形成銅錫化合物。 已證明濺射鈕（Ta)及反應性濺射氮化鈕（TaN)在銅與矽 基板之間是好的擴散阻擋物，因為其高導電性、高熱安定 性及外來原子之擴散阻力之故。但是，沉積之Ta及/或Taf 膜具有本質上差的行走範圍，因為其遮蔽效應。因此^ 射法被限制於相對的大部件尺寸（> 〇 · 3微米）及小的縱橫比 接點及道。C V D提供本質上的優點，超越具有較好的保形 性之P V D ’甚至在具有南縱橫比之小結構中（< q · 2 5微米）。 但是’具有金屬-有機來源（如四丁基亞胺基三（二乙基醯 胺基）短丁 BTDET、五個（二甲基胺基）鈕（PDMAT)及五個（二 乙基胺基）鈕（PDEAT)之Ta及TaN之CVD會得到混合性結合。 另外的問題是所有生成的膜具有相對高濃度的氧及碳雜質 及需要使用阻擋氣體。 ' 接點柱塞會造成含添加劑之矽與連結晶體管之金屬網線 之間彼此或外界的電連結。含有Cu襯墊之接點柱塞需要以 下的沉積作用。利用PVD先沉積約1〇〇埃之襯墊。該Ta層辦 強至石夕底層之電接點。接著以pVD將約5〇〇埃TaN之襯聲^曰 積在T a層上。然後以p v D沉積1 〇 〇埃C u之種子層，並以電、产
第7頁 W733 五、發明說明（3) 的C u填充柱塞 層之作用，以〜 黏著層的作用 晶體管密度 的C u比例越小 成擴散阻擋層 必須是1 0 0埃 如’具有0. 13 僅約7 0 〇埃之” 使得有效的柱 層之間的界面 份。TaN層具有當成金屬擴散阻擋' 。免，I电層的銅擴散。丁aN也具有當成Cu之- 持加，並且結構變得越窄，貝|]在柱塞中 f為可能的TaN阻擋層就以健全 V二以維持大於約2°°埃’並且Ta厚“ 者減少以以填充之接點柱塞部位。例 $永直徑之結構可能具有c u膜或在柱塞中央 』='。因此，以較高的電阻係數Ta及丁』會 二电阻佔有優勢，更重要地是介於TaN與Cf 卷随。 之：填充接點柱塞會提供接點柱塞無顯著效： 的處理：冑掛額外的程序步驟。此外’彳以取消形成κ 的處理步驟，增加製造效率’並可以 τ柱塞填充道會明顯節省這些設計之製造成*，更甚於以 及^。因此，需要以CVD形成TaN接點及取消在〖C形成 作用中的接點柱塞之Cu層之方法。 雖然Cu層的絕對厚度可根據欲填充之道的尺寸而改變， 其相對厚度是約80%之道直徑。這是因為沉積膜不僅填充 具有接點柱塞之道體積，而且也必須填充在接點柱塞之，， 凹卩曰 將凹陷π定義成在TaN中的成穴作用，其是在道的 填充期間形成的，以在柱塞頂端沉積更多的TaN消除凹 P曰，生成封口層。因此，就〇 · 2微米之部件而言，需要具 有1600埃（0· 8 X 2 0 0 0埃）厚度之TaN膜。關於好的柱塞填
593733
五、發明說明（4) ~--- ，，具有持續性、徹底的保形性及無縫性的這些膜厚度^
因此，需要一種以沉積TaNx膜以填充接 ;積步驟之方法。本方法能需要小於約50(rc之沉積T f，以保護在下層物質之完整性（如低k介電），就合理產 二之超過I00埃/分鐘之沉積速度，A於20 00埃之裂化極 ^低交互連結阻抗之充份低的電阻係數，在高縱橫比 二件中100%保形性，後續沉積無浸蝕性或腐蝕性的膜（如 =)，在膜中的少量雜質，並且膜可提供好的銅擴散阻 痛物。 明的概诚 本發明專注於一種在基板上沉積來自鹵化鈕先質之氮化 ’ TaNx)膜之方法，以填充具有TaN柱塞之道及消除銅 uj沉積步驟。將鹵化鈕先質以足以使先質蒸發之溫度下 迟★，提供蒸氣壓，使鈕蒸氣傳送至含有基板之反應室 人蒸氣壓疋大於約3托。將蒸氣與含有氮之處理氣體組 二，並將TaNx以熱化學蒸氣沉積法（熱CVD)沉積。中止以 電漿處理膜的沉積作用，接著再開始沉積作用。在熱cvd 去中係以規律間隔方式進行電漿處理（pTTCVD)，直到獲得 預期的膜厚度為止。鹵化钽先質是氟化鈕（TaF)、氯佴鈕 (TaCl)或溴化鈕（TaBr)，以五氟化鈕、五氯化钽 (TaCls)或五溴化鈕（TaB]：5)較佳。基板溫度是以約3〇〇它 -500 c為範圍。 本發明也專注於以來自TaFs *Taci5先質之TaNx層完全填
593733 五、發明說明（5) 充具有小於約0. 16微米直徑之高縱比之道之方法，質_ 溫度上升至足以使先質蒸發’以提供傳送蒸氣之壓力。^ 蒸氣與含有氮之處理氣體組合，並以執風 CVD)法在部件中沉積TaNx。中止以電聚處= 作用，接著再開始沉積作用。在熱CVD法中係律;L、 1式進行電聚處理（PTTCVD)，直到獲得預期的膜厚 本發明進一步係專注於不以載體氣 丁aBr5先質之TaN膜填充呈右f於的Λ、 土板上以來自 χ膜填充具有小於約〇. 1 6微米直和之古縱户 比之迢之方法。使先質溫度上升至足以產生，间=土 氣與含有氮之處理氣體組合，並 〇轧。將瘵 CVD)法在部件中沉積TaN 乂熱化學瘵氣沉積（熱一- 積作用，接著再開：二作中用止：電二 隔方式進行電裝處理，直到獲得預期的膜中係以規律間 以本發明的方法沉積的膜可以—八吉、子又為止。 的銅沉積步驟。以小於約5〇〇 "^王真充部件及消除必要 在下層的物質^单祕、 的，现度沉積膜，藉以保護 充份低的電性；联具有於2_埃之裂化極限，具有 及展示無浸:虫曝部件中具有⑺⑽保形性， 質及好的銅擴散卩ϋ生的疋整銅擴散膜。膜具有少量雜 具有應用列ί :;i'。將確認本發明揭示的方法及基板-瞭解這些及其它停^ 以下的圖形及詳細的說明將進一步 圖1是電漿處理熱化學蒸氣沉積作用（pttcvd)之裝置圖 593733 五 '發明說明（6) 示。 圖2是蒸氣Μ對鹵化鈕（τ a)溫度之作圖。 … 圖3是利用標準的柱塞填充製造之代表性結構的圖示。 圖4是以TaFs為主之熱CVD沉積之TaNx之柱塞填充之掃描 式電子顯微照像（SEM)照片。 圖5是以TaFs為主之電漿處理熱CVD(PTTCVD)沉積之Ta\ 之柱塞填充之SEM照片。 圖6疋以TaBrs為主之熱CVD沉積之TaNx之柱塞填充之SEM 照片。 、 圖7是以TaBh為主之PTTCVD沉積之TaNx之柱塞填充之SETM -照片。 …二 圖8是以1 1 50埃之丁aF5為主之CVD TaNx膜之SEM照片。： 圖9是以370 0埃之TaCl5為主之CVD TaNx膜之SEM照片。 圖10是以1 35 0埃之TaBr5為主之CVD TaNx膜之SEM照片。 圖11是在銅（Cu)層上沉積以TaF5為主之CVD Ta/TaNx膜之 SEM照片。 ' 圖1 2是在銅層上沉積以TaCl5為主之CVD TaNx膜之SEM照 片。 " 圖13是在銅層上沉積以TaBi:5為主之CVD Ta/TaNx膜之SEM 照片。 圖14是在銅層上沉積以TaBr5為主之CVD TaNx膜之俄歇 (Auger )光譜。 詳細說明 耐火性轉變金屬，如钽（Ta )及其氮化物薄膜（TaN )是有
五、發明說明（7) 效的銅（Cu)擴散阻擋物。其有效性是因為其高熱安定性、— 高導電性及冰來元素或雜質擴散抵抗性。Ta &TaN尤其具-- 有吸引性’因為其與Cu的化學惰性；在以與丁&之間或在⑸ 與N之間無化合物形式。 鹵化la提供Ta及TaN熟知的無機來源。特定言之，無機 兀> 貝疋五鹵化鈕（TaXs)，在此X代表鹵化物氟（F)、氯（C1) 及漠（Br)。表1展示鹵化鈕先質相關的熱動態特性，尤其 疋五氟化组（TaF5)、五氯化鈕（TaCl5)及五溴化鈕（TaBr5 )，以包含五碘化鈕（Tal5)做比較。TaF5、TaCl5 &TaBr5先 質物質在室溫下（18。〇22。〇全部是固態。 一 表 1
在化學蒸氣沉積法（CVD)中，或利用熱能或電能氣體先 質活化。一旦活化之後，氣體先質會以化學方式反應形成 膜。在圖1中例證較佳的C V D方法，並揭示在由W e s t e n d 〇 r p 等人在與本專利申請案同曰提出申請及指派於東京電子有 限公司（Tokyo Electron Limited)以將蒸氣由固態來源傳 送至化學蒸氣沉積室之裝置及方法（APPARATUS AND 593733 五、發明說明（8) methods for DELIVERY OF vapor from solid sources TO A CVD CHAMBER)為標題之共同審理之中請案中，並將… 其全文併入本文以供參考。化學蒸氣沉積（CVD)系統1〇包 括CVD反應室11及先質傳送系統1 2。在反應室中進行反 應’使先質氣體，例如，氣化钽（T a c 1)或其它鹵化鈕化合 物轉化成膜，如鈕（Ta)或氮化鈕（1^叱）之阻擋層膜。未將 TaN膜限制成特殊的計量化學（TaNx)，因為以改變在任何 既定的沉積作用中的氣體比例可連續改變TaNx。因此，根 據本文使用的TaNx包含任何計量化學之氮化鈕膜。 先質傳送系統12包括具有氣體出口14之先質氣體來源一 1 3 —將其經由具有氣體入口 1 6之計量系統1 5傳輸至CV1>反· 應至1 1中。來源1 3產生來自鹵化钽化合物之先質氣體，例 =，鹵化钽蒸氣。化合物在標準溫度及壓力是一種固體狀 ^ 1控制在將產生預期的先質蒸氣壓力之溫度下加熱的 〆（、較佳）維持先質來源。較佳地是蒸氣壓力是一種其本 =以將先質蒸氣傳送至反應室，不使用載體氣體較佳。 ^ 2統1 5維持來自來源丨3之先質氣體蒸氣以足以維持在 w室:以商業方式能進行CVD法之速度流入反應室中。 ，，室11是一種通常熟知的CVD反應器及包括以真空壓 、'至壁21為邊界之真空室2〇。在室2〇中安置 芙 =半導體乾膠片23之基板支撐物或受體22。將 $ - 圍曰十!^VD反應性能之真空下。cvd反應室較佳的壓力範 疋攸· 2 — 5· 0托的範圍内。以控制真空泵24及包括傳
第13頁 593733 五、發明說明（9) 一~——~一"----- Γ、系。i2二t f進行麵還原反應中使用的例如氫(h2 氣（Ηΐϋ ϊ還原氣體來源26與如氬氣（Ar)或氦- 的择2 = 之惰性氣體來源27之入口氣體來源25等 呆作、、·隹持真空。將來自來诉2 ^ 洛辦 對立的室20的一個末端（通常\5之於^體^由位於與基板23 頭28進入室2"。（通…於及朝向基板23)之喷射 $質氣體來源13包括密封的蒸發器3〇，其包括具有垂直 二疋向人軸32之圓筒狀蒸發室31。卩高溫容限及非腐蝕性物 ^ (如β金INCONEL· 600)構成的圓筒壁33為室31的邊界， 内表面34經高度磨光及具有平滑性。壁33具有平坦的圓_ 形封閉底部35及開口頂端，將其以與壁33相同的熱容限！ 非腐蝕性物質的蓋子36密封。來源13的出口14位於蓋子“ 中在使用尚溫時，如關於Ti I*或TaBr5，則將蓋子36密封 成凸，環37，以高溫容限的真空相容性金屬封口 38 (如以€ 形錄管環繞INCONEL線圈彈簧構成的HELICOFLEX)將凸緣環 整5至壁33頂端。關於TaC 15及TaF5，則可利用熟知的彈性 體〇-環封口密封蓋子。 經由蓋子36連結至容器31的是載體氣體之來源39，以惰 性氣體（如He或Ar)較佳。來源13包括一塊在容器31底部的 先質物質，如氟化鈕、氣化钽或溴化钽（T a X )，以五扇化 物（TaXs)較佳，.將其以在標準溫度及壓力下的固體狀態裝 入容器31中。以其中的TaX固體塊密封容器的方式將鹵化 组蒸氣裝入容器3 1中。將鹵化物當成先質塊40供應，將其 放置在容器3 1底部，在此加熱，以加熱成液體狀態較佳，
第14頁 593733 五、發明說明（li) " ------——-__ 至y、勺95 C對丁aC 15的預期溫度是至少約丨45 t 至少約航。五氟化组、五氯化-及= (二要】 是在97。°至265。0的範圍内。五鐵化组 氣壓力上1溫度，以便於在容器31中產生足夠的蒸 :匕：！ 該高至造成嗔射頭28中的氣體過早反應 淡另卜在/、乾膠片23接觸之前。 心、 就實施例的目的而言，採取18〇。。的溫度是埶 3i底部35的控制溫度。該溫度適合於化钽^ Y 生預期的蒸氣壓力。扁交努叫碘化妲（TlI4)產 w”，^力在谷15 31底部35提供該溫度，以避免 先負c乳在谷器3 1壁3 3及蓋子3 6上濃缩，以赦拉總— 外側之單獨的a & w 丄/辰細，以熱接觸蓋子3 —6' 外側之早獨的又控制加熱器45使蓋 35的加熱器44高的溫度，例如]隹捋在二壁，底專 與環繞於同心圓外鋁壁戋罐47 谷肩至壁33 46環繞室壁33側面。將雄〇 i 四^的玉亂間隔 環植。在μ产r 人罐再 酮泡棉絕緣物48環狀層 衣、、凡在，皿度轭圍介於180°C至190t及壓力大於的、 大於5托較佳）之預期實施#j巾， 1 = 蒸氣在以蓋子36、壁33側面及先質塊4 維持 器31體積内。適合於錐 、表面42為邊界之容 ^ ΛΗ -VJ Λ ,, κ . ’預^聖力之溫度會隨主要包含成 為鈕或鹵化鈕化合物之先質物質改變。 晋匕3成 蒸氣流動计量系統1 5包括 米内直徑之傳送管50，並=1較央时直徑或至少10毫-動速度下*供不t有任广 在預期的流 至40標準立方公分（scc 徨、ί具有母/刀鐘至少約2 相㈠連接至出口⑷延伸至反應室（以其下游
第16頁 593733
末端連接至入口16)。也將自蒸發器入口 14至反應器入口' 1 6之整個傳送管長度與反應器室2 〇之喷射頭2 8以大於先一質 物負4 0之蒸發溫度加熱較佳，例如，加熱至1 g 5它。 在傳送管50中提供位於圓孔52中央之擋板51，其以具有 約0 · 0 8 9英吋直徑較佳。以控制閥5 3調節自表1 5 6至表2 5 7 之壓力降。在控制閥5 3之後經過圓孔5 2及進入反應室11之 該壓力降大於約1 〇毫托，並將與流動速度成比例。在介於 瘵發器1 3出口 1 4與控制閥5 3之間的線5 0中提供關閉閥5 4， 以關閉蒸發器1 3容器3 1。
在系統10中提供壓力感應器55-5 8，以提供訊息至用於一 控制系統1 0之控制器6 0，其包括控制自傳送系統1 5至吞. 反應室之室20内的先質氣體流動速度。壓力感應器包括連 接至介於蒸發器13出口 14與關閉閥54之間的傳送管50之感 應器55，以監控在蒸發容器31中的壓力。將壓力感應器56 連接至介於控制閥53與擋板51之間的傳送管50，以監控圓 孔52之上游壓力，同時將壓力感應器57連接至介於擋板51 與反應器入口16之間的傳送管50，以監控圓孔52之下游壓
力。將另一告壓力感應器58連接至反應室之室2〇，以監控 在CVD室20中的壓力。 以回應由感應為、5 5 - 5 8感應之壓力之控制器6 〇達到控制 進入反應室之CVD室20之先質蒸氣流動，特別是決定越過 圓孔之壓力降之感應器56及57。在使得經過圓孔52之先質 蒸氣流動不會抗流動之條件時，則經由傳送管5 2之實際壓 力蒸氣流動是由壓力感應器56及57監控之壓力的功能，並
第17頁 593733 五、發明說明（13) 可自在圓孔5 2的上游侧面上之感應器5 6測量之壓力對在圓 孔5 2的下游侧面上之感應器5 7測量之壓力比測定。 — 在使得經過圓孔5 2之先質蒸氣流動會抗流動之條件時， 則經由傳送管5 2之真實的壓力蒸氣流動只是由壓力感應器 5 7監控的壓力的功能。在任何實況中，以處理條件說明之 控制器6 0可測定存在的抗流動或非抗流動。在以控制器進 行測定時，可經由計算的控制器6 〇測定先質氣體的流動速 度。 較佳地是自貯存在以控制器6〇取得的不易變記憶體6丨中 之查詢表或擴程表之訂正之流動速度數據計算先質氣體貧 實的的流動速度。在測定先質氣體真實的的流動速度時二， 以一或數個可變圓孔控制閥5 3之密閉線圈回饋控制、經由 t & $24或控制降低來自來源26及27之惰性氣體之CVD室 f f或以控制由加熱器44，45控制之室31内先質氣體之蒸 ^^#預_流動速度。 根據圖1的展- ^ ^ —七上 展不，將固態TaF5、TaCl5及TaBr5先質物質40 岔封在使先皙、 ^ ^ 〇 ,, 、物質表面積達到最大的圓筒狀抗腐钱性金屬 為d 1 中。蔣 /奎、、，么 果自或TaF5、TaCl5及TaBr52蒸氣以高導電 G座—，，牧得适至反應室11内，即不利用載體氣體。將 反應至1 1加埶夺^ 副產物沉…、至至少約1 〇 〇 °c的溫度，以避免蒸氣濃縮或 將固態幽化冷 r ^ ^ ^ ^翅先質40加熱至以約95 °C-20 5 °C為範圍之溫 厌v兵延擇係钟 經控制直接'據特殊的先質而定），以完成將鹵化钽蒸氣 傳送至反應室1 1内。溫度要足以使先質40蒸
第18頁 593733 五、發明說明（14) 發’以提供將齒化鈕蒸氣傳送至反應室丨丨内之蒸氣壓力。 因此’不需要載體氣體，並以不使用載體氣體較佳。足麵 的蒸氣壓力是在約3-1 〇托的範圍内。需要以該壓力維持越 過在高導電傳送系統中限定圓孔之固定壓力降，同時在約 0.1-2.0托為範圍的操作下將至多約seem之鹵化纽先質 傳送至反應室1 1。為了在直接傳送系統中獲得預期的壓力 之溫度就TaFs而言是以約83-9 5 t：為範圍（以約95 °C較 佳），就TaCl5而言是以約wo —15〇。〇為範圍（以約145。(：較 佳）及就TaBr^而言是以約2〇 2-21 8 °C為範圍（以約20 5 °C較 佳）。在這些條件下，TaFs是液態，而Tael及 態。 圖2展示介於就先質了化、TaC丨5及TaBrs測得的蒸氣壓^ 與溫度之間的關係，包含與Ta L的比較。根據先前的說 明，預期壓力大於約3托及以大於5托較佳。也根據先於、 說明。希望TaFs、TaCh及TaBr5的蒸氣壓力低至足以能^的 在缺少載體氣體下沉積钽，但仍足以維持越過在高導 送系統中限定圓孔之固定壓力降及仍能夠在〇.丨—2. 〇托包傳 操作下將至多50 Sccm之TaXs傳送至反應室u。關於在= 明的裝置中實際的工具而言，經測出之TaI5蒸氣壓力太凡 低。關於TaBh的空心圓代表已發表的數據，而關於
TaBr5 'Tat、TaCl5及TaL的實心方塊代表發明者的實 據。 』a驗數 射 將選 利用平行板RF放電，在此啟動的電極是氣體傳送喷 頭，並以乾膠片22或基板23之受體或臺階是RF接地。、
593733 五、發明說明（15) - 擇的T a X5蒸氣與在已加熱至溫度介於約3 0 0 °c — 5 0 0 °c之基 板上的其它處理氣體（如H2)組合。除了 H2之外，也可以將 A r及He以或單獨或組合的方式當成處理氣體使用。 以規律的間隔停止以熱CVD電漿處理膜表面。將卤化组 先質氣體及處理氣體的流動關閉或朝向反應室1 1周圍’並 接著在膜表面上進行電漿處理。關於電漿處理，利用平行 板RF放電，在此啟動的電極是氣體傳送噴射頭’並以乾膠 片臺階是RF接地。利用7 s 1 in流動之H2電漿處理該膜’然 後在開始熱CVD。持續沉積、電漿處理及再開始沉積步 驟，直到獲得預期的膜厚度為止。以熱CVD沉積之膜的電 漿處理（即電漿處理熱CVD(PTTCVD)法）可能使膜之電阻像 數降低超過1 0 0 0 〇倍。此外，P T T C V D會使膜的形態學自相 對粗糙的結構改良成平滑的稠密膜。 在表2中提供高品質PTTCVD TaNx膜沉積之處理條件。 表 2
第20頁 基板溫度 Λ 300oC-5〇〇oC TaXs溫度… 95°C (TaF5), 145°C (TaCy, 205°C (TaBr5) TaXs流動^ 1 -50 seem NH3流動 0.1-5 sim H2流動 0.0-5 sim Ar,化.流動 0-5 sim 卜處理壓力！ 0.1-5.0 it ' RF,能量- CM 000瓦特/平方公分 593733 五、發明說明（16) ▲ 在表3中提供以熱CVD沉積之TaNx膜典型的初膜結果。沉 積作用是在2 0 0毫米S 1及S i 02基板上。根據圖3中陳列的沆 積TaNx膜特性具有介於± 20%整個乾膠片之均勻性。 Ή D Ζ H 2ί z 2： H Ω3 z 」栽 Η ω σ ? —l 03· J1 —i D oT1 ：> Ο f〇 CD s o —ί g-X 2 i钵 〇 b o b o CJ 芒 二. NJ Cl cn 么 cn C ^ ro o o cn o 〇 〇 CO CJl 〇 1 V X o X o X V X «.a O 1 o b 一 o KJ 画 Λ NO > Mi > o ro t .i©r 細$ 屮參 W>^ / U)
第21頁 593733 五、發明說明（17) 上 在表4中提供以PTTCVD沉積之TaNx膜典型的初膜結果。 沉積作用是在2 0 0毫米S i及S i 02基板上。根據圖4中陳列的 沉積TaNx膜特性具有介於± 20%整個乾膠片之均勻性。 Ζ Ζ Ζ Ζ Ζ Ζ % ? ut ί σ οΓ .Η 2} σ θ' JTI Η 〇} ? αΤ1 > ;减 I * Μ Ο Ν3 Ο NJ Ο 二 A Η —· β £笋 一 一 Ο Ο Ο •Α 2 £-= - Ο Ο Ν： ο NJ ϋ· §： 二 CJ ο 么 ω Ο 二 CO ο 二 二 Ο 一 厶 ο 二 Ο £2海 ο Q c C7J ο ο NJ Ο Ο (J1 S 、· ο ^sl 3萍 NJ Ο Ο Ν： Ο Ο NJ C ο f〇 Ο ο r-s 押= IN^ C1 α Ο ο ω NJ Ο ο ο V X ο ο ο CJ ο ο ο V X ο §1 一 一 ο b - 一 Is is Λ Λ —4 Λ 一 Λ Ο •NJ Λ ο •NJ Λ Κ3 kt 1¾
第22頁 593733 五、發明說明（18) -— 根據表4的展不，初試驗結果顯示以熱CVD沉積之TaNx膜 ，電5處理使得該處理對以TaBr5及丁叱為主之TaNx膜有瘙 ^ I用性。預期以丁aCl5為主之膜會進行同樣的結果， 口 ：、以TaCl5為主之膜具有效果上介於以TaF5與以TaBr5為 主之TaNx膜之間的特性。 5 在表4中可發現利用I電漿之TaNx電阻係數的改良作用。 未進仃電漿處理之膜的電阻係數是高的，大於丨χ i 〇?微歐 姆公f，其是測量工具的極限。因為將以熱CVD沉積之 TaNx膜的^薄層以氫^放電處理，故獲得較低的電阻係 數。當對每次循環70埃厚度之TaNx膜進行電漿處理時， 以PTTCVD TaFs為主之膜在未處理狀態不的電阻係數會‘ 超過lx 107微歐姆公分降至36⑽微歐姆公分。當對每次循 壞45埃厚度之TaNx膜進行電漿處理時，則電阻係數會進一 步降至11 00微歐姆公分。同樣地，當對每次循環1〇5埃之 TaNx膜進行電漿處理時，則以pTTCVD TaBrs為主之膜以未 處理膜而言的電阻係數會自超過1 χ 1〇7微歐姆公分降至 3 2 0 0 0微歐姆公分。當對每次循環2〇埃厚度之Tai^膜進行 電漿處理時，則電阻係數會進一步降至5 8 〇 〇微歐姆公分。 可預期利用丁aC “先質沉積之TaNx膜會進行同樣的結果二因 為其它的TaNx為主的膜具有效果上介於TaFs與TaBr5先質 間的特性。 4電漿處理法出現在TaNx膜的電及/或形態學特性上造成 基本的變化。已評估以介於1 〇秒鐘至2 4 〇秒鐘之間為範圍 之電漿處理時間。已發現在該範圍内較長的處理時間會得
第23頁 593733 五、發明說明（19) 到具有較低的電阻係數之物質。以循環沉積及電漿處理也 會使TaNx膜之微結構自粗糙改變成平滑表面。 ， 關於柱塞填充應用，結構的無縫填充需要幾近完美的保 形性及100%行走範圍。保形膜是一種確實使下層結構之表 ，形態學再生之膜。無縫膜是一種不含無裂化^ 。行走 範圍代表以在部件底部上的膜厚度除以鄰接於部件之基板 表面上的膜厚度（也稱為場地）。理想的行走範圍是1 〇戋 100% ’代表在底部上的厚度與在場地上的厚度相同/根據 圖4及5展示TaFs為主之TaNx膜及圖6及7展示以TaBr5為主之
TaNx膜，利用這些鹵化钽先質之熱CVI)法或pTTCVD ^符合 這些標準。可預期以TaC15為主之膜會展現與 相同預期的保形性及行走範圍，因為所有其它測得的特^生 出現非常類似。 參考圖8-10，展示以CVD沉積之^叱膜。圖8是115〇埃 度無裂化之以TaF,為主CVD$TpM ^ ' 5巧LVD之1 aNx膜之知描式電子顯微照像 (SEM)‘A片。圖9是370 0埃厚度無裂化之以TaCis為主CVD之 “乂膜.之SEM照片。圖10是1 350埃厚度無裂化之以 主CVD之TaNx膜之SEM照片。就好的柱塞填充而言，需^ 續性完全保形膜。裂化可能造成使膜黏著至下層的問題、， 以避免在後續的處理可能使膜片$。裂化可能 題，因為可預期會增加桎突之帝 + 往塞之屯阻係數。根據在每一個圖 8-10的展不，來自三個先質之膜不會裂化。 測定本發明的T a N柱塞壌奋之參a 丞填兄之无貝化學物與銅之相容 貫際上TaNx具有完整性，即在與銅直接接觸時，
第24頁 593733 五、發明說明（20) 一 在T a Nx沉積期間應該發生少許或沒有任何銅表面浸蝕。將 含有以PVD沉積之5 0 0埃TaNx層及以PVD沉積之20 0 0埃銅層’ 之S i乾膠片放入沉積反應室1 1内，以測試TaNx與銅之相容 性。利用本發明或以TaF5或TaC 15先質以CVD在銅層頂端沉 積TaNx膜。 在圖11-13展示生成膜之SEM照片。在圖1 1展示直接沉積 在Cu表面上以TaF5為先質之Ta/TaNx膜。在圖12展示直接沉 積在Cu表面上以TaC 15為先質之T a Nx膜。在圖13展示直接沉 積在Cu表面上以TaBr5為先質之Ta/TaNx膜。關於每一個圖 11-13 ’直接沉積在Cu層上以五鹵化鈕為之了3及了3\膜展一… 示然明顯的C u雀虫刻或浸姓證據。 …二 參考圖14 ’以俄歇分析以熱CVD直接在Cu層上沉積的以 T=Br5為主之TaNx膜。俄歇光譜證實在以比膜與其它層之間 清潔的界面。圖14顯示TaNx膜具有豐富的（x>1〇)，其與 在表3中展示的結果一致。預期氮豐富的Ta\膜（χ>1)具有 相對高的導電係數。圖14也展示在TaNx層與Cu之間好的銳 利表面，其暗示在TaNx沉積期間少許或沒有任何Cu表面浸 餘。測出溴化物的濃度小於2原子％ 預期生成之T a Nx膜之銅擴散阻擋物特性是好的。一個主 f可肐疋豐虽的氮製程，因為已知改良了阻擋物性能。另 個因素是物質的概括性無定形結構，因為已知定義成具 有低磨擦結晶結構之無定形物質會提供較好的阻擋物。 因^，已例證生產適合於以含有(^之1(：交互連結元件整 口之n品$ PTTCVD TaNx膜之方法。本方法以或TaF^、
593733 五、發明說明（21)
TaCl5 *TaBr5先質之蒸氣傳送為主。所有生成之TaNx膜證 明極佳的行走範圍、低殘留雜質濃度、充份的高沉積速凌 及沒有C u之T a Nx浸姓痕跡。在熱C V D循環中引入H2 R F電襞 處理會使了3\膜之電阻係數降低超過1〇〇〇〇倍以上。& RF 電漿處理也會明顯改良膜之微結構，不會使行走範圍改 變。以T a F5為主之膜初期會表現最成功，因為其較低的電 阻係數及較平滑的微結構。
當然在申請書中展示及說明的本發明具體實施例只是使 本技藝熟練的發明者做為參考的具體實施例，並不是以此 做為限制。例如，可以PECVD沉積Ta膜，並可以或熱CVD PECVD或電漿處理熱CVD沉積TaN膜，如分別來自鹵化钽先《 質進行Ta 薄膜之PECVD (PECVD OF Ta FILMS FROM
TANTALUM HALIDE PRECURSORS)、來自函化鈕先質之TaN 薄 膜之熱CVD (THERMAL CVD OF TaN FILMS FROM TANTALUM HALIDE PRECURSORS)來自ii化鈕先質之TaN薄膜之PECVD (PECVD OF TaN FILMS FROM TANTALUM HALIDE
PRECURSORS及來自齒化组先質進行的TaN膜之電漿處理熱 CVD (PLASMA TREATED THERMAL CVD OF TaN FILMS FROM
TANTALUM HALIDE PRECURSORS)中之揭示，全部是由 Hautala及Westendorp發明及指定予東京電子有限公局，， 並且是與本專利申請案同日提出申請之共同審理申請案， 並特別將其全文併入本文以供參考。根據另一個實施例， 可將以CVD沉積來自鹵化錫先質之TiN用於柱塞形成作用， 如在以來自鹵化錫先質之CVD TiN柱塞形成作用（CVD TiN
第26頁 593733 五、發明說明（22) - PLUG FORMATION FROM TITANIUM HALIDE PRECURSORS 為標 題之共同審理申請案中之揭示，其是由Hautala等人發明’ 及指定予東京電子有限公司，與本專利申請案同曰提出巾 請，並特別將其全文併入本文以供參考。而且，可以Cvd 沉積Ta/TaNx雙層，如在以CVD整合來自鹵化钽先質之Ta及 TaNx 膜（CVD INTEGRATED Ta AND TaNx FILM FROM TANTALUM HALIDE PRECURSORS)之共同審理中請案中的揭 示’其係由Hautala及Westendorp發明及指定予東京電子 有限公司，與本專利申請案同日提出申請之共同審理申請 案’並特別將其全文併入本文以供參考。因此，可以不違 背本發明的精神及以下的申請專利範圍下進行或再分類_ 些具體實施例的各種變化、改良或替換。
第27頁

Claims (1)

  1. 593733 nt 月 曰 案號 89107862 六、申請專利範圍 1 . 一種填充具有介於3 0 0 °C - 5 0 0 °C範ί内之溫度的基板 中的部件之方法，該方法包含將鹵化钽先質以加熱至足以 使該先質蒸發之溫度，以於無載體氣體下提供該選自由五 氟化鈕及五氯化钽所組成之群之i化钽先質蒸氣至含有該 基板之反應室内，接著將該蒸氣與含有氮氣之處理氣體組 合，以熱化學蒸氣沉積（C V D )法將該T a Nx膜沉積在該部件 中的方式在該部件中沉積氮化鈕（TaNx)膜及以電漿處理該 沉積之Ta Nx，並重複該沉積及電漿處理，直到該部件完全 填充為止。 其中該提供的蒸氣 〇 其中先質是五氟化 其中先質是五氯化 其中該先質的加熱 2 .根據申請專利範圍第1項之方法， 包括在至少3托的壓力下產生的該蒸氣 3. 根據申請專利範圍第1項之方法， 鈕及該溫度是9 5 °C。 4. 根據申請專利範圍第1項之方法， 鈕及該溫度是1 4 5 °C。 5 .根據申請專利範圍第1項之方法， 是至足以提供至少3托之該鹵化鈕先質蒸氣壓力的溫度。 6 .根據申請專利範圍第1項之方法，其中該部件具有大 於8. 0之縱橫比。 7.根據申請專利範圍第1項之方法，其中該部件具有小 於0. 1 6微米之直徑。 8 .根據申請專利範圍第1項之方法，其中以1 - 5 0 s c cm為 範圍的速度提供該先質。 9 .根據申請專利範圍第1項之方法，其中該含有氮氣之
    O:\64\64006.ptc 第30頁 593733 案號89107862 1丨年丨月 日 六、申請專利範圍 氣體是氨氣。 1 0 .根據申請專利範圍第9項之方法， 0 . 1 - 5 . 0 s 1 m為範圍的流速。 Π .根據申請專利範圍第1項之方法， 包含選自由氫、氬、氦及其組合物所組 1 2 .根據申請專利範圍第1項之方法， 以0.2-5.0托為範圍之該室壓力下。 1 3 .根據申請專利範圍第1項之方法， 基板之銅層整合。 1 4.根據申請專利範圍第1項之方法， 處理之前，先停止該沉積。 1 5 .根據申請專利範圍第1 4項之方法 室中的該先質氣體及該處理氣體的流動 1 6 .根據申請專利範圍第1 4項之方法 室中的該先質氣體及該處理氣體的流動 1 7.根據申請專利範圍第1項之方法， 源產生該電漿處理。 1 8 .根據申請專利範圍第1項之方法， 電漿處理。 1 9 .根據申請專利範圍第1項之方法， 以鈕膜沉積及處理該T a Nx膜。 修正 其中該氨氣具有以 其中該處理氣體係 成之群之氣體。 其中該沉積發生在 其中該薄膜是與該 其中在開始該電漿 •其中以中止在該 使沉積停止。 1其中以更改在該 使沉積停止。 其中以射頻能量來 其中以氫氣用於該 其進一步包含接著
    O:\64\64006.ptc 第31頁
TW089107862A 1999-04-27 2000-04-26 CVD TaN plug formation from tantalum halide precursors TW593733B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US30064799A 1999-04-27 1999-04-27

Publications (1)

Publication Number Publication Date
TW593733B true TW593733B (en) 2004-06-21

Family

ID=23159994

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089107862A TW593733B (en) 1999-04-27 2000-04-26 CVD TaN plug formation from tantalum halide precursors

Country Status (4)

Country Link
JP (1) JP4763894B2 (zh)
KR (1) KR100668903B1 (zh)
TW (1) TW593733B (zh)
WO (1) WO2000065126A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951804B2 (en) * 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
KR100449782B1 (ko) * 2001-07-19 2004-09-22 삼성전자주식회사 원자층 적층 방법과 이를 이용한 박막 적층 방법 및금속층 적층 방법
US6500761B1 (en) * 2001-10-24 2002-12-31 Tokyo Electron Limited Method for improving the adhesion and durability of CVD tantalum and tantalum nitride modulated films by plasma treatment
CN118147601A (zh) * 2024-02-03 2024-06-07 哈尔滨工业大学（威海） 一种钽涂层及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349774A (ja) * 1993-06-08 1994-12-22 Sony Corp 埋込みプラグの形成方法
US6251758B1 (en) * 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
JP3027946B2 (ja) * 1997-01-24 2000-04-04 日本電気株式会社 半導体装置およびその製造方法
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
TW380308B (en) * 1997-07-03 2000-01-21 Motorola Inc Semiconductor device and a process for forming the device
JP3129251B2 (ja) * 1997-09-19 2001-01-29 日本電気株式会社 コンタクトプラグ形成方法

Also Published As

Publication number Publication date
JP2002543580A (ja) 2002-12-17
JP4763894B2 (ja) 2011-08-31
WO2000065126A9 (en) 2002-03-14
KR20020010612A (ko) 2002-02-04
KR100668903B1 (ko) 2007-01-12
WO2000065126A1 (en) 2000-11-02

Similar Documents

Publication Publication Date Title
JP4919535B2 (ja) ハロゲン化タンタル前駆物質からの熱的ＣＶＤ ＴａＮフイルムのプラズマ処理
JP5054867B2 (ja) ハロゲン化タンタル前駆物質からのＴａＮフイルムのＰＥＣＶＤ
JP4919534B2 (ja) ハロゲン化タンタル前駆体からのＴａＮ膜の熱ＣＶＤ
EP1192293B1 (en) CVD OF INTEGRATED Ta AND TaNx FILMS FROM TANTALUM HALIDE PRECURSORS
TW546395B (en) Method for improving the adhesion of sputtered copper films to CVD transition metal based underlayers
TW593733B (en) CVD TaN plug formation from tantalum halide precursors
TW466593B (en) CVD TiN plug formation from titanium halide precursors
JP2000299296A (ja) 半導体素子の銅金属配線形成方法
TW573045B (en) PECVD of Ta films from tantalum halide precursors
JP4544817B2 (ja) プラズマ処理によってｃｖｄによるタンタル及び窒化タンタルが調節された膜の付着性及び耐久性を改善する方法
CN100559566C (zh) 半导体器件的线的形成方法
JP3418478B2 (ja) 薄膜作製装置
JP2003124145A (ja) バリア金属膜への表面処理を用いた、化学気相蒸着法（ｃｖｄ）による銅膜の初期成長を制御する方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees