TW589461B

TW589461B - Apparatus and method for testing circuits and programming integrated circuit devices

Info

Publication number: TW589461B
Application number: TW091113235A
Authority: TW
Inventors: Eddie L Williamson Jr; Kevin Lee Wible; Stephen P Rozum
Original assignee: Agilent Technologies Inc
Priority date: 2001-11-01
Filing date: 2002-06-18
Publication date: 2004-06-01
Also published as: US6826721B2; SG107596A1; DE10238563A1; GB0224792D0; US20030084388A1; GB2381875A; GB2381875B

Description

五、發明說明（1) 技術範_ 本發明-般係有關供用於電路測試之系統與方法，並且尤其是有射_之㈣電路元件之電路巾的測試與修改。 5 本發明背景早先-代的電路測試器使用一種機能性測試方法，其中測試信號被施加在各電路輸入端且電路輸出端上之輸出信號被監視。這樣的機能測試遭受至少兩種限制。第一，因為個別電路之獨特的性質，不易制定周密並且有效而適 1 〇合於策集關於被指定用以測試之多種電路的資訊之測試程式。第二，對於在印刷電路板上之—組特定的元件或者具有許多電路元件之其他電路組件的缺陷分離需要對組合電路有精確之操作了解。這些限制在包含順序資料處理電路（例如，正反器、資 15料緩衝器、隨機存取記憶體（RAM)、暫存器、鎖定哭、^ 等）之電路組件中是特別嚴重的，因為電路組件之輸出是電路狀態，以及被施加測試（亦即，資料）信號之一函數。為了明白具有順序元件之電路狀態般必須施加-組信號 )至電路順序元件之輸入，纽變各分別的元件狀態直至其b 2〇進入一種習知為其，，本家’，狀態之所需的狀態為止。導致特定順序電路元件到達其”本家”狀態的所需信號之施加習知為’’返回本家’’。被施加在電路輸入端之測試信號以及分別的順序電路組件之輸入端之結果信號之間相關性之複雜本質，使得非五、發明說明（2 中之各… 件輸入端以使得電路組件中之各順序電路元件，，返回本家”之試限制之結果，，多纽^ ^^由於機能測中測試之技術，i中八試11㈣—種習知之電路經由在各㈣：路組件(順序以及非順序兩者) 件之久於ψ "入之測5式信號的電路中施加以及在各组 :輸出端的結果輸出信號的同時觀察 ί供可以進行測試程式的—般_程式及測試設備之說 —對於簡單電路，測試通常利用施加適當的電麼至電路即點以測試短暫的或者開放之電路而被達成。該等電路節點疋任何專電位的電路元件，例如，但是不受限制於，連接線、邊緣連接器、以及連接器插銷。在測試器及/或測試設備對於f㈣作具有充㈣了解時，上叙魏測試方法也可以被進行。當電路組件成為更複雜時，電路測試器必須調適以便精確地與徹底地職這些複雜組件。隨著小型化而添加之複雜性與密集性’其成為更重要，並且更不易徹底地測試電路組件。許多現今之電路組件製造商隨著被測試之電路組件之發展而同時地發展電路組件測試方法。通常地，印刷電路卡以及刀別的積體電路具有一組或者多組與電路卡或者電路自身而被整合之測試埠以允許分別元件的測試。一般而言，今日之自動化電路組件測試包含一組測試程式（亦即，一組軟體應用程式），其操作在測試設備與被五、發明說明（3) 測試元件（D U T)之間傳送各種穩態電壓以及測試信號之測試界面。測試界面可以存取各種測試埠以及在DUT上的其他電路節點。測試設備可以包含許多的資源，例如電壓驅動态、接收器、繼電器、以及被配置以銜接DUT的適當位置之測試插銷。在一系統性以及時脈序列之一些實施例中 (例如用雙向之資料匯流排），驅動器與接收器可交互地被連接且可以共同地被連接至DUT之各種節點。驅動器和接收裔可以經由接觸各種電路組件節點之繼電器和測試插銷而被連接。 —在測試程式的一般時脈週期中，驅動器將迫使與dut 即點接觸之第-組多數個賴插銷於前述電麼並且檢查被連接到與其他DUT節點接觸的第：多數個職插銷之接收-疋否接收到預期輸出信號。如果，在序列中之任何時脈週期’預期的輸出信號未被觀察到，則DUT可以被視為有缺：的。測試異常性可以被記錄或者利用測試設備被指 ^、仏遇不正常的結果時，測試可以被終止或者測試程式 :以盡力執行一些步驟以隔離並且確認不正常結果的起在測4 %被傳輸及被接收之信號可被視為一組大資料矩陣：矩陣之行是與測試插銷相關，並且矩陣之列對應至戶=予時脈週期之測試向量。在測試時，矩陣被儲存並且測試設備。一般，矩陣被儲存在非依電性儲存元件上例如，但是不受限制於，一組磁碟或者磁帶。者進仃測試時，矩陣可以接著被裝載進入一組隨機存取記憶五、發明說明（4) 體元件。矩陣”被簡化”或者”被展開"之型式包

各時脈週期之測試向量。-組測試向量是在所給予的Z 週期時被傳輸至及/或被接收自測試插銷之—組信號。、儲存且使用這被簡化或者被展開之矩陣型式的是大量且昂貴的。結果’ 一些系統以一種I缩形式而儲：測试向量矩陣。例如，美國專利編號4,652,814之文件說明-種系統’其儲存獨特的測試向量在測試設備記憶體^ 件中'系統結合一組局部測試資料RAM，丨包含使用二目關1測試插銷之激勵與反應資料。該等激勵與反應資料被壓縮以減低被下載以進行特定測試的資料量。明顯地被說明於4,652,814專利文件中之系統使用一種順序器，盆以在測試程式中各種子程式、迴路等等所定義之順序應用該獨特，試向量。在測試時’該順序器以適當的順序傳送測試向量至適當的插銷位置’因此從被塵縮資料構成被簡化之測試型式。由於電子元件已越來越為複雜，使用在元件中之與分別的積體電路相_輸人及輸出插銷數目隨著增加。結果，測試分別之板上的積體電路及相關的主電路組件所需的測試插難目同量地增加。由㈣以插職目，因此測試向量尺寸’成為較大’不僅測試矩陣增大而且測試矩陣也逐漸地成為難以壓縮。因為壓縮方法試圖辨認被重複並且因此可重新被使用 ^測試部份，所以壓縮成為更不容易。例如，—組測試向 1 A-B-C之序列可以在測試中時常再現，壓縮方法可獲五、發明說明（5) 只儲存A-B-C —次而重覆使用之優點，並且在測試時重覆使用序列。但是，當測試向量成為較大時，測試向量之特殊序列再現之機會亦減少。結果’增加之資料數量必須被傳至測試元件中之插銷

5電子兀件（亦即，與形成在一組電路中測試器與一組DUT 之間貫際界面之多數個測試插銷各組相關的各驅動器以及接收$ )’以便徹底地測試積體電路組件及被裝設在組件上之分別的零件。此外，使用具有可規劃積體電路之積體電路組件的元件製造商，已發現值得從製造和處理方面產 10生應用程式，以測試程式組合規劃板上積體電路的所須資料。該複合應用程式接著可被使用以在測試分別的積體電路及/或主電路組件之前規劃及/或另外組態分別的可規劃元件。板上規劃資訊與測試資料之結合進一步地增加測試今 15日複雜電路組件所需的資料儲存容量。結果，時常發生下面之情況，亦即必須被傳送至測試設備以便規劃各種可規劃元件並且徹底地測試電路組件之資料數量超出測試設備儲存容量。 -種針對在測試設備中不足儲存空間的問題m 20法是，分割應用程式成為多數個測試及/或程式之片段。σ 要產生之片段分別地不超出測試設備儲存容量，則程式段可個別地被執行。然而，在各程式段之間，測試順序哭必須被暫停並且測試記憶體元件必須被重新裝載新的資料。在接著之程式段已順利地被裝載在測試記憶體元件中之五、發明說明（6) ^ ’應用程式接著可被重新開始。雖然這分割方法起作用，广導致由於需要暫停電路測試器以重新裳載記憶體元件，而在發展被分割成片段測試之中有不需的複雜性並且在大量生產之電路組件的系列規劃和測試有延遲。另-針對在測試設備中不足的儲存空間的問題之習知方法是增加測試記憶體元件之儲存容量。雖然商業上的讀峨常可以提供增加之儲存容量，但各代RAM時常隨著元件而改變插銷及/或界面數目。更進一步地，具有儲存測試程式與所需的資料以規劃板上可規劃元件之所需的儲存容量的積體電路RAM元件是比較小容量之RAM元件更加昂貴。因為預期測試和規劃資料需求迅速地增加，需要不同的純與方法以針對在電路組件測試與規劃元件中之不足儲存容量以及固有的不良資料產量。本發明概要反應於先前技術的這些以及其他的缺點，用以增加數位電路測試器之資料產量與資料容量之系統與方法被揭路。簡要地說，在結構中，一種改進的電路測試器可利用使用於一組測試向量順序器中之資料加速器而被實現。該資料加速器可以包含一組資料轉譯器、多數個序列記憶體元件、以及一組開關。在較佳實施例中，資料轉譯器和開關經由一組單一控制信號而被組態，該控制信號反應於一組第一序列記憶體元件被備妥以接收一組資料片段以及一組第二序列記憶體元件被備妥以同時地傳送一組先前被儲存一組資料片段的一組指示。 589461

ί〇备提供用以增加資料產量之方法時，_些改進電路測試器之實施例可被考慮。在這方面，—種用以增加資料產量之方法可利用下面的步驟作概述：a)分割一組測試應用 =為多數個制片段；b)在第—輯料⑽存元件中取付-組第-應用片段；c)組態測試順序器以傳送第一應用片段以便規劃或者測試—組電路並⑽時地在第二測試順序益儲存几件中取得一組依序的應用片段；d)檢測反應於與第-和第二賴順序H相_儲存元件之應W段完成傳送之狀況；e)重新組態測試順序器以傳送依序的應用片段並且在第-測試順序器儲存元件中同時地取得—組進一步依序的應用片段；f)重複組態、傳送、以及檢測步驟直至最後的多數個應用片段被傳送為止。對於熟習本技術者而言，經由檢視下面的圖形以及詳細之說明，關於本改進電路測試器之其他系統、方法、以及特點將成為更明顯。其意為將包含在這說明之内所有相關於此等之不同系統、方法、和特點，包含在用以增加資料產里與貝料谷虿之系統及方法的範疇之内且受到附加的申請專利範圍之保護。圖式簡要說明

20 用以增加資料產量之系統與方法可參考下面的圖式而較佳地被了解。圖式中組件未必按比例排列，其重點主要在清‘楚地展示被改進電路測試器之原理。進一步地，圖式中，同樣之參考號碼指示全部圖式的對應部份。第圖是展示測試範例和電路中規劃系統之資料流 10 589461 η 五、發明說明（8) 的功能方塊圖。第2圖是展示一組可以被使用於第1圖之測試以及電路中規劃系統中之被改進電路測試器内順序器的功能方塊圖。第3圖是展示第2圖被改進電路測試器之資料加速器的示意圖。第4圖是展示第2圖所標註測試控制器之示意圖。第5圖是展示可以被實現於第2圖之改進電路測試器中以增加資料產量與資料容量的方法流程圖。詳細之說明 15 用以增加資料產量與資料容量之系統與方法的各種論點，其已在上面作概述，接著將參考圖形中展示的範例之系統與方法的詳細說明。雖然用以增加資料產量之系統與方法將參考附圖而說明，但是其不受限制於其中被彼露的任何實施例。相對地，本發明意欲含蓋所有被包含在附加之申請專利範圍所定義之用以增加資料產量之系統與方法的精神及範疇内之變化、修改、以及等效者。般而言，aa改進之電路測試器可以被應用至第i圖展示之測試系統，以便當一組DUT(例如，印刷電路卡組件）需要時，傳送測試應用以及可規劃元件資料。如第1圖展示之功能方塊圖，一組電路測試器1〇〇可以包含一組順序器110、一組向量位址匯流排115、多數個各與其分別的馬區動/接收模組接收模組130a 130結合的向量記憶體元件12〇。各驅動/ 、U〇b、13〇C.....130n經由與各驅動/接 20 589461 10 15 20 五、發明說明（9) 收模組130相關的多數個插銷與DUT 200界面。相似地，驅動 /接收模組 130a、130b、130c、…、130η 與 DUT 200 界面以捕捉並且傳送測試結果回至順序器11 〇。如第1圖之展示，順序器11 〇被組態以從測試控制器接收資料。順序器110可以包含目錄記憶體元件以及序列 έ己憶體元件（未在第1圖中展示出）。順序器丨丨〇可以從測試控制器接收一組系統時脈信號以及其他的控制信號。目錄記憶體元件可以預先被裝載一組程式，其產生被傳送至序列兄憶體7L件的一序列位址。序列記憶體元件之輸出是向量位址，其沿著向量位址匯流排115被傳送至多數個向量記憶體元件120a、120b、120C.....120η。從向量記憶體元件12〇a、l鳥、120c、…、12〇n之輸出輪流地被傳送至分別的驅動/接收電子模組13〇a、13〇b、丨3〇e.....π〇η , 其輪流地從DUT 200傳送及接收信號。各分別的驅動/接收模組13G包含_組雙向測試插銷__ 亦即’可分別地被使用以供應測試信號至dut細或者監視從DUT 200輸出之資料的測試插銷。各與分別的驅動/ 接收模、组130才目關之分別的向量記憶體元件12〇 &含用以使用純定的職插銷之激勵和_反騎料。被儲存在各向h己憶體元件120中之激勵和預期反應資料可被壓縮以減低必須被下載以執行所給予的測試之資料量。在各插銷被產生之測試信號也可能以多樣的模式變二在：組原始資料模式中’激勵和預期反應資料指示是在插、“之信號將被驅動至邏輯高位或者邏輯低位。在 12 五、發明說明（10) -組衍生之模式中，激勵和預期反應資料指示是否在插銷亡之信號將被保持在其目前狀態或者被轉變為其互補狀〜、那二沾s本技術者將了解，這些”保持，，和”轉變”模式可大量地屡縮獨特向量的數量，其可在向量記憶體元件 120中被編碼。、在各驅動/接收模組130之内的分別插銷驅動器電路可被、’且心以同犄監視在插銷上之信號並且即時（亦即，當各資料項目被監視時）比較它與在各特定插銷上的預期信號。一組插銷通過/未通過之決定可反應於這比較而被產生並且 =插銷通過/未通過信號可依據測試步驟是否被設計以測 ”式那貝Λ而被引動或者不被引動。如第工圖之示意方塊圖所展示，驅動/接收模組130a、13〇b、13〇c.....13〇n各可以被與對應的測試結果琿135組態以傳送測試結果至測試控制器。各向夏記憶體元# 120 &含在才目關的驅動/接收模 130 :之相關的插銷驅動器電路之激勵和預期反應資料各向量記憶體元件120具有相同範圍位址。在多數個向職體元件12G中之位^組形成—組，，資料向量，，。所有向量記憶體元件120同時地被一組單一資料向量位址所取=且驅動/接收模組13G反應於從這樣的—組存取產之貝料向量以在插銷上產生一組被稱為，，向量”之作號型。 σ犰向量記憶體元件採用之獨特的資料向 120僅包含在所給予的電路測試時被量—亦即，這些向量記憶體元件120 五、發明說明（u) T “在測試時被採用之各資料向量的—組單。几餘資料向量的排除塵縮被儲存之資料數量，因而：給予的測試所需的下載請數量。因為僅獨特的。:。里被储存在這些元件令，這資料之順序制’其提供將在任何所給予的時間被採用之序賣向里位址給予各向量記憶體元件120。按順序安排之資訊可利用依序地儲存資料向量位順序器110中而被料在順序器11G中，其中在那些位址。的資料向量將從向量記憶體元件12G被存取。但是，順序器110同時也可以包含引動將被麼縮之順序器資料的邏輯。順序If 11G包含執行被相互套疊之迴路、利用向量參數之子程式、《及其他的規缝術之能力，其使得序列資訊被儲存作為程式而非僅„料向量位址之依序安排之列表。順序器11G也可以包含_組計數器/暫存器以及引動將被採用於追蹤程式迴路及子程式軌跡之計數器的相關邏輯此外n 6十數器可以被連接到一組優先序編碼器，其被使用以產生-系列位址’他們以衍生模式被供應至向量記憶體元件120以產生如果計數器直接地被連接到測試插銷時產生的那些等效測試信號。如上所述，下面情況是常有的，一組複雜的DUT 2〇〇將需要一組測試應用程式，其超出順序器n〇之序列記憶體元件之儲存容量。同時下面情況是常有的，當一組電路測試器，例·如第1圖展示之電路測試器1〇〇，被使用以規劃電路中可規劃元件時，其可能需要非常長的向量序列以

規劃該元件。換言之，規劃各種驅動/接收模組130及/或儲存組程式進入一組或者多組可規劃元件所需的資料數里疋更夕於立刻填入序列記憶體中者。順序器11〇之有限儲存谷量需要將測試應用程式及/或可規劃元件資料分割成多數個程式段。在一改進之電路測試器中，使用本發明原理構成，在各多數個測試應用片段之間及/或在可規劃資料片-k之間，順序裔1丨〇不再需要被停止且序列記憶體被重新裝載。接著參考至第2圖，其展示出一種改進電路測試器^ % 1〇範例示意圖。改進電路測試器15〇，如第2圖之顯示，包含-組順序器11G。順序器UG包含—組目錄記憶體元件 220以及一組相關的目錄指標212、一組資料加速器以及一組相關的序列指標214、以及一組序列計數器21〇。如第2圖之展示，目錄指標212以及序列指標214可以被 15耦合至序列計數器210以依照一組相關的指示器記憶體位址而規劃多數個序列記憶體位址之應用。資料加速器300可以包含一組序列記憶體元件（第2圖中未展示出）。序列記憶體元件可以是一組隨機存取記憶體元件或者其他的電子式儲存裝置。序列記憶體元件儲存向〇量位址。目錄記憶體元件220可以辨認被指定於向量位址匯流排Π 5上應用之一系列向量位址。序列計數器2丨〇可以反應於被傳送自一組測試控制器之控制信號以從序列記憶體元件施加多組向量位址（在各依序的時脈週期間有一組向量）。、發明說明（13 10 目錄記憶體元件22()，以其最簡單之形式，可以是一組〆、在各日可脈週期中辨認被儲存在序列記憶體元件 ^、、且不同序列。但是，以這最簡單之形式，沒有被儲子序列記憶體元件中之序列將被重複。在更多的實際應，因為-些DUT細結構是有規律性的且反覆的，序、向於重複。因此’目錄記憶體元件220 -般可以是-組隨機存取元件或者其他的電子式儲存元件，其儲存目錄切式，例如，但是不受限騎，迴路和切式。目錄子私式被-組測試控制器所定址並且被啟動，如第2圖之展 3。在相關之第4圖中將進-步地說明，測試控制器可以疋在其他的元件之間，一組微處理機或者_組電腦。當目 w It體7L件220元成-組目錄子程式時，目錄記憶體元件220提供通知測試控制器之資訊至測試控制器。一組系 15 統時脈（未展示出）可以提供在測試控制器和順序器、11〇之間的測試啟動以及時序信號。 "記憶體元件12()(第丨圖）儲存與獨特的測試向量相關的n组。可應用以測試與各分別的驅動/接收模組⑽ 相關的插銷之信號組(第i圖)可以經由與向量位址匯流排 115相關的資料埠被負載進入向量記憶體元件12〇。同樣地，對應至向量位址序列的資料可以被負载進入資料加速器300之序列記憶體元件，並且操作目錄記憶體元件22〇所需之資料可以被負載進入目錄記憶體元件22〇。操作順序器U〇所需的資料可能從目錄記憶體元件22〇經由資料匯流排225被傳送至序列指標214。此外，如第2圖之展 16 五、發明說明（Μ) 示，一些信號可以從目錄記憶體元件220經由資料匯流排 225被傳送至資料加速器300。從目錄記憶體元件220被傳送至資料加速器300之信號可以包含一組時脈及/或其他的同步信號，其可以被組合及/或在資料加速器300之内被 5 處理以產生一組開關控制信號。向量記憶體元件120、序列記憶體元件（在資料加速器之内）、以及目錄記憶體元件220以一種壓縮形式一起儲存測试應用程式。這可能利用一種簡單範例而被展示。假定在電路測試器100中有五個與各驅動/接收模組丨30相關的 10 測試插銷（第1圖），各測試插銷被連接到DUT 200之一組單一節點。進一步地，假設有五個向量記憶體元件12〇，並且各位址在一組向量記憶體元件120中，儲存一組單一 L號。一組測試向量將包含被儲存在五個向量記憶體元件 120中之所給予的位址上的五個信號。同時，假設測試程 15式包含八個測試向量。測試程式以及測試程式中獨特測試向量之一種不完整的範例被展示在下面之表1中。

表I _____利用向量記憶體元件120之信號輸出：時脈週 ιΤ〇Τ—Τ2—οΓ—ΤΚΓ——Γ2Τ(Γ—·ϊϋ—一ϋϋ〜-一

589461_

A

五、發明說明（15) 如表I之展示，第一至第四向量記憶體元件12〇as 12〇d 在第一時脈週期上輸出一組”0”信號，而第五向量記憶體元件120e輸出一組"H”或者邏輯高信號。在第一時脈週期上被輸出之測試向量是0000H。在最後一行中測試向量 5 0000H被標示為"a”。在第二時脈週期中測試向量〇〇〇出被

輸出。測試向量0001H是不同於測試向量”a，，並且被標示為測試向量”b”。同樣地，在第三至第六時脈週期中，獨特的測試向量被輸出並且被標示”c”至”g”。在第四時脈週期中’第一、第二、以及第四向量記憶體元件12〇a、12〇c、 10以及12〇d在第一時脈週期上輸出一組，，〇”信號，而第二向量記憶體元件輸出一組”L”或者邏輯低信號。在第八時脈週期中測試向量0001H被輸出。在第二時脈週期中測試向量 0001H是相同於測試向量”b”之輸出。因此對於這測試程式，被儲存之測試向量數目從八個被壓縮至七個獨特測試 15向量。一般，測試涉及更大量的測試向量數目並且壓縮是對應地較大。另外的電路中測試設備以及測試方法被說明於美國編號第4,598,245號、第4,642,56i號、第4,652,814 號、以及第5,402,427號之專利文件中，其完全地配合為此處之參考。〇熟習本技術者應該了解，改進電路測試器1 50之較佳實施例可以編碼多數位元以傳送多於一組之信號。例如，改進電路測試器150可以對於每個驅動器傳送五個狀態 (亦即’對於接收器之”邏輯高”，”邏輯低"，”保持"，，，轉變 ’同阻抗’’’以及"不在乎被接收之數值”）。每個驅動器或 18 五、發明說明（16) 者接收器之這五個狀態需要3.位元，或者信號，以編碼它們。積體電路組件製造商已發現其可高效率地產生應用程式，其以所需的資料組合上述之測試程式以規劃電路中可規劃之積體電路。該應用程式接著可被使用以在生產線末端規劃與測試可規劃積體電路。可規劃元件包含，但是不受限制於，非依電性記憶體几件，例如快閃記憶體元件、以及可規劃邏輯元件，例如複雜性可規劃邏輯元件（(：]?〇))，及依電性記憶體元件，例如場可規劃閘-陣列（FPGA)。注意到，在可規劃邏輯工業之内，對於非依電性可規劃邏輯（其通常被稱為cpLD)以及依電性可規劃邏輯（其通常被稱為FPGA)於名稱上沒有一致性。例如，美國，HiUsb〇r〇，〇reg〇n之LatUce半導體公司，製造一種非依電性可規劃邏輯元件，而他們稱之為 FPGA。進一步地注意到，在製造環境中，除了進行所有電路元件的徹底測試之外，幾乎沒有令人信服的理由，以一組電路測試器規劃非依電性可規劃邏輯元件，因為對於多數的设計，只要電源從電路組件移除，則邏輯元件即依序地被清除。熟習本技術者將了解，被改進電路中測試器不僅能夠應用向量至一組元件以規劃資料進入該元件，同時也可從一組可規劃元件讀取資料以確認其已正確地被規劃。向量圮憶體元件120不僅保持驅動資訊同時也接收資訊。因此，被儲存在序列記憶體元件中之向量位址序列也可被應用以證實正確的資料已經被規劃進入被整合在DUT 200 589461

之内的各種可規劃元件。雖然電氣元件之規劃與元件之測試被組合，熟習本技術者時常繼續稱被組合之設備與方法作為測試設備與測試方法。在測試/規劃處理時，應用程式一般被轉譯，或者被編 5輯。在轉譯及7或編輯步驟中，轉譯器或者編輯器讀取應用程式並且產生一種應用資料型式，其可以被改進之電路測試器150所使用以規劃並且測試一組積體電路組件。測試與規劃可規劃邏輯元件所需的編輯或者轉譯資料數量一般是較大於序列記憶體元件之儲存容量，例如第2圖資料加 10速器300中所提供之序列記憶體元件。為了克服受限制之序列記憶體元件的儲存容量，測試應用程式時常被分割。改進電路測試器150之資料加速器300提供一種系統，其即時繼續處理測試應用及/或可規劃元件資料而不需停止及重新裝填一組序列記憶體元件以處理依序的程式段。 15 資料加速器3㈧進一步地配合第3圖之示意圖被展示並且被說明。如第3圖之展示，資料加速器3〇〇包含一組資料轉譯器310、多數個序列記憶體元件32〇、以及一組開關330。為了防止停止、重新裝填、以及重新啟動順序器 110以處理可規劃元件資料一組長的測試應用及/或一組長 20的片段之多重片段，資料加速器包含至少一組額外的序列 g己憶體元件320(例如，序列記憶體元件320b)。第3圖展示之資料加速器300,經由資料轉譯器31〇以及開關33〇，被組態以在序列記憶體元件320a與序列記憶體元件32〇b 之間交替而使順序器110連續地與多數個向量記憶體元件 18 五、發明說明 120保持互動（參看第1及2圖）。當多數個序列記憶體元件 320a 320b之至少一組主動地供應測試及/或資料向量至向1位址匯流排115時，其餘之序列記憶體庫可能被重新裝載一組依序的資料片段。如第3圖進—步地展示，資料轉譯器310和開關330 可以經由-Μ資料/向量位址控制信號同時地被控制。位址控制㈣從測試控制器流至順序器/資料加$器/資料轉譯口口以才日不貝料轉譯器3 1〇，該資料轉譯器31〇已擁有測試控制器之中央處理單元之許可以切換至—組不同的序列己隐體7L # 32G。在-較佳實施例中，在資料轉譯器训内部之電路’依據從目錄記憶體元件（220)沿著匯流排225 被傳送之仏唬而貫際地產生,,資料/向量位址控制，，信號匕12’其控制該切換。這兩個步驟程序允許切換控制與順序器之%r脈同步地改變’而不是與測試控制器之時脈，其將導m熟f本技術者將了解，切換可以利用—組多工器而被實現。在一較佳實施例中，一旦主動地經由開關330和向量位址匯流排U5與多數個向量記憶體元件12〇通訊之一组序列記憶體庫320完成-組片段傳輸，則序列記憶體元件 320將傳送_組片段傳輸完成信號至資料轉譯器3丨〇。如第 3匕圖之展示’各多數個序列記憶體元件32(^和3鳩被組態：睡由分別的控制界面322“口 322b而供應片段傳輸完成仏就’或者另外地，-組片段獲得完成信號。一旦資料轉#器310接收一組片段獲得完成信號以及一組月段傳輪五、發明說明（19) 完成信號時，資料轉譯器310可以重新組態内部路線以及開關330。開關330被組悲以指不一組先前被儲存之依序資料片段至向量位址匯流排115。同時’資料轉譯器3ι〇内部路線將傳送另-資料片段至序列記憶體元件32〇，其傳輸先前的資料片段至向量位址匯流排115。在一較佳實施例中，在資料轉譯器310已從測試控制器4〇〇接收許可以繼續進行之後，資料轉譯器310切換至其他的序列記憶體元件。在一些實施例中，資料轉譯器310包含一組機構以即 %轉澤及/或編譯利用測試控制器400從原始的，，規劃,，資料接收之序列&己憶體^料（第4圖）。許多的轉換可以在特定之硬體中被達成以便得到改進電路測試器丨5()所需的產量性月b。雖然較佳貫施例以硬體提供資料轉譯器3 1 〇，熟習本技術者將了解’資料轉譯器3 10可以用軟體及/或軔體被實施。專賣的資料格式可能需要各種組態以產生適當的序列§己憶體元件3 2 0資料。不論資料格式的本質為何，目錄記憶體元件2 2 0和向量記憶體元件12 0内容可以用重複樣型被安排，因此僅在序列記憶體元件320a和320b中之資料被重新裝載以編碼各程式片段之位址和資料資訊。一旦一組序列記憶體元件320a被裝載，順序器丨1 〇可開始。當順序器11〇正執行時（亦即，處理被儲存在目錄記憶體元件220中之’’程式’’以從序列記憶體元件320a傳送測試向量）’接著序列記憶體内容之片段從資料轉譯器3 1 〇被 589461 、☆、皋斧L幫㈣充卜Ά 五、發明說明（2〇) 負載進入序列5己憶體元件32Ob。如先前所指明，一旦一組序列記憶體元件320已傳送規劃資料之片段至向量位址匯流排115 ’並且一旦另一序列記憶體元件320已從測試控制器400取得接著之規劃資料片段（第4圖），則資料轉譯 5器310可以利用重新組態開關330a而指示序列記憶體元件 3 2 0 a和3 2 0 b之交換。

當規劃’’快閃"及/或其他的電路中可規劃元件時，改進電路測試器150可以有如下之作用。可選擇地被寫入序列記憶體元件320a、320b之資料片段成為向量位址，其驅動 10適當的資訊至DUT2〇〇。DUT 200資料和位址位元可以被分割成為8-位元（亦即，”位元組”）路線。一組查詢表可以被包含在各向量記憶體元件120中，其可以被組態以編碼 8位元路線之各種可能組合。為了經由一組特定的位元組路線傳送一組特定的8位元值，資料值可以被添加至一組 15特定位元組路線的查詢表之位址。例如，如果一組所需的資料值’ 0xD3是有意用於在向量記憶體元件12〇之内的位址0x1 F〇〇開始之一組應用，則序列記憶體庫320適當的内容將是OxlFD3。當序列記憶體庫320施加0xlFC)3至向量位址匯流排115時，用於位元組路線之驅動器施加〇xD3 20 至 DUT 200。在較佳實施例中，資料轉譯器310同時也定址DUT2〇〇上之資料和位址匯流排之可變化的寬度。資料轉譯器可以利用施加正確的序列記憶體庫寫入數目於DUT之位址和資料匯流排之寬度而達成這目的。為了使改進電路測 23 五、發明說明（h 忒益150之產$最大化，測試控制器可以被組態而以其最自然的（亦即’最快的）形式將資料寫入至資料轉譯器310。因此資料轉釋器310以它傳送至多數個序列記憶體元件、’且的位址和資料寫入數目，轉換從測試控制器4〇〇接收之資料寫入事件的數目和尺寸。 10 15 接著多考至第4圖，其呈現一組示意圖，展示第2圖中介紹的測試控制器400之一組範㈣構。測試控制器彻可以是多種之有線及/或無線計算元件之任何一種，例如桌上型電細、輕便型的電腦、特定飼服器電腦、多功能處理機計算元件、以及其他者。不論其型式，測試控制器彻 -般包含-組處理器410、記憶體42〇、一組或者更多組的輸入/輸出元件430、-組順序器界面44()、以及_植或者更多組的報告界面450，其各被連接到-組局部界面415。局部界面415可以是，但是不受限制於，-組或者更多组的匯流排或者其他的有線或者無線連接點，如本技術中所習知。局部界面415可以具有另外的元件，例如緩衝界（快取)、驅動器、以及控制器(這裡’因簡化之故予以省略)，以引動通訊。進一步地，局部界面415包含位址、控制、 10 以及資料連接以在上述組件之間引動適當的通訊。處理器410可包含任何自製的或者商業上可用的處理器、一組中央處理單元（CPU)或者—组與測試控制器4⑼ 相關之許多處理器之間的輔助處理器、—組半導微處理機（―種微晶片型式）、_"集處_ 多組的應用-特定積體電路（ASIC)、多數個適當地被組能數 24 五、發明說明（22：) 位邏㈣、以及其他包含個別地與各種組合之離散規劃測試控制器400全部操作之習知的電m 記憶體420可包含依電性記憶體元件（例如隨機存取吃憶體(讀），如動態隨機存取記憶體(dram)、靜態隨取記憶體（SRAM)、„)以及非依電性記憶體元件（例如，唯讀記憶體（ROM)，包含硬碟，磁帶，小型碟片體（CDROM)，等等）之任何一種組合。心

輸入增出元件430包含軸件，使得轉賴器之操作器可與測試控制器40〇1動。例如，其中測試控制器_ 包含-組個人電腦（PC)時，這些組件可包含一組鍵盤、一組滑鼠、-組控制桿、等等。其中測試控制器彻包含其他的計算it件時’這些組件可包含功能鍵或者按紐、一組觸感顯示屏幕、一組數位筆、等等。該顯示器可包含各種技術之任何一種。例如，顯示器可以是普遍地被使用於PC 上之-種陰極射線管或者電漿元件或者顯示器可以用液晶顯示器（LCD)被製作。順序器界面440適用於便利連接測試控制器4〇〇至一組電路測試器100(參看第！圖)並且可以包含一組或者多組串列的、並列的、小電腦系統界面（SCSI)、通用串列匯流排（USB)、IEEE 1394(例如，FirewireTM)、及/或其他的組件。如第4圖功能方塊圖之顯示，測試控制器4〇〇被組心田電路測试器1 〇〇需要時，以引動至少一組測試應用 425及/或可規劃元件資料427之傳送。報告界面450包含各種組件，其被使用以傳輸及/或接五、發明說明（23) 10 收反應於測試結果之資料至與測試控制器4〇〇通訊的各種元件。例如，報告界面450可以被組態以傳送反應資訊，其反應DUT、測試日期、時間、被下載之可規劃元件資料版本、測試應用版本、以及多種其他的資訊。報告界面45〇可以被組態以經由網路傳送測試資訊至特定元件、至血測試控制器彻通訊之資料磁碟、磁帶、及/或至與測試控制器400通訊之印表機。報告界面45〇可以包含，例如，可㈣入和輸出通訊之-組元件，例如，一組調變器/解調變益（例如，數據機）、一組無線電（例如，無線電頻率（rf)) 收發機、-組電話界面、一組橋接器、一組徑由器、及/ 或一組網路卡、等等。 5 ⑽應該了解，上述各種軟體及/或軔體可被儲存在任何電腦可讀取媒體上，以便於任何與電腦_相關之系統或方法利用或者連接。這文件内容中，一組電腦可讀取媒體指示一種電子式、磁式、光學式、或者其他的實際元件或者裝置，其可包含或者儲存一組電腦程式及/或資料以便於與電腦相關之系系統統或方法利用或者連接。這些程式可二被製作於任何電腦可讀取媒體内以便於一組指令執行系統、裝置、或者元件，例如一組電腦為主之系統、包含處之 2、或者其他可從指令執行系統、裝置、或者元件掏取曰7並且執行指令之系統的利用或者連接。這文件内容中」一組”電腦可讀取媒體”可以是任何裝置，其可儲存、 ^讯、傳輸、或者運送程式及/或資料以便於指令執行系統、裝置、或者元件利用或者連接。 589461 10 15 10 j> 五、發明說明（24 電腦可讀取媒體可以是，但是不灸電子式、磁式、光學式、電磁式、紅^]於，例如一組統、裝置、元件、或者傳輸媒體。更多雷或^半‘體才、特定範例（-種非詳盡的列表）包含I 17 Μ取媒體的 /、有_組或者多组接線的電氣連接、一組攜帶型電腦碟 '' 禾月、一組隨機存取記隱體（RAM)、一組唯讀記憶體（R〇]yn、一 )一組可消除且可規劃的唯讀記憶體（EPROM、EEPROM、忐土 a ’、、我者快閃記憶體）、一⑺且光纖、以及一組攜帶型小型碟片唯讀記憶體 (咖⑽）。應注意到，電腦可讀取媒體甚至可以是紙張或者是可被列印程式的另一適當媒體，只要程式可經由例如紙張的光學掃目苗或者其他媒體而被電子式捕捉，接著被編課、㈣明或者，如果必須的話以其他適當的方式被處理，並且接著被儲存在一組電腦記憶體中。上面已經說明範例系統，用以在電路中測試器内改進資料產量與資料容量之一種範例方法將於下面被討論。在這方面，下面的討論說明第5圖流程圖展示之步驟。應該了解’流程圖中任何處理步驟或者區塊可以代表模組、片段、或者部份指令，#包含用以在相關的處理程序中執行特疋邏輯功旎或者步驟之一組或者多組執行指令。應該了解雖’、、:特疋的處理程序步驟被說明，亦可能有另外的製，方式。進_步地’一些方法步驟亦可以依據其相關的功月b，包含大致地同時或者反向順序，而與被展示或者被討顺不同的順序被執行。例如，第5圖展示之方法可以被應用以規劃在DUT 200上之電路中可規劃元件。第5圖展示 27 五、發明說明（25) 之方法也可以被應用以利用傳送及監視多數個測試向量之反應而測試DUT 200，如先前之說明。接著參考至第5圖.，其展示一組流程圖，其展示用以增加資料產量以及有效之資料容量的一種方法，其可以被製作於第2圖改進電路測試器〗5〇中。在這方面，用以增加資料產量以及增加有效之資料容量5〇〇之方法可以利用分割一組測試應用及/或分割可規劃元件資料而被實施，如步驟502之指示’以至於最大之片段減小到在改進電路測試益150之多數個序列記憶體元件32〇之資料儲存容量之内。對於那些情況，其中利収進電路測試器、15〇測試之電路組件包含可規劃積體電路，其在測試之前被，，規劃，，，程式段應該在測試應用片段之前被傳送。這初步的分割步驟（亦即，步驟502-分割測試應用及可規劃元件資料）可以由一測試操作者及/或相關的一組測試控制器400或者利用如熟習本技術者所了解的各種其他方&@手動地被達成。同時也應該了冑，由於需要或者資源准許的話，可規劃元件資料可以於測試應用資料被分割前或者與測試應用資料大致同時地被分割。如第5圖之展示’ _組分割計數器可以在步驟5⑽被啟動。如步驟506之指$，順序器m可以組態資料轉譯器3彳開關330之輸出以供應測試應用及/或可規劃元件資料之-組第-片段至_組被指定之序列記憶體庫⑽。對於電路中可規劃元件將於測試DUT 200之前，，在電路中被規劃”的情況，可規劃元件資料片段將在測試應用片段之 589461

五、發明說明（26) 前被處理。否則，改進電路測試器1 50可以被組態以簡單地傳送測試應用片段，如下面之說明。如與第3圖資.料加速器相關之先前說明，各可規劃元件資料片段將包含被組態之位址及資料資訊以至於改進電 )路測試器150施加正確之資料值至正確的電路測試器界面插銷以規劃及/或測試DUT 2〇〇。在組態資料轉譯器3丨〇和開關330以對於多數個序列記憶體元件320提供必須的界面之後，步驟506，改進電路測試器15〇可以被組態以取得一組第一片段，如步驟5〇8之展示。接著，如步驟51〇 ίο 之展示，改進電路測試器15〇可以被組態以啟動順序器 110 ° 15 如上所述，改進電路測試器150包含一組順序器11Q，其能夠傳送在多數個序列記憶體元件320中一組被取得之第一片段的内容，如步驟512之展示，並且能夠同時地取得-組依序的測試應用及/或可規劃元件資料片段，如步驟 516至520之展示。重要地，當第-片段傳送完成時，改進電路測試器]50被組態以告知測試控制器彻，如步驟 51之展不士口步驟522之展不，當在序列記憶體元件咖 >0 中依序片段的全部内容被取得時，改進電路測試器15〇被組態以告知資料轉譯器3丨〇。當進一步地展示退出步驟516之詢問的”NO"反應箭頭時，如果順序器m傳送最後的資料片段至而丁2叫亦即，沒有資料片段），則改進電路測試器15()可以被告知資料轉譯器別’如步驟522之指示，資料片段取得 29 •處理程序被完成。與改進電路測試器150相關的資料轉譯器310可以被規劃以等待直至其接收到分割處理作業被完成之指示。這可利用週期性地執行步驟524展示之詢問而被達成。實際上，資料轉譯器31〇控制資料/向量位址控制信m2之狀態以適當地組態傳送序列記憶體元件32〇内容至向量位址匯流排⑴之開關330。僅在從測試控制器4〇〇接收一組可允許繼續的認可之後，資料轉譯器31〇被組態以修改開關330狀悲。如負向之反應流程控制箭頭之指示，步驟之詢問可以被重複直至分割處理步驟都終止為止。在第一取得之片段經由向量位址匯流排115被傳送至夕數個向里纪憶體元件12〇以及相關的多數個驅動/接收模組130之後，並且依序的資料片段暫時地被儲存在一組序列圮憶體元件320中時，測試控制器4〇〇可以被組態以檢查疋否依序的片段是可用的，如步驟526之指示。如果至步驟526詢問之反應是肯定的，則測試控制器4〇〇可以被組恶以增量步驟5〇4之計數器設定，如步驟528之指示，並且組恶 > 料轉譯器3 1 〇與開關3 3 0以重新組態多數個序列圯憶體元件320之輸入及輸出，如步驟53〇之指示。如第5圖流程圖之指示，步驟51〇之後的平行處理程序，如步驟512及514(傳送一組資料片段）以及步驟516 至522(取得一組資料片段），如必須的話可以被重複以同時地處理各其餘測試應用及/或可規劃元件資料月段。否則，如果對於步驟526詢問之反應是負面的，亦即，改進電路 589461 五、發明說明（μ 測试态150已處理完所有的片段，則用以改進資料產量與增加資料容量5〇〇之方法可以終止。雖然改進電路測試器150以及用以改進資料產量與增加資料容量500之方法已說明具有兩組序列記憶體元件 5 320a、32〇b之系統，應該了解，其他的實施例亦是可能。例如，一些實施例可以包含多數個被組態以取得依序的片 I又之序列έ己憶體元件32〇，而一組分離的多數個序列記憶體元件320可以傳送先前被取得之資料片段。實際上，沒有限制可利用具有多重序列記憶體元件32〇之改進電路測 10試器I50而被部署至DUT 200之程式或者測試向量資料數量° 在較佳實施例中，至少一組序列記憶體元件32〇在開始順序益110之前預先被裝載適當的序列資料。在其他的實施例中，多數個序列記憶體元件320可以在改進電路測 15試器150啟動順序器110之前預先被裝載。應該強調的是，上面說明之實施例中，特別是，任何，，較佳”實施例，僅是製作範例，僅被用以清楚地了解用以在電路測試器中增加資料產量之系統與方法之原理。上面說明用以增加資料產量之系統與方法的實施例彳以有許多變 20化和修改而不脫離其精神和原理。例如，改進電路測試2 150可包含多組序列記憶體元件32〇、—組目錄記憶體^牛 220、一組資料轉譯器310、_組測試控制器4〇〇、等等。如上所述，測試控制器400是用以協調片段流之”負責"或者·’控制處”。 / Ή 589461 五、發明說明（29) 熟習本技術者將了解，該，，控制處”可被置於改進電路測试态1 50之其他的元件中。例如，該"控制處”可被移動至資料轉譯器3 1 〇。換言之，資料轉譯器3丨〇可以針對控制功能被修改，因而從控制作業卸下電路測試器丨5〇的其他 5部份。所有的此類修改和變化將被包含在此處，受下面申請專利範圍保護的揭露範疇之内。 10 元件標號對照表 100......電路測試器 110......順序器 15 115 120 130 150 200

向量位址匯流排向量記憶體元件驅動/接收模組改進電路測試器 DUT 210· 220- 225· 300· 310· 312· 320· 322· 序列計數器目錄記憶體元件資料匯流排資料加速器資料轉譯器資料/向量位址控制信號序列記憶體元件控制界面開關 330· 20 589461 KV·〜，人κ; — -一^^一一.，似一五、發明說明（3〇) 400……測試控制器 410……處理器 415……局部界面 420……記憶體. 5 430……輸入/輸出元件 440……順序器界面 450......報告界面 33

Claims

六、申請專利範圍種用以增加在被使用以規劃電路中可規劃元件之電路測試器中產量與資料量之方法，其包含之步驟有：分割資料成為多數個資料片段；組態測試順序器以傳送一組第一資料片段至一組第— 序列記憶體元件；取得第-序列記憶體元件中之第一資料片段；啟動測試順序器；從第-序列記憶體元件傳送第一資料片段並且在第二序列記憶體元件中取得-組依序的資料W ~ 檢測反應於與分別的第—和第二序列記憶體元件的傳送及取得之完成狀況；重新組態測試财器以從第二序列記憶體元序的資料片段並且在第一測試順序器儲存元件中取得―且進一步之依序的資料片段；並且、重複檢測和重新組態步驟以使在第體元件之間輪流直至多數昂斤夕己隐止。夕數個貝枓片段的最後-組被傳送為 2.如申請專利範圍第丨貝之方法，其中檢測步驟包含二其::Γ取得之全部資料片段已在第-和第-序m讀中至少—組被接收。 3·如申請專利範圍第丨接收-組指示，其指示被傳逆：法，其中檢測步驟包含一組向量位址匯流排。、王部資料片段已被傳送至 4.如申請專利範圍第1項之方法’其中重新組態步驟六、申請專利範圍包含產生一組被施加至一組資料轉譯器之第一控制俨其中第-控制信號與來自目錄記憶體〜細入，廿s甘山組同步信號控制信號。 5· -種用以加速在電路組件測試順序器置，其包含： <展 -組第-裝置，用以施加一組資料片段記憶體元件之至少一組；斤夕J 一組第二裝置’用以施加-組先前被儲存之資料片段至一組匯流排； -組控制裳置’用以選擇地調整第_和第二裝置，盆中依序地被接收之測試應用資料片段被傳送至多數個相記憶體π件中，其目前不施加測試應用資料至匯流排之至少一組。人6楚如申請專利範圍第5項之裝置，其中控制裝置被麵 D至第-和第二裝置，以至於”料片段從多數個序列記憶體元件之至少-組被讀取時，一組依序的資料另段被寫入至夕數個序列記憶體元件之至少一組。 7·如申請專利範圍第5項之展置’，其中用以施加一組測試應用資料片段之第一和第二裝置被組態以施加包含可規劃元件資料之一組片段。 8· —種資料加速器，其包含： -組被組態以接收'组測試序列指標以及一組測試向量位址之資料轉譯器’其中資料轉譯 t、申請專利範圍

—組被叙合至各該等多數個序列記憶體元件之輸出的開關’開關反應於'组控制信號，其中該開關引導'组被儲存在至少—組序列記憶體元件中之資料片段至一組匯流排’而資料轉譯器接收並且傳送—組依序的資料片段至其餘序列記憶體元件之至少一組。 9.如申請專利範圍第8項之資料加速器，其中資料轉譯器反應於一組控制信號而選擇性地傳送一組第一資料片段並且取得一組依序的資料片段。如申明專利範圍第9項之資料加速器，其中該控制信號反應於一組接收資料之至少一組序列記憶體元件已接收完整片段之指示以及一組傳送資料之至少一組序列記憶體元件已傳送完整片段之指示。