TW580754B - Dual damascene process - Google Patents

Dual damascene process Download PDF

Info

Publication number
TW580754B
TW580754B TW91122437A TW91122437A TW580754B TW 580754 B TW580754 B TW 580754B TW 91122437 A TW91122437 A TW 91122437A TW 91122437 A TW91122437 A TW 91122437A TW 580754 B TW580754 B TW 580754B
Authority
TW
Taiwan
Prior art keywords
window
isolated
dielectric
dense
layer
Prior art date
Application number
TW91122437A
Other languages
English (en)
Inventor
Wen-Hwo Liu
Li-Kong Tern
Hsung-Pen Lin
Der-Fang Huang
Hsien-Pin Hu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW91122437A priority Critical patent/TW580754B/zh
Application granted granted Critical
Publication of TW580754B publication Critical patent/TW580754B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

刈0754 A7
五、發明説明() 經濟部智慧財產局員工消費合作社印製 發明領域: 本發明係有關於一種雙重金屬鑲嵌(Dual Damaseene) 製程,特別是有關於一種利用多次塗佈與飯刻犧牲層 (Sacrificial Layer)的方式,來改善孤立介層窗(Is〇iate(i via) 與密集介層窗(Dense Vias)間之犧牲層之厚度差異的雙重 金屬鑲嵌製程。 發明背景: 在目前的半導體製程中’由於銅具有低電阻以及良好 之抗電致遷移(Electronmigration)能力,因此以銅為導線 的元件具有更長的壽命及較佳的穩定性,而以銅作為導線 材料的製程廣為採用。另外,由於銅無法像紹一般用傳統 的乾式蝕刻(Dry Etching)技術來佈植元件之導線,因此目 前大都採用鑲嵌方式來製作金屬導線,而將銅金屬填充至 已形成有金屬導線圖案之介電層中。 雙重金屬鑲嵌技術係在製作金屬導線之溝渠時,同步 製作介層窗。其中,雙重金屬鑲嵌技術可區分成先蝕刻溝 渠式(Trench First)、先蝕刻介層窗式(Via First)、以及自我 對準式(Self-Aligned)等。由於,介層窗之微影 (Photolithography)製程遠較溝渠之微影製程困難,而先蝕 刻介層窗的方式,其介層窗之微影製程係在平坦面上進 行。因此,先蝕刻介層窗式不僅製程較為容易,更具有較 大的製程窗口(Process Window),而為眾多半導體薇所採 用。 2 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ...............f (請先閲讀背面之注意事項再填寫本頁) 、可 線_ 580754 A7 B7 五、發明説明() 請參照第1圖至第3圖,其係繪示習知雙重金屬鑲嵌的 製程剖面圖。首先,形成一層蝕刻終止層(Etching St〇p Layer)102覆蓋在半導體之基材100上,,其中蝕刻終止層1〇2 係用以作為後績之介層窗蝕刻的終點,並保護基材1 〇〇使其 不受姓刻。再形成介電層104覆蓋在蝕刻終止層1〇2上,然 後利用微影與蝕刻製程定義介電層1〇4,藉以去除介電層 104的一部分,並暴露出部分之蝕刻終止層ι〇2,而在介電 層104中形成孤立的介層窗1〇6以及多個排列密集的介層窗 108。其中,在疋義介電層1〇4時,餘刻終止層1〇2表面的 一部分免不了也會受到钱刻而遭去除,所形成之結構如第1 圖所示。 孤立的介層窗106以及排列密集之介層窗1〇8完成後, 形成犧牲層110覆蓋在介電層104、餘刻終止層1〇2所暴露 的部分、介層窗106、以及介層窗1〇8,並填滿介層窗ι〇6 以及介層窗1 0 8。其中,犧牲層1 1 〇係用以保護蝕刻終止層 1 02,使蝕刻終止層1 〇2在後續之溝渠蝕刻中,不會受到蝕 刻而穿透,進而避免基材1 〇〇受損。 另外’由於這些介層窗108為密集排列的開口,而介層 窗106則為孤立的開口。因此,當塗佈犧牲層丨丨〇時,開口 密度較高的介層窗108區域上的犧牲層110厚度遠低於開口 密度低之介層窗106區域上的犧牲層11〇厚度,而形成如第 2圖所示之結構。 當進行犧牲層110之回蝕刻(Etching Back)時,由於開 3 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -訂· 線 經濟部智慧財產局員工消費合作社印製 580754 A7 B7 五、發明説明( — 經濟部智慧財產局員工消費合作社印製 口排列較為密集之介層窗1〇8區域的蝕刻速率大於孤立之 介層ώ 106區域’因此在介層窗1〇6中所形成之插塞Η]的 厚度大於這些介層窗108中所形成之插塞114的厚度。而由 於,孤立之介層窗106中之插塞112與密集排列之介層窗 108中之插塞114之間的厚度不均,將嚴重影響後續之溝渠 蝕刻的可靠度。 發明目的及概述: 鑒於上述習知雙重金屬鑲嵌製程中,受到孤立介層窗 與密集排列之介層窗之間的開口密度不均的影響,而產生 負載效應(Loading Effect),導致孤立介層窗與密集排列之 介層窗中犧牲層插塞之厚度產生相當大的差異,不利於後 續之溝渠定義。 因此,本發明的主要目的之一就是在提供一種雙重金 屬鑲嵌製程,藉由依序重覆進行兩次犧牲層之塗佈與敍則 的程序,來有效降低犧牲層因開口密度不均而在孤立介層 窗與密集介層窗上所引發之負擔效應,並藉以增加犧牲層 插塞的一致性。 本發明之再一目的就是藉由多次塗佈以及蝕刻犧牲 層,來改善犧牲層於介層窗中之厚度的均勻度。因此,可 提高溝渠蚀刻之可靠度,有效改善元件之電性穩定度,而 大幅提升製程良率。 根據以上所述之目的,本發明更提供了 一種雙重金屬 鑲嵌製程,至少包括··提供一基材,其中此基材上至少包 ...........裝: (請先閲讀背面之注意事項再填寫本頁;> 、一叮· 線- 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 580754
五、發明説明( 經濟部智慧財產局員工消費合作社印製 括依序堆疊之一餘刻終止層以及一介電層;形成一孤立介 層窗以及複數個密集介層窗位於介電層的一部分中,並暴 露出一部分之蝕刻終止層;進行一第一塗佈步驟,藉以形 成一第一犧牲層覆蓋在上述之孤立介層窗、密集介層窗、 以及介電層上,並填滿孤立介層窗以及密集介層窗;進行 一第一蝕刻步驟,藉以去除第一犧牲層的一部分,並暴露 出上述之介電層、孤立介層窗之一部分、以及密集介層窗 之一部分;進行一第二塗佈步驟,藉以形成一第二犧牲層 覆蓋在上述之介電層、孤立介層窗所暴露出之部分、以及 密集介層窗所暴露出之部分,並再次填滿孤立介層窗以及 密集介層窗;以及進行一第二蝕刻步驟,藉以分別在孤立 介層窗與每一個密集介層窗中形成一犧牲插塞。 藉由依序塗佈與蝕刻犧牲層兩次,可使得孤立介層窗 以及每一個密集介層窗中所形成之犧牲插塞的厚度趨於一 致’而改善製程可靠度與良率。另外,依序塗佈與蝕刻犧 牲層的步驟可隨實際製程需求,增加塗佈與蝕刻犧牲層之 步驟的次數,本發明之塗佈與蝕刻犧牲層的次數並不僅限 於兩次。 發明詳細說明: 本發明揭露一種雙重金屬鑲嵌製程,其係利用至少兩 次之塗佈與蝕刻程序製作介層窗之犧牲插塞,達到改盖孤 立介層窗與密集介層窗中之犧牲插塞的厚度均勻度。由 於,犧牲插塞之厚度趨向一致,因而有利於溝渠圖案之定 5 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公楚) ' --- (請先閲讀背面之注意事項再填寫本頁) 裝· 、可. 線· 580754 A7 五、發明說明() 義,進而大幅改善製程可靠度。為了使本發明之敘述更加 詳盡與完備,可參照下列描述並配合第4圖至第8圖之圖 示。 請參照第4圖至第8圖,其係繪示本發明之一較佳實 施例之雙重金屬鑲嵌的製程剖面圖。本發明之雙重金屬鑲 嵌製程的進行首先係在半導體之基材2〇〇上形成蝕刻終止 層202覆蓋在基材2〇〇上,以準確控制後續之介層窗蝕刻 的終點,並避免蝕刻到基材2〇〇。其中,蝕刻終止層2〇2 之材料可例如為氮化矽等介電材料。再利用例如化學氣相 ’儿積(CVD)等技術形成介電層204覆蓋在蝕刻終止層202 上’其中介電層204之材質可例如為一般的介電材料、低 介電常數材料、以及超低介電常數材料等。介電層2〇4形 成後’利用例如微影以及蝕刻的技術,並以蝕刻終止層2〇2 為姓刻終點,定義介電層2〇4,藉以去除介電層204的一 部分’而在介電層2〇4中形成多個分布密集之介層窗2〇8 與單一孤立之介層窗206。其中,由於蝕刻終止層202為 姓刻終點,因此蝕刻介電層204時免不了會導致一部分之 姓刻終止層202遭到蝕刻,而形成如第4圖所示之結構。 接著,利用例如塗佈的方式形成犧牲層210覆蓋在介 電層204、蝕刻終止層202所暴露的部分、介層窗208、以 及介層窗206上,並填滿介層窗208以及介層窗206。其 中’犧牲層2 1 0係用以在後續之溝渠蝕刻期間保護蝕刻終 止層202,避免蝕刻終止層202受到蝕刻而穿透,更進一 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ............... (請先閲讀背面之注意事項再塡寫本頁} -訂· 線- 經濟部智慧財產局員工消費合作社印製 五、發明説明() 步地防止基材200受損。而犧牲層21〇之材質可例如為光 阻或有機聚合物等。由》,密集排列之介層冑區域的 開口密度遠大於孤立之介層窗2〇6區域的開口密度,因此 使得介層窗208區域上方之犧牲層21〇的厚度明顯低於介 層窗206區域上方之犧牲層21〇的厚度,而存在有一段厚 度的差距211,所形成之結構如第5圖所示。 然後,利用例如回蝕刻的技術去除部分之犧牲層2ι〇 , 而暴露出介電層204、部分之介層窗2〇8、以及部分之介層 窗206,並在介層窗208中形成插塞214以及在介層窗2〇6 中形成插塞212,所形成之結構如第6圖所示。其中,插 塞212亦可根據實際製程需求而不暴露出介層窗2〇6。另 外’由於介層窗2 08區域上之犧牲層21〇的厚度小於介層 窗206區域上之犧牲層210的厚度,再加上開口密度高之 區域的姓刻速率高於開口密度低之區域的蝕刻速率。因 此’經姓刻後所形成之插塞2 1 4的厚度明顯較插塞2丨2的 厚度小。 經濟部智慧財產局員工消費合作社印製 為了改善插塞214與插塞212之厚度的均勻性,再以 例如塗佈的方式形成犧牲層216覆蓋在介電層2〇4、插塞 214、以及插塞212上,並使得犧牲層216填滿介層窗2〇6 以及介層窗208。此時,由於介層窗206所暴露之厚度與 介層窗208所暴露之厚度的差異明顯小於插塞212與插塞 214未形成前’因此排列較為密集之介層窗208區域上之 犧牲層216與孤立之介層窗206區域上之犧牲層216的厚 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 580754 A7
五、發明説明() 經濟部智慧財產局員工消費合作社印製 度的差距217可獲得大幅縮減,而形成如第7圖所示之結 構。 犧牲層2 1 6形成後,如同上述再次以例如蝕刻的方式 餘刻所形成之犧牲層216,而去除犧牲層216、部分之插塞 212、以及部分之插塞214,而暴露出介電層2〇4,藉以在 介層窗206中形成插塞218以及在介層窗2〇8中形成插塞 220,所形成之結構如第8圖所示。其中,犧牲層216是否 需完全去除,以及插塞212是否需去除一部分,皆須取決 於插塞214之厚度是否已符合鑲嵌結構·之需求。舉例而 言,若插塞214之厚度過大,則需將犧牲層216完全去除, 並去除一部分之插塞214,而使得所形成之插塞220的厚 度符合需求。之後,即可利用例如微影以及蝕刻技術定義 溝渠圖案,以分別在介層窗206以及介層窗208上之介電 層204中形成溝渠(未緣示),而形成雙重金屬鑲嵌結構。 由於,第一次的犧牲層210塗佈與蝕刻已縮減介層窗 208區域上之犧牲層216與介層窗206區域上之犧牲層216 的厚度差,而使厚度差縮小至差距217。因此,在介層窗 208中所形成之插塞220與介層窗206中所形成之插塞218 的厚度趨向一致。如此一來,可有效改善排列密集之介層 窗208與孤立之介層窗206間之犧牲材料的厚度均勻度, 而達到提升溝渠蝕刻之可靠度的目的。 本發明之雙重金屬鑲嵌製程於密集與孤立介層窗中形 成犧牲插塞時,可依製程需求,依序重覆多次塗佈以及蝕 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂· 線 580754 Α7
五、發明説明() 刻犧牲材料的步驟,以提高犧牲插塞之厚度的一致性,並 不僅限於塗佈以及蝕刻犧牲材料兩次。 本發明之一優點就是藉由依序重覆進行兩次犧牲層之 塗佈與蝕刻的程序,達到改善密集排列介層窗與孤立介層 窗中之犧牲插塞的厚度均勻度的目的。 本發明之另一優點就是藉由多次塗佈以及蝕刻犧牲 層了七冋犧牲插塞之厚度的一致性β如此一來,可提高 後續之溝渠蝕刻的可靠度,達到提升元件之電性穩定度與 製程良率的目的。 如熟悉此技術之人員所暸解的,以上所述僅為本發明 之較佳實施例而已,並非用以限定本發明之申請專利範 圍;凡其它未脫離本發明所揭示之精神下所完成之等效改 變或修飾,均應包含在下述之申請專利範圍内。 圖式簡單說明: 本發明的較佳實施例已於前述之說明文字中輔以下列 圖形做更詳細的闡述,其中: 第1圖至第3圖為繪示習知雙重金屬鑲嵌的製程剖面 圖;以及 第4圖至第8圖為緣示本發明之一較佳實施例之雙重 金屬鐵嵌·的製程剖面圖。 圈猇對照說明: 100 基材 102 蝕刻終止層 104 介電層 1〇6 介層窗 9 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂· 線 經濟部智慧財產局員工消費合作社印製 580754 A7 B7 五、發明説明() 經濟部智慧財產局員工消費合作社印製 108 介層窗 110 犧牲層 112 插塞 114 插塞 200 基材 202 蝕刻終止層 204 介電層 206 介層窗 208 介層窗 210 犧牲層 211 差距 212 插塞 214 插塞 216 犧牲層 217 差距 218 插塞 220 插塞 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)

Claims (1)

  1. 580754 A8 B8 C8 --- D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁} 1· 一種雙重金屬鎮喪(Dual Damascene)製程,至少包 括: 提供一基材,其中該基材上至少包括一介電層; 形成一孤立介層窗(Isolated Vi a)以及複數個密集介層 窗(Dense Vias)位於部分之該介電層中; 進行一第一塗佈(Coating)步驟,藉以形成一第一犧牲 層(First Sacrificial Layer)覆蓋在該孤立介層窗、該些密集 介層窗、以及該介電層上,並填滿該孤立介層窗以及該些 密集介層窗; 進行一第一蝕刻步驟,藉以去除部分之該第一犧牲 層’並暴露出該介電層、部分之該孤立介層窗、以及該些 密集介層窗之一部分; 進行一第二塗佈步驟,藉以形成一第二犧牲層覆蓋在 該介電層、該孤立介層窗之該部分、以及該些密集介層窗 之該部分,並填滿該孤立介層窗以及該些密集介層窗; 進行一第一姓刻步驟’藉以分別在該孤立介層窗與每 一該些密集介層窗中形成一犧牲插塞(plug);以及 經濟部智慧財產局員工消費合作社印製 形成複數個溝渠分別位於該孤立介層窗以及該些密集 介層窗上之該介電層中。 2.如申凊專利範圍第1項所述之雙重金屬鑲後製程,
    580754 8 8 8 ( A B CD 經濟部智慧財產局員工消費合作社印製 申請專利範圍 其中該基材與該介電層之間更至少包括一蝕刻終止層 (Etching Stop Layer)。 3·如申請專利範圍第2項所述之雙重金屬鑲嵌製程, 其中形成該孤立介層窗以及該些密集介層窗之步驟更至少 包括去除部分之該介電層直至約暴露出部分之該蝕刻終止 層0 4·如申請專利範圍第1項所述之雙重金屬鑲嵌製程, 其中該第一蝕刻步驟係利用一回蝕刻(Etching Back)方 法。 5.如申請專利範圍第〗項所述之雙重金屬鑲嵌製程, 其中該第二姓刻步驟係利用一回餘刻方法。 6· —種雙重金屬鑲嵌製程,至少包括: 提供一基材,其中該基材上至少包括一介電層; 形成一孤立介層窗以及複數個密集介層窗位於該介電 層中; X 1 形成一第一犧牲層覆蓋在該孤立介層窗、該些密集介 層窗、以及該介電層上,並填滿該孤立介層窗以及該些^ 集介層窗; / — 去除部分之該第一犧牲層,並暴露出該介電層、該孤 12 (請先閲讀背面之注意事項再填寫本頁)
    580754 A8 B8 C8 D8 六、申請專利範圍 立介層窗之一部分、以及該些密集介層窗之一部分; (請先閲讀背面之注意事項再填寫本頁) 形成一第二犧牲層覆蓋在該介電層、該孤立介層窗之 該部分、以及該些密集介層窗之該部分,並填滿該孤立介 層窗以及該些密集介層窗;以及 去除該第二犧牲層以及另一部分之該第一犧牲層,而 分別在該孤立介層窗與每一該些密集介層窗中形成一犧牲 插塞。 7.如申明專利範圍第6項所述之雙重金屬鑲被製程, 其中該基材與該介電層之間更至少包括一钱刻終止層。 8.如申請專利範圍第7項所述之雙重金屬鑲嵌製程, 其中形成該孤立介層窗以及該些密集介層窗之步驟更至少 包括去除部分之該介電層直至約暴露出部分之該蝕刻終止 層。 9·如申請專利範圍第6項所述之雙重金屬鑲嵌製程, 其中形成該第一犧牲層之步驟係利用一塗佈方法。 經濟部智慧財產局員工消費合作社印製 10·如申凊專利範圍第6項所述之雙重金屬鑲嵌製 程,其中去除該第一犧牲層之該部分的步驟係利用一回蝕 刻方法。 13 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公楚)
    、申請專利範 海 # 个 7〜延之雙重金屬鑲與 八’其中去除該第二犧牲層以及該第一犧牲層之該另一 的步驟係利用一回姓刻方法。 13_ —種雙重金屬鑲嵌製程,至少包括: 提供一基材,其中該基材上至少包括一介電層; 形成一孤立介層窗以及複數個密集介層窗位於該介 層中;以及 以一預設次數依序進行一塗佈步驟以及一蝕刻步驟 藉以在該孤立介層窗以及每一該些密集介層窗中形成一 牲插塞。 ...............^.........訂 (請先閲讀背面之注意事項再填寫本頁)
    4·如申請專利範圍第13項所述之雙重金屬鑲嵌製 程’其中該基材與該介電層之間更至少包括一姓刻終止 層0 線 經濟部智慧財產局員工消費合作社印製 如申請專利範圍第14項所述之雙重金屬鑲嵌製 程’其中形成該孤立介層窗以及該些密集介層窗之步驟更 至少包括去除部分之該介電層直至約暴露出部分之該餘刻 終止層。 14 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 580754 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 16·如申請專利範園第13項所述之雙重金屬鑲嵌製 程,其中該預設次數至少大於兩次。 17·如申請專利範圍第13項所述之雙重金屬鑲嵌製 程,其中該钮刻步驟係利用一回钮刻方法。 18·如申請專利範圍第13項所述之雙重金屬鑲嵌製 程’其中該塗佈步驟至少包括形成一犧牲層覆蓋在該介電 層、該孤立介層窗、以及該些密集介層窗上,且該犧牲層 填滿該孤立介層窗以及該些密集介層窗。 i9.如申請專利範圍第18項所述之雙重金屬鑲喪製 程’其中該姓刻步驟至少包括去除部分之該犧牲層,而暴 露出該介電層、部分之該孤立介層窗、以及該些密集介層 窗之一部分。 (請先閲讀背面之注意事項再填寫本頁)
TW91122437A 2002-09-27 2002-09-27 Dual damascene process TW580754B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW91122437A TW580754B (en) 2002-09-27 2002-09-27 Dual damascene process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW91122437A TW580754B (en) 2002-09-27 2002-09-27 Dual damascene process

Publications (1)

Publication Number Publication Date
TW580754B true TW580754B (en) 2004-03-21

Family

ID=32924118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91122437A TW580754B (en) 2002-09-27 2002-09-27 Dual damascene process

Country Status (1)

Country Link
TW (1) TW580754B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572519B2 (en) 2010-04-12 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing implant topography reflection effect

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572519B2 (en) 2010-04-12 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing implant topography reflection effect

Similar Documents

Publication Publication Date Title
TW405223B (en) Method for avoiding the poisoning at the trench of the dual damascene structure and the dielectric hole
TW396524B (en) A method for fabricating dual damascene
CN106711084B (zh) 用于气隙形成的多阻挡件沉积
TW486801B (en) Method of fabricating dual damascene structure
TW439176B (en) Manufacturing method of capacitors
TW389993B (en) Method for producing thin film resistance of dual damascene interconnect
TW408443B (en) The manufacture method of dual damascene
JP2008016837A (ja) 半導体素子のコンタクトプラグの製造方法
TW441019B (en) Manufacturing method of copper damascene
TW382787B (en) Method of fabricating dual damascene
JP4338614B2 (ja) 半導体装置およびその製造方法
TW454301B (en) Manufacturing method of dual metal damascene structure
TW508740B (en) Method for forming conductive contact of semiconductor device
JP4703807B2 (ja) 半導体装置及びその製造方法
TW580754B (en) Dual damascene process
TW444346B (en) Semiconductor device and manufacture thereof
TW451417B (en) Manufacturing method for dual damascene structure
TW379418B (en) Damascence involving borderless via technologies
TW424301B (en) Manufacturing method for dual damascene
TW383457B (en) Manufacturing method for via
TW511236B (en) Method for producing damascene structure
TW479324B (en) Manufacturing method of dual-metal damascene structure
TW384525B (en) Manufacturing method for self-aligned contacts
TW543175B (en) Method for integrating MIM copper capacitor device, inductance device, and copper wire
TW511239B (en) Method for producing trench conductor line

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent