TW579571B - Method for manufacturing copper damascene structure - Google Patents

Description

五、發明說明G) 發明領域： 本發明與一種半導體製程 關，特別是一種可免除傳統:璲作銅鑲嵌結構的方法有 擴散層（anti-diffusi〇n)夕力$中阻障層（barrier)與抗 ;之鋼鑲嵌結構製作方法。 發明背景： 隨著 (ULSI)的 趨勢，各 不斷的縮 了前所未 言，為了 所需的特 線路。因 可靠度外 精確有效 半導體工業 開發與設計 式元件之尺 小，也導致 有之難題， 整合積體電 定功能，需 此整個積體 ’更取決於 的傳遞元件 持續的 中，為 寸皆降 在進行 且製程 路中數 要在這 電路的 這些精 間之電 了符合 至次微 相關半 複雜度 以百萬 些元件 性能， 密細微 子訊號 在超大型 高密度積 米以下。 導體製程 亦不斷提 計的元件 間製作繁 除了決定 的金屬内 積體電路 體電路之設計 並且由於元件 時，往往遭遇 高。一般而 ，使其能執行 雜的電訊連結 於内部元件的 連線，是否能 ^ i思者積體電路尺寸持續的縮小，使得傳統金屬 、、泉的佈局方式面臨著導電性不佳、容μ生斷路等問題。 為了克服相關的困難，在目前的積體電路製程中，已朝著 多重金屬内連線發展。並且，為了解決在多重層中製作金 屬内連線之困難，鑲嵌製程（damascene process)的相關

第4頁 579571 五、發明說明（2) 技術，受到廣泛研究與發 度、曝夯嘹隹”…X 从使進步解決微影解析 ’、'’、、、（US)、影像傳遞等問題。更者，為了站 決傳統製程中紹金屬容易發生的電致遷移Λ峰現為象了解盥 導電性不佳等問題，在新-代的積體ΐ!設；m 採用了銅金屬材料來製作單一鑲後結構(;e中大！的 damascene)與雙重鑲嵌結構（如^心㈣ 體底材上精準的定義出多t金屬内連線。 在+導 法。供此圖顯示了當前製作銅連線結構之方 上二事先製作了各種材料層與各式功能：：广未體顯底亍材： m者’形成介電層12於半導體底材10上。再使用 面in層12上形成開口圖案，以曝露出半 的連接區域。然後，形成諸™材料 的卩Ρ早層14於開口圖案側壁與所^ ^ 面，以防止後續製作之钿Μ彻人+千等體底材10上表 造成尖ϋ 介電層12間發生擴散現象而 :成大峰效應。^後’藉著使用化學電鑛⑹ =，platlng; ECP)製程，可沉 材10、介電層12、與阻障層"上，且填充於上述 4 ’如第二圖所示’使用化學機械研磨（CMP)f 程，移除位於介電層12上方的部份銅層16，以 口中的銅鑲嵌結構1 8。接著，可开3点一,疋義4於開 於銅鑲嵌結構18與介電層12的上+面層（SlN)2〇 表面。一般來說，此氮化 第5頁 579571 五、發明說明（3) 矽層20除了可在後續製程中， 可用來防止銅鑲嵌結構18 ^為蝕刻停止層使用外，亦 是由於銅原子在氧化物中、二原子發生擴散現象。特別 介電層1 2使用氧化材料構 f與擴散能力極強，是以當 中的銅原子沿著週圍介t I，經常會造成銅鑲嵌結構1 8 外，除了使用氮:產生擴散現象。此 dm—)外，亦可應：i 停止層的功能。 匕夕材枓來產生抗擴散與蝕刻 因此 結構1 8後 續相關的 再沉積介 22與氮化 18。然後 為層間連 並且同樣 表面。 :::前=半導體底材製程中，&定義出銅鑲嵌 曰先形成上述的氮化矽層20或碳化矽層，再繼 ‘程。如第四圖所示，在沉積氮化矽層2〇後，可 電層22於氮切⑽上表面，並依序㈣介電層 矽層20、，而形成接觸孔以曝露出部份銅鑲嵌結構 ，再重複上述相關步驟，依序形成阻障層2 4與作 線（via)使用的銅鑲嵌結構26於介電層22之中， >儿積氮化石夕層2 8於介電層2 2、銅鑲嵌結構2 6的上 但值得注意的是’形成於上述開口圖案表面的T a n阻 P早層14與24 ’往往會使銅銀搬結構18與26的阻值昇高，而 降低了導電性。特別是當元件尺寸不斷縮小時，由於所製 作的銅金屬連線尺寸亦大幅減少，因此由阻障層所導致的 電性下降便更加凸顯。另外，對不同金屬層間的氮化石夕層

I 第6頁 ymn 五、發明說明（4) 20與28而言，罝傯古 變得更為嚴重，而=絲介電係數也使得元件間的寄生電容 積體電路操作性能纖凡，間電訊傳遞速率下降，並導致 散層的厚度，來提ί 。疋以如何縮減上述阻障層與抗擴 與抗擴散層的势作幵。路疋件效能，甚或完全取消阻障層 課題。 已成為當前半導體製程中相當重要的 發明目的及概述： 法，的在提供一種製作銅鑲敌結構之方 擴散層，並且有製程中的TaN阻障層、以及SiN抗 )了有效的防止銅原子擴散。 ^ 1 φ Μ —斤一目的在提供一種銅鑲嵌結構的相關製 氮化開口圖案的側壁，並且在銅鑲嵌結構表 面y ’可達到防止銅原子擴散之目的。 本么明揭路了一種在半導體底材上製造銅鑲嵌結構之 方法1首先，形成介電層於半導體底材上。並蝕刻介電 層，以=成開口圖案於介電層中，而曝露出部份半導體底 材。接著，進行氮化程序以便在開口圖案的表面上形成氮 化表fj防止後續銅原子的擴散效應。其中，上述氮化 程序是在雨壓環境中通入氮氣或NJJ3、心〇，並進行無特 定方向（less directional)的電漿處理，而在介電層的側

IEM 第7頁 579571 五、發明說明（5) 壁上，形成氮化表層。然後，進行化學電鍍反應以形成銅 層於半導體底材上’且填充於開口圖案中。再對半導體底 材進行化學機械研磨程序，以移除位於介電層上表面之部 份銅層，且定義銅鑲嵌結構於開口圖案中。隨後，形成銅 金屬矽化層於銅鑲嵌結構上表面，而防止銅原子發生擴散 效應。其中，形成上述銅金屬矽化層是在溫度約300至 C，且充滿SiH4的環境中進行熱回火（anneal)程序，而使 銅鑲嵌結構與矽原子發生反應，並在銅鑲嵌結構的表面， 形成銅金屬矽化層。 發明詳細說明： 材5〇Ί第四^ ’首先提供一具<1〇〇>晶向之單晶石夕底 材5。-般而言，其它種類之半導體材料，諸如石申化鎵 =:arride)、鍺(一ium)或是位於絕緣層上 Π μ S〇I)皆可作為此處的 本發由於半導體底材表面的特性對 t月而吕，並不會造成特別的影 擇<110〉或<111〉。 疋以其日日向亦可選 接著可在半導體底材50上形成第 絕緣作用。此處要說明的是在 入：：2以產生 導體底材50上已製作了積體電路以前’半 動元件、與週圍電路等等。換丄+而各式主動元件、被 寺4換5之，在此半導體底材50的

第一介電展52 各式所需的功能層與材料層。至於上述的 CORAL·、Si"iK ，在較佳的實施例中，可選擇諸如BD、

值）的材料來製、HSQ、Nanoglass等具有低介電值（K 接著，可μ 刻程序，而二傳統微影技術，對第一介電層52進行蝕 底材50 &卜ί義開口圖案54於其中，並曝露出部份半導體 士；面。—般而言，在定義上述開口圖案54時， 荦至電層52上形成光阻層，並轉移光罩上開口圖 二介電芦5曰2、隹三接著，再利用光阻層作為蝕刻罩冪，對第 圖崇〜I ^仃蝕刻程序，而定義開口圖案54於其中。在 二結二。凡^ ，可將光阻層移除，而形成如第四圖中所示 可對開口圖案5 4的側壁部份，在温度約3 0 0至 C進仃氮化處理（nitridize)，而形成氮化側壁56。 如此，可藉著氮化側壁56的形成，而防止後續製作的銅芦 與第-介電層52間發生擴散現象造成尖峰效應。在較佳^ 施例中，上述的氮化程序是在高壓環境中通人氮氣⑷、 NH3或N20並進行無特疋方向（less directional)的電漿 處理γ以便在第一介電層52的側壁上，形成具有阻障層效 果的氮化側壁5 6。一般而言，可控制氮化側壁5 6的厚度 1 0 0至2 0 0埃之間，而達到防止銅原子擴散的效果。

579571 五、發明說明（7) 明參第五圖’在完成上述的氮化程序後，可形成銅 晶種層（Cu seeding iayer)58於開口圖案54的表面上。亦 即，形成銅晶種層58於第一介電層52的侧壁與曝露的半導 體底材50上表面。在較佳實施例中，此銅晶種層58可使用 熟知技術，諸如物理氣相沉積法（physical vap〇r deposition; PVD)、濺鍍法等類似製程而形成，且其厚度 大約在5 0 0至1 5 0 0埃之間。 接著了將半體底材5 0沉浸於硫酸銅溶液中，以進 行化學電鍍（ECP)反應，而形成銅層6〇於銅晶種層“表 面，且填充於開口圖案54之中。其中，藉著將銅晶種層58 電性連接至一電源之陰極，而使位於硫酸銅溶液中之銅離 =進行還原反應，並沉積於銅晶種層58之表面。亦即，藉 著進行電鍍程序，可使銅原子沉積於銅晶種層58表面，^ 形成所需的銅層6 0。一般而言，所製作的銅層6 〇在填充完 整個開口圖案54後，仍會持續的沉積，而覆蓋住整個 介電層52上表面。 # 然後，如第六圖所示，可對半導體底材5〇進行化學 械研磨程序（CMP)，以移除位於第一介電層52 钺 份銅層60，並定義銅鑲嵌結構62於開口圖案54中'一/p 言，所形成的銅鑲嵌結構62除了作為金屬連線圖案又 2根據需要作為介電層間銅連線（v丨a )、或作為銅導電插、 土 Piug)使用。隨後，形成銅金屬矽化物64於鋼鑲嵌結構

579571 五、發明說明（8) 表面上，以產生防止銅原子擴散之功能。 中，可在溫度約3〇〇至4〇(rc，且充滿SiH4的環二列 熱回火（anneal)程序，使銅鑲嵌結構62與矽原子 仃一 :膜；在銅鑲嵌結構62的表層㈣，形成銅金屬么生丄 P边後，士口第七圖所示，形成第二介電層66於 層52與銅金屬石夕化層64之上，且利用熟知的微 丄電 術’ f第二介電層66中依序形成溝渠開口68與接觸二 而曝露出部份銅金屬矽化層64上表面。然後，再 程序，而使溝渠開口68與接觸孔70的表面，產生所一 =氮化表層72。如此，可藉著此氮化表層72來取代傳統： 程中的TaN阻障層，而達到防止銅原子擴散之目的。、衣 請 時形成 溝渠開 磨程序 連線結 熱回火 化層78 76而言 完全包 參照第 銅溝渠 口 6 8與 移除多 構76中 程序， 。如此 ，週邊 覆，而 八圖，接 結構74與 接觸孔70 餘的銅金 的銅原子 而在銅溝 ，對雙重 的氮化表 有效的防 著再進行 銅連線結 之中。相 屬後，為 發生擴散 渠結構7 4 鑲嵌的銅 層72與銅 止銅原子 上述化 構76， 同的， 了防止 現象， 的表面 溝渠結 金屬石夕 可能的 學電鍍 於第二 在進行 銅溝渠 可再使 上，形 構74與 化層78 擴散效 程序，以同 介電層66的 化學機械研 結構7 4與銅 用S i H4進行 成銅金屬石夕 銅連線結構 ，正可將其 應0 579571 五、發明說明（9) 來製作銅鑲嵌結構 銅金屬石夕化物來取 散層（an t i -d i f f us 化石夕膜層其高介電 。亦即，藉著使用 製作銅金屬矽化物 原子擴散。是以， 較薄的厚度來沉積 程允許時，甚至可 藉著銅金屬矽化物 ’具有相當多的 代傳統製程中的 ion layer)，是 係數所導致的電 本發明方法，於 於銅鑲嵌結構表 傳統製程中的氮 ’而降低寄生電 取消氮化石夕、碳 來取代。 使用本發明的方法 好處。首先，由於使用 氮化矽、碳化矽等抗擴 以上述由於氮化矽、碳 各問題，可充份的解決 化學機械研磨程序後， 面，便可有效的防止銅 化石夕、碳化石夕層，可以 各的發生。並且，當製 化矽層的製程，而完全 其f，在本發明中由於可經由氮化程序，而使開口圖 案側壁虱化，並產生防止銅原子擴散效果。是以可取傳 諸如TaN材料的阻障層。如此，將可免除傳統阻 ^層仏成銅鑲欲結構阻值上昇之問題。因此’藉著本發明 虱化側壁的應用，傳統阻障層將可以較薄的厚度來沉積， 而提高後續銅鑲嵌結構的導電特性。並且，當製程允許’ 時，甚至可取消阻障層的製程，而完全以氮化開口表層 方法來取代。 曰 本發明雖以一較佳實例闡明如上，然其並非用以限定 本發明精神與發明實體，僅止於此一實施例爾。對熟2 ^ 領域技藝者，在不脫離本發明之精神與範圍内所作之修 改’均應包含在下述之申請專利範圍内。

第12頁 J//i 圖式簡單說明 藉由以下詳細之描 - 上述内容及此項發明之諸; 第一圖為半導體晶 半導體底材上形成開口圖接顯示根據傳統技術在 之步驟，· 依序》儿積阻障層與鋼層於其中 第一圖為半導體曰 銅鑲==形成據傳統技術在 銅鑲嵌結構：ί::以驟顯示根據傳統技術在 開 '圖案i : ί ::::截面圖’顯示根據本發明形成 口側壁進：:义：：片之截面圖，顯示根據本發明對開 第處理而形成氮化表層之步驟； 鑲嵌結構：行矽里曰片’顯示根據本發明對銅 步驟； 在，、表面形成銅金屬矽化層之 鑲嵌結構上二=:; H，顯示根據本發明在銅 氮化表層於其間之步驟;及義“開口與接觸孔’且形成 溝準體晶片之截面圖，顯示根據本發明在銅 溝渠尨構表面形成銅金屬矽化層之步驟。 圖號對照表 第13頁 579571

第14頁 圖式簡單說明 半導體底材 10 介電層1 2 阻障層14 銅層16 銅镶欲結構 18 氮化矽層2 0 介電層22 阻障層2 4 銅錶欲結構 26 氮化矽層2 8 半導體底材 50 第一介電層52 開口圖案54 氮化側壁5 6 銅晶種層5 8 銅層6 0 銅錶嵌結構 62 銅金屬^夕化物6 4 第二介電層 66 溝渠開口 68 接觸孔7 0 氮化表層72 銅溝渠結構 74 銅連線結構7 6 銅金屬矽化層7 8

Claims (1)

1. 579571 六、申請專利範圍 方、去1 •兮一種在半導體底材上製造铜鑲嵌（damascene)結構之 决’该方法至少包括下列步驟： 形成介電層於該半導體底材上； 出部層，以形成開口圖案於該介電層中，並曝露 ® ^份該半導體底材； =氮化程序’使位於該開口圖案中之該介電層表面與 成氮化表層’以防止後續銅原子的擴散效應； 進仃化學電鏟（ECP)反應以形成鋼層於該半導體底材 上’且填充於該開口圖案中； 入對該半導體底材進行化學機械研磨程序，以移除位於該 =電層上表面之部份該銅層，且定義銅鑲嵌結構於該 案中；且 形成銅金屬矽化層於該銅鑲嵌結構上表面，而防止銅原 子發生擴散效應。 2 ·>、如申清專利範圍第1項之方法，其中在形成該介電層 於該半導體底材上之前，更包括形成各式元件或材料層於該 半導體底材上之步驟。 3. 如申請專利範圍第1項之方法，其中在進行上述化學 電鍍程序前，先形成銅晶種層於該開口圖案表面上。 4. 如申請專利範圍第3項之方法，其中上述之化學電鍍 程序是將該半導體底材沉浸於硫酸銅溶液中，並夢著將兮銅

   % 15 I ' '-- 579571 六、申請專利範圍 晶種層電性連接至陰極導線，以便位於硫酸銅溶液中之銅離 子，吁還原並沉積於該銅晶種層表面。 5 ·如申請專利範圍第1項之方法，其中上述介電層之材 料可選擇BD、CORAL、SiLK、Flare、HSQ、Nanoglass 或其任 意組合。 6.如申請專利範圍第1項之方法，其中上述氮化程序是 在高壓環境中通入氮氣（n2)、nh3、或％0，並進行無特定方 向（less directional)的電漿處理，而在該介電層的侧壁 上，形成該氮化表層。 7·如申請專利範圍第1項之方法，其中上述之氮化表層 具有約100至200埃的厚度。 8 ·如申清專利範圍第1項之方法，其中形成上述銅金屬 矽化層是在溫度約300至4〇〇。(：，且充滿“扎的環境中進行熱 回火（anneal)程序，而使該銅鑲嵌結構與矽原子發生反應， 並在该銅鑲嵌結構的表面，形成該銅金屬矽化層。 、9· 種在半導體底材上製造銅鑲嵌（damascene)結構之 方法，該方法至少包括下列步驟： 形成介電層於該半導體底材上； 蝕刻該介電層，以形成開口圖案於該介電層中，並曝露

   第16頁 579571 六、申請專利範圍 出部份該半導體底材； 進行氮化程序，使位於該開口圖崇 氮氣反應而形成氮化表層，以防止德^ 以；丨電層表面與 進行化學電鍍（ECP)反應以形成钿只、，5原子的擴散效應； 上，且填充於該開口圖案中；且 今篮底材 對該半導體底材進行化學機械研磨 介雷β μ本品·>加八外加a 矛序 W移除位於該 案中。 疋義銅鑲肷結構於該開口圖 10·如申请專利範圍第9項之方法，其中在定Α 鑲嵌結構後，可形成銅金屬矽化層於該銅鑲嵌結構義上表面5， 而防止銅原子發生擴散效應。 urn青專利範圍第10項之方法，其中形成上述銅金 屬矽化層是在溫度約300至400 t，且充滿SiH4的環境中進行 熱回火（anneal)程序，而使該銅鑲嵌結構與矽原子發生反 應，並在該銅鑲嵌結構的表面，形成該銅金屬矽化層。 其中上述氮化程序 ’並進行無特定方 在該介電層的側壁 12·如申請專利範圍第9項之方法， 是在高壓環境中通入氮氣（N2)、！^3或\〇 向（less directional)的電漿處理，而 上，形成該氮化表層。 13· 如申請專利範圍第9項之方法 其中上述之氮化表

   第17頁 579571 六、申請專利範圍 層具有約100至200埃的厚度。 第18頁