TW573331B - Strengthened window-type semiconductor package - Google Patents

Strengthened window-type semiconductor package Download PDF

Info

Publication number
TW573331B
TW573331B TW91123404A TW91123404A TW573331B TW 573331 B TW573331 B TW 573331B TW 91123404 A TW91123404 A TW 91123404A TW 91123404 A TW91123404 A TW 91123404A TW 573331 B TW573331 B TW 573331B
Authority
TW
Taiwan
Prior art keywords
semiconductor package
substrate
wafer
patent application
conductive material
Prior art date
Application number
TW91123404A
Other languages
English (en)
Inventor
Shiann-Tsong Tsai
Wen-Sheng Su
Kuen-Huang Chen
Chin-Hsing Lin
Yu-Ming Hsu
Original Assignee
United Test Ct Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Test Ct Inc filed Critical United Test Ct Inc
Priority to TW91123404A priority Critical patent/TW573331B/zh
Application granted granted Critical
Publication of TW573331B publication Critical patent/TW573331B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

573331 五、發明說明（1) [發明領域] 本發明係有關一種 構強化之開窗型半導體 體封裝件中之晶片的機 [背景技術說明] 開窗型半導體封裝件，尤指一種結 封裝件，其係得增進承載於該半導 械強度（Mechanical Strength)。 開窗型半導體封襄件係採用先進之 在於基板開設有至少一書办甘1 0日β从丁八锊徵 貝牙基板之開孔’使晶片以覆蓋續 二=之方Γ接置於基板上，並藉形成於該開孔中之銲線電 連接至该基板。此種封裝結構之優點係得縮短銲線長 又’因而有效增進晶片與基板間之電性傳遞及性能。 習知開窗型球柵陣列（Window-Type Ball Grid
Array ’ WBGA)半導體封裝件卜如第4圖所示，係使用一基 板1 〇 ’其具有一上表面i 〇 〇及一相對之下表面1 〇 1，並開設 有一貫穿基板1 0之開孔1 〇2。一晶片丨丨係以面朝下 (Face-Down)方式接置於基板1〇之上表面1〇〇上，使晶片^ 之作用表面1 1 0朝向並覆蓋開孔1 〇 2，而令形成於該作用表 面1 1 0上之銲墊1 1 1外露於該開孔1 〇 2中。多數銲線丨2係形 成於開孔1 0 2中且銲接至晶片i i之銲墊1 η，以使晶片j 作用表面1 1 〇藉銲線1 2電性連接至基板1 0之下表面1 〇 1。然 後’ 一下封裝膠體13以印刷（Printing)方式形成於基板1〇 之下表面1 0 1上並填充至開孔1 〇 2中，係用以包覆銲線1 2。 一上封裝膠體14以模壓（Molding)方式形成於基板10之上 表面1 0 0上，係用以包覆晶片1卜最後，多數銲球丨5係植 接於基板1 0之下表面1 〇 1上不影響下封裝膠體1 3之區域，
16818.ptd 第7頁 573331 五、發明說明（2) 且作為半導體封t件1之輸入/輸出（Input/Output，I/O) 端以電性連結晶片11至外界裝置如印刷電路板（p r i n ^ e d Circuit Board，未圖示）。 然而，由於上封裝膠體1 4 (以樹脂化合物如環氧樹脂 製成）與晶片1 1 (直接接觸上封裝膠體1 4 )之熱膨脹係數 (Coefficient of Thermal Expansion， CTE)不同，在高 溫環境如上封裝膠體14固化（Curing )或後續熱循環之情況 下，尤其晶片1 1之角落或邊緣部位會經歷較大來自上封裝 膠體14之熱應力（Stress)而易產生裂損（Crack)，且裂損 現象可能蔓延至晶片11其他部位；此種情形尤易見於較長 或較大之晶片且較為嚴重，而使製成封裝產品之品質及信 賴性受損。 [發明概述] 本發明之主要目的在於提供一種結構強化之開窗型半 $體封裝件’得增進承載於該半導體封裴件中之晶片的機 械強度，以避免晶片產生裂損。 為達成上揭及其他目的，本發明揭露一種結構強化之 型半‘體封裝件，包括：一基板，具有一上表面及一 對之下表面，且開設有至少一貫穿該上、下表面之開 ，至少一晶片，具有一作用表面及一相對之非作用表 ，該晶片之作用表面接置於該基板之上表面上並覆蓋該 —孔，使该作用表面上之電性區外露於該基板之開孔中； :不ί導電性材料，敷設於該晶片上除作用表面外之部’ ，夕數在干線，形成於該基板之開孔中，用以電性連接該
第8頁 ΙΜ l68^.ptd 573331 五、發明說明（3) - 晶片之電性區至該基板之下表面；—上封裝膠體，形成於 該基板之上表面上，用以包覆該晶片及該不具導電性材、 料，一下封裝膠體，形成於該基板之下表面上並填充至該 開孔中，用以包覆該銲線；以及多數銲球，植接於該基板 之下表面上不影響該下封裝膠體之區域。 、上述半導體封裝件具有諸多優點。使用不具導電性材 =以於$成上封|膠體^包覆晶#，得增進晶片之機械強 度且提供晶片緩衝功效以因應後續熱應力作用；因此，在 面溫環境如上封裝膠體固化或後續熱循環之情況下，得避 免強化之晶片（尤其於通常經歷較大熱應力之角落或邊緣 部位）產生裂損，❿能保全晶片之結構完整，並破保半導 體封裝件之品質及信賴性。 [發明之詳細說明] 以下配合所附之第1 A至1 e、2及3圖詳細說明本發明所 揭露之結構強化之開窗型半導體封裝件之實施例。 第一實施例 、 實施例之半導體封裝件 第1 A至1 E圖顯示本發明之第 2之製程步驟。 如第1A圖所示，首先，製備—基板片（Substrate Plate)20,其係由多數基板21整合而成，相鄰基板21以圖 中虛線分界。各基板21具有一上表面2丨〇及一相對之下表 面2 1，並開設有至少一貫穿上、下表面2丨〇、2丨丨之開孔 212。基板片20主要由習知樹脂材料如環氧樹脂（Ep〇xy Resin)、聚亞醯胺（Polyimide)、BT(Bismaleimide
16818.ptd 第9頁 573331 五、發明說明（4) T r i a z i n e )樹脂、F R - 4樹脂等製成。 如第1 B圖所示，接置至少一晶片2 2於各基板2 1之上表 面2 1 0上。晶片2 2係具有一佈設有多數電子元件及電路（未 圖示）以及銲墊2 2 1之作用表面2 2 0及一相對之非作用表面 2 2 2，使晶片2 2之作用表面2 2 0黏設於對應之基板2 1的上表 面2 1 0上並覆蓋開孔2 1 2，而令形成於作用表面2 2 0上之銲 墊221外露於開孔21 2中。 接著，復如第1 B圖（第1 B圖之下半部係其上半部之上 視圖）所示，敷設一不具導電性材料2 3，較佳一具彈性材 料，至晶片2 2上除作用表面2 2 0外之部位，以使不具導電 性材料2 3完全覆蓋各基板2 1上所接置之晶片2 2但不含作用 表面2 2 0。 不具導電性材料2 3得以模板印刷（Stencil-Printing) 方式敷設，其係使用一習知模板（未圖示）而選擇性地印刷 不具導電性材料2 3於晶片2 2上。由於模板印刷技術係屬習 〜於此不予贅述。再者’習知點膠（D i s p e n s i n g )技術亦 传用於敷設不具導電性材料2 3。須知，其他適用於不具導 電性材料2 3之方法或製程亦為本發明之範疇所涵蓋。 然後，如第ic圖所示，進行一銲線（Wire —B〇nding)作 =以於各基板2 1之開孔2 〇 2中形成多數銲線2 4如金線，其 B # 1于線2 4係銲接至晶片2 2之作用表面2 2 0上的銲墊2 2 1以 遠i!應之基板21的下表面2 1 1，以使晶片2 2藉銲線2 4電性 $接至基板2卜 或者，不具導電性材料2 3得於銲線製程完成後敷設，
573331 五、發明說明（5) 換言之，於晶片2 2接置於各基板2 1上並形成供電性連接之 銲線2 4後，再敷設不具導電性材料2 3至晶片2 2上。不具導 電性材料2 3之敷設較佳於後續用以包覆銲線2 4之印刷製程 前進行。 & 接著，進行一印刷作業以於各基板2 1之下表面2 11上 形成一下封裝膠體2 5，使下封裝膠體2 5填充至對應之基板 2 1的開孔2 1 2並包覆對應之銲線2 4。由於印刷技術係屬習 知’於此不予贅述。 如第1 D圖所示，進行一模壓作業以於基板2丨之上表面 2 1 0上形成一上封裝膠體2 6，使上封裝膠體2 6包覆住所有 曰曰片2 2及不具導電性材料2 3。上封裝膠體2 5得由一習知樹 脂化合物如環氧樹脂製成。 或者，亦得使不具導電性材料2 3之頂部外露出上封裝 膠體2 6，因而降低上封裝膠體2 6之厚度以縮減整體结構尺 寸。 然後，進行一植球（Bal 1-Impiantat i〇n)作業以植接 多數銲球2 7於各基板2 1之下表面2 1 1上不影響下封裝膠體 2 5之區域。銲球2 7之高度Η係大於下封裝膠體2 5突出基板 21之下表面21 1的厚度Τ，即Η>Τ。銲球27得作為輸出/輸入 (Input/Output，I/O)端以電性連接晶片22至外界裝置如 印刷電路板（Printed Circuit B0ard，未圖示）。 最後，如第1E圖所示，進行一切單（singulati〇n^ 業以沿第1 D圖所示之虛線切割上封裝膠體2 6與基板片2 〇， 使各基板2 1分離以形成多數半導體封裝件2。
16818.ptd
第11頁 J / J J J 丄 五、發明說明（6) 上述半導體封裝件2呈 (但具彈性）材料23以於來、$请夕優點。使用不具導電性 得增進晶片22之機械強‘ f 2裝膠體26前包覆晶片22， 續熱應力作用；因此，^古晶片22緩衝功效以因應後 後續熱循環之情況下，得1溫每境如上封裝膠體2 6固化或 經歷較大熱應力之角落；晶片列， 晶片22之結構完整，並確 生裂知，而能保全 性。 夺篮封裝件2之品質及信賴 苐二實施合1 第2圖顯不本發明之望— 構相：道故相同元件以相同於心n之結 半導體封裝件2,不同於上述半導f = 1號不之。 於，曰η w , I千¥體封裝件2之處在 而=片22之非作用表面222未以不具導 而外路’因此，不具導電性材料23 材枓23。覆 2 2 3而不含作用盘非你用矣而9 〇 n ”、是日日片2 2之側面 片22之二Λ 2 222’但充分地覆蓋晶 不4 =邊緣部位。晶片22之非作用表面222外露使 封；件Ϊ減少不具導電性材料23之用量而降低半導體 了 f件2之生產成本。 第三實履复 第3圖顯示本發明之第三實施例之半導體封裝件2,， 件2，：： ^封裝件2”與上述第二實施例之半導體封裝 、同處在於，晶片2 2之非作用表面2 2 2係進一步外
573331 五、發明說明（7) 露出上封裝膠體2 6，因此，晶片2 2之非作用表面2 2 2未以 不具導電性材料2 3或上封裝膠體2 6包覆，而得直接與大氣 接觸以助於散逸晶片2 2運作時產生之熱量，故有效增進半 導體封裝件2 ’’之散熱效率。再者，晶片2 2之非作用表面 2 2 2外露使上封裝膠體2 6之厚度降低，因而得縮減整體封 裝結構尺寸。 惟以上所述者，僅係用以說明本發明之具體實施例而 已，並非用以限定本發明之可實施範圍，舉凡熟習該項技 藝者在未脫離本發明所指示之精神與原理下所完成之一切 等效改變或修飾，仍應皆由後述之專利範圍所涵蓋。
16818.ptd 第13頁 573331 圖式簡單說明 [圖式簡單說明] 第1 A至1 E圖係本發明之第一實施例之半導體封裝件之 製造過程示意圖； 第2圖係本發明之第二實施例之半導體封裝件之剖視 圖， 第3圖係本發明之第三實施例之半導體封裝件之剖視 圖；以及 第4圖係一習知半導體封裝件之剖視圖。 [元件符號說明] 1 半導體封裝件 10 基板 100 上表面 101 下表面 102 開孔 11 晶片 110 作用表面 111 銲墊 12 銲線 13 下封裝膠體 14 上封裝膠體 15 鲜球 2 半導體封裝件 20 基板片 21 基板 210 上表面 211 下表面 212 開孔 22 晶片 220 作用表面 221 銲墊 222 非作用表面 223 側面 23 不具導電性材料 24 銲線 25 下封裝膠體 26 上封裝膠體 27 銲球 Η 高度 Τ 厚度
16818.ptd 第14頁

Claims (1)

  1. 9 573331 六、申請專利範圍 1. 一種結構強化之開窗型半導體封裝件，係包括： 一基板，具有一上表面及一相對之下表面，且開 設有至少一貫穿該上、下表面之開孔； 至少一晶片，具有一作用表面及一相對之非作用 表面，該晶片之作用表面接置於該基板之上表面上並 覆蓋該開孔，使該作用表面上之電性區外露於該基板 之開孔中； 一不具導電性材料，敷設於該晶片上除作用表面 外之部位； 多數銲線，形成於該基板之開孔中，用以電性連 接該晶片之電性區至該基板之下表面； 一上封裝膠體，形成於該基板之上表面上，用以 包覆該晶片及該不具導電性材料；以及 一下封裝膠體，形成於該基板之下表面上並填充 至該開孔中，用以包覆該銲線。 2. 如申請專利範圍第1項之半導體封裝件，復包括：多數 銲球，植接於該基板之下表面上不影響該下封裝膠體 之區域。 3. 如申請專利範圍第1項之半導體封裝件，其中，該不具 導電性材料係具彈性。 4. 如申請專利範圍第1項之半導體封裝件，其中，該不具 導電性材料係完全覆蓋住該晶片上除作用表面外之部 位。 . 5. 如申請專利範圍第1項之半導體封裝件，其中，該不具
    16818.ptd 第15頁 573331 六、申請專利範圍 導電性材料之頂部係外露出該上封裝膠體。 6. 如申請專利範圍第1項之半導體封裝件，其中，該晶片 之非作用表面係外露出該不具導電性材料。 7. 如申請專利範圍第1項之半導體封裝件，其中，該晶片 之非作用表面係外露出該上封裝膠體。 8. 如申請專利範圍第1項之半導體封裝件，其中，該不具 導電性材料係以印刷（P r i n t i n g )方式敷設。 9 .如申請專利範圍第1項之半導體封裝件，其中，該不具 導電性材料係以點膠（D i s p e n s i n g)方式敷設。 1 Ο .如申請專利範圍第1項之半導體封裝件，其中，該晶片 之電性區上形成有多數銲墊，使該銲墊與該銲線銲接 〇 1 1.如申請專利範圍第1項之半導體封裝件，其中，該上封 裝膠體係以模壓方式製成。 1 2 .如申請專利範圍第1項之半導體封裝件，其中，該下封 裝膠體係以印刷方式製成。 1 3 .如申請專利範圍第2項之半導體封裝件，其中，該銲球 之高度係大於該下封裝膠體突出該基板下表面之厚度
    16818.ptd 第16頁
TW91123404A 2002-10-11 2002-10-11 Strengthened window-type semiconductor package TW573331B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW91123404A TW573331B (en) 2002-10-11 2002-10-11 Strengthened window-type semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW91123404A TW573331B (en) 2002-10-11 2002-10-11 Strengthened window-type semiconductor package

Publications (1)

Publication Number Publication Date
TW573331B true TW573331B (en) 2004-01-21

Family

ID=32734255

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91123404A TW573331B (en) 2002-10-11 2002-10-11 Strengthened window-type semiconductor package

Country Status (1)

Country Link
TW (1) TW573331B (zh)

Similar Documents

Publication Publication Date Title
JP5011115B2 (ja) マルチチップリードフレーム半導体パッケージ
JP3619773B2 (ja) 半導体装置の製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
TW510034B (en) Ball grid array semiconductor package
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JP5543086B2 (ja) 半導体装置及びその製造方法
TW565918B (en) Semiconductor package with heat sink
US6869824B2 (en) Fabrication method of window-type ball grid array semiconductor package
JP4228457B2 (ja) 電子モジュール及び電子機器
US6825064B2 (en) Multi-chip semiconductor package and fabrication method thereof
KR20010068289A (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
US6879030B2 (en) Strengthened window-type semiconductor package
TW200532872A (en) Method for fabricating window ball grid array semiconductor package
US6822337B2 (en) Window-type ball grid array semiconductor package
JP4206779B2 (ja) 半導体装置の製造方法
TW573331B (en) Strengthened window-type semiconductor package
JP3628991B2 (ja) 半導体装置及びその製造方法
TW591727B (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
JP4038021B2 (ja) 半導体装置の製造方法
TW200412659A (en) Semiconductor package with heat dissipating structure
JP2011061055A (ja) 半導体装置の製造方法
TWI837585B (zh) 半導體裝置及半導體裝置之製造方法
TWI232562B (en) Window-type ball grid array semiconductor package
TWI401777B (zh) 具開口之基板之晶粒堆疊封裝結構及其封裝方法
TW563234B (en) Multi-chip semiconductor package and fabrication method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees