TW573274B - Data processing device and memory card using data processing device - Google Patents

Data processing device and memory card using data processing device Download PDF

Info

Publication number
TW573274B
TW573274B TW90131799A TW90131799A TW573274B TW 573274 B TW573274 B TW 573274B TW 90131799 A TW90131799 A TW 90131799A TW 90131799 A TW90131799 A TW 90131799A TW 573274 B TW573274 B TW 573274B
Authority
TW
Taiwan
Prior art keywords
data
processing device
read
arithmetic processing
control signal
Prior art date
Application number
TW90131799A
Other languages
English (en)
Inventor
Hiroo Nakano
Original Assignee
Tokyo Shibaura Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co filed Critical Tokyo Shibaura Electric Co
Application granted granted Critical
Publication of TW573274B publication Critical patent/TW573274B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol

Description

經濟部中央標準局貝工消費合作社印製 573274 8682pif.doc/008 A7 ____B7___ 五、發明説明(I ) i明領域 本發明是關於一種含有中央運算處理裝置(central processing unit,CPU)與記憶體(memory)並藉由資料匯流 排(data bus)進行中央運算處理裝置與記憶體之間的資料 (data)傳送的資料處理裝置,尤其是記憶卡(memory card), 特別是關於防止在資料匯流排土所傳送之資料內容被外界 所得知的資料處理裝置。 再者,與本案關連最深之技術內容係爲本案於2000_ 12-28所提申之日本專利第2000-400828號申請案。 發明背景 - 一般而言,在內藏有中央運算處理裝置之記憶卡等的 資料處理裝置中,於中央運算處理裝置之命令處理時之消 耗電力係依據命令之種類,或命令所使用之具有若干差異之 資料而定。因此,此消耗電力之差異可藉由觀察例如是資 料處理裝置之供應電源電流之變化,即可輕易地分析得到 中央運算處理裝置之動作。 當中央運算處理裝置對記憶體內之秘密資料進行管 理、處理之際,中央運算處理裝置於特定時間所進行之秘 密資料的處理,會具有極易發生秘密資料洩漏於外界的危 險性。 因此在習知之資料處理裝置中,消耗電力之差異會有 極易將秘密資料洩漏於外界的危險性。 發明槪述 本發明之目的係爲解決上述問題,提供一種資料處理 4 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X297公釐) ——.II:——豐------^------· (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 573274 8682pif.doc/008 ------_ 五、發明説明(>) 裝置以防止秘密資料洩漏於外部。 本發明提供一種資料處理裝置,係包括由運算處理裝 置、記憶裝置、資料匯流排、假資料發生電路所構成。運 算處理裝置至少具有由其他裝置讀取資料的讀取週期期 間,及對其他裝置寫入資料的寫入週期期間。記憶裝置係 用以進行與運算處理裝置之間的資料授受。資料匯流排係 連接於運算處理裝置與記憶裝置之間。假資料發生電路係 與資料匯流排連接’分別於讀取週期期間與寫入週期期間 之相互間、寫入週期期間與讀取週期期間之相互間、二個 的讀取週期期間之相互間及二個的寫入週期期間之相互間 的期間內發生假資料。 本發明再提供〜種資料處理裝置,係包括由運算處理 裝置、記憶裝置、資料匯流排、假電路所構成。運算處理 裝置至少具有由其他裝置讀取資料的讀取週期期間,及對 其他裝置寫入資料的寫入週期期間。記憶裝置係用以進行 與運算處理裝置之間的資料授受。資料匯流排係連接於運 算處理裝置與記填裝置之間。假電路係與資料匯流排連 接,分別於讀取週期期間與寫入週期期間之相互間、寫入 週期期間與讀取週期期間之相互間、二個的讀取週期期間 之相互間及二個的寫入週期期間之相互間的期間內之消耗 電力之動作。 本發明提供一種記憶卡,係包括由運算處理裝置、記 憶裝置、資料匯流排、存取電路、假資料發生電路所構成。 運算處理裝置至少具有由其他裝置讀取資料的讀取週期期 5 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---.-----0^------ir------0 (請先閲讀背面之注意事項再填寫本頁) 573274 A7 8 6 8 2pif.doc/008 B7 ___ 五、發明説明(、) 間’及對其他裝置寫入資料的寫入週期期間。記憶裝置係 用以進行與運算處理裝置之間的資料授受。資料匯流排係 連接於運算處理裝置與記憶裝置之間。存取電路係與資料 匯流排連接’用以將外部之資料輸出至資料匯流排上,並 將資料匯流排之資料輸出至外部。假資料發生電路係與資 料匯流:排連接’分別於讀取週期期間與寫入週期期間之相 互間、寫入週期期間與讀取週期期間之相互間、二個的讀 取週期期間之相互間及二個的寫入週期期間之相互間的期 間內發生假資料。 本發明再提供一種記憶卡,係包括由運算處理裝置、 記憶裝置、資料匯流排、存取電路、假電路所構成。運算 處理裝置至少具有由其他裝置讀取資料的讀取週期期間, 及對其他裝置寫入資料的寫入週期期間。記憶裝置係用以 進行與運算處理裝置之間的資料授受。資料匯流排係連接 於運算處理裝置與記憶裝置之間。存取電路係與資料匯流 排連接,用以將外部之資料輸出至資料匯流排上,並將資 料匯流排之資料輸出至外部。假電路係與資料匯流排連 接,分別於讀取週期期間與寫入週期期間之相互間、寫入 週期期間與讀取週期期間之相互間、二個的讀取週期期間 之相互間及二個的寫入週期期間之相互間的期間內之消耗 電力之動作。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細 說明如下: 6 ——.-I:——f-------^------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 573274 8682pif.doc/008 A/ _B7__ 五、發明説明(A ) 圖式之簡單說明 第1圖所示爲本發明之第一較佳實施例之資料處理裝 置之全體結構的方塊圖。 第2圖所示爲第1圖之資料處理裝置之動作之一實例 的時間圖。 第3圖所示爲第1圖之資料處理裝置之動作之與第2 圖之實例相異之另一實例的時間圖。 第4圖所示爲第1圖之控制信號發生電路之具體結構 之一實例的電路圖。 第5圖所示爲第4圖之控制信號發生電路之局部信號 波形的信號波形圖。 第6圖所示爲本發明之第二較佳實施例之資料處理裝 置之全體結構的方塊圖。 第7圖所示爲應用本發明之第一較佳實施例之資料處 理裝置之記憶卡的方塊圖。 、 第8圖所示爲應用本發明之第二較佳實施例之資料處 理裝置之記憶卡的方塊圖。 圖式之標記說明= 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) OOh,FFh,xxh ··資料 ίο :資料處理裝置 11 :中央運算處理裝置 12 :記憶體 12A :唯讀記憶體 12B :隨機存取記憶體 7 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 573274 A7 B7 8682pif.doc/008 五、發明説明(匕) 12C :可電除且可程式唯讀記憶體 13 :位址匯流排 14 :資料匯流排 15 :讀取信號線(讀取控制線) 16 :寫入信號線(寫入控制線) 17 :匯流資料夾 18,31,32,33,35 :電路 19 :假資料發生電路 2〇 :電源端子 21 :接地端子 22 :信號存取端子 23 :假電路 30 :記憶卡 34 ··反轉 A ’ B ·圖案 CLK :時脈信號 GND :接地電壓 RESET :復原信號 tdl,td2 :延遲時間 Vcc :電源電壓 較佳實施例之詳細說明 第1圖所示爲本發明之第一較佳實施例之資料處理裝 置之全體結構的方塊圖。在資料處理裝置10內係設有中 央運算處理裝置11、記憶體I2、位址匯流排(address 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ---------—I (請先閲讀背面之注意事項再填窝本頁) -訂- 經濟部中央標準局貝工消費合作社印褽 573274 A7 B7 經濟部中央標準局員工消費合作社印製 8 6 8 2pif. doc/008 發明説明(6) bus)13、資料匯流排14、讀取(read)信號線15、寫入(wrhe) 信號線16、匯流資料夾(bus folder)17、控制信號發生的 電路18以及假資料(pseudo data)發生電路19。 中央運算處理裝置11係以各種命令爲基準進行運算 處理。記憶體12係用以記憶預備資料,當中央運算處理 裝置11進行運算處理之際的讀取週期之期間中,會讀取 預先記憶於記憶體丨2中之資料以供應給中央運算處理裝 置11使用。而在寫入週期之期間中,會將對應中央運算 處理裝置11之運算處理結果的資料供應給記憶體12,並 寫入此資料。 中央運算處理裝置11與記憶體12之間藉由位址匯流 排13、資料匯流排14、讀取信號線15、寫入信號線16 而相互連接。 位址匯流排13係於中央運算處理裝置11自記億體12 讀出存取(access)於記憶體12之記憶資料之際,或是將來 自中央運算處理裝置11之資料寫入記憶體12之際,會以 被指定之位址對記憶體位址的方式進行傳送。 資料匯流排14係用以對中央運算處理裝置11與記憶 體12之間所授受之資料進行傳送。由於通常資料匯流排 14有其較大負荷容量的存在,因此,爲驅動此較大的負 荷容量,而於中央運算處理裝置11及記憶體12之各自的 界面(interface)上設有匯流排驅動電路。 讀取信號線15係於讀取週期之期間,在中央運算處 理裝置11存取記億體12之際,讀取存取於記憶體12之 9 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 573274 B682pif.d〇c/〇〇8 A7 B7 五、發明説明(")) 記憶資料之際,傳送讀取控制信號。 寫入信號線16係於寫入週期之期間,在中央運算處 理裝置11存取記憶體12之際,將來自中央運算處理裝置 11之資料寫入記憶體12之際,傳送寫入控制信號。 再者,通常在資料匯流排14上會連接有匯流資料夾 17。此資料匯流夾17係具有暫時保存資料匯流排Μ上所 傳送之資料的機能。 經濟部中央標準局貝工消費合作社印袈 (請先閲讀背面之注意事項再填寫本頁) 上述讀取控制信號及寫入控制信號係供給控制信號發 生電路18。此控制信號發生電路18係接收於讀取信號線 15及寫入信號線16上所傳遞之讀取控制信號及寫入控制 信號’再檢測於控制信號發生電路18上藉由讀取控制信 號及寫入控制信號之變化並發生控制信號。然而,在控制 信號發生電路18中所發生之控制信號係提供給假資料發 生電路19。此假資料發生電路19例如是由亂數資料發生 電路所構成。以於假資料發生電路19中發生對應上述控 制信號且由不特定亂數資料所構成的假資料,再輸出至資 料匯流排14中。爲使假資料發生電路19之輸出可導致在 存在有大量負荷容量之情形下驅動資料匯流排14,因此, 在此假資料發生電路19之界面上也設有與中央運算處理 裝置Π及記憶體12相同的匯流排驅動電路。 而且,在上述資料處理裝置10上係設置有提供電源 電壓Vcc及接地電壓GND的電源端子20及接地端子21, 或用以授收外界與資料處理裝置10之間的存取信號的多 個信號存取端子22。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 573274 A7 B7 8682pif.doc/008 五、發明説明(¥ ) 接著,由上述結構所構成之資料處理裝置之動作係以 第2圖之時間圖(timing chart)進行說明。而且,第2圖之 時間圖所示係爲中央運算處理裝置11存取記憶體12之 際,即讀取自記憶體12之記憶資料之後至將來自中央運 算處理裝置Π之資料寫入記憶體12之間的情形之實例。 再者,在第2圖中,各信號之起始値分別爲「1」之水平, 當變爲「〇」之水平時則意指有動作。 首先,在讀取週期之期間內,中央運算處理裝置11 對記憶體12進行存取之際,讀取控制信號會降至「0」之 水平。當接收此信號之後,來自中央運算處理裝置11所 輸出於位址匯流排13上傳送從對應位址之位置所讀出之 資料至記億體12中。其後,將從記憶體12所讀出之讀出 資料輸出。於資料匯流排14上所輸出之資料係在所定之 時間下所拿進中央運算處理裝置Π之資料。 此後,從記憶體12所讀出之讀出資料係暫時保持於 匯流排資料夾Π中。從記憶體12之資料輸出動作於經過 此期間之後即停止。而且,設於記憶體12之匯流排驅動 電路,當停止資料之輸出動作時,會變成輸出高阻抗 (imppedance)之狀態。 讀取控制信號降低至「0」水平,資料匯流排14上之 資料係爲拿進中央運算處理裝置11之資料,當讀取週期 期間結束之後,於控制信號發生電路18中會發生控制信 號。藉由此控制信號之提供,假資料發生電路19會開始 動作,而生成亂數資料。此亂數資料係作爲假資料而輸出 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) ---------- (請先閲讀背面之注意事項再填寫本頁) 訂 中 央 標 準 局 Ά 工 消 费 合 作 社 印 裝 573274 A7 B7 8682pif.doc/008 五、發明説明(q ) 至資料匯流排14上。 此後,資料匯流排14上之資料也與讀取時相同,暫 時保持於匯流排資料夾17中。來自假資料發生電路19之 假資料輸出動作於經過此期間之後即停止。而且,設於假 資料發生電路19之匯流排驅動電路係成爲輸出高阻抗之 狀態。 接著,於寫入週期期間中,爲將資料寫入記憶體12 中,寫入控制信號會降低至「〇」之水平。在此情形下, 進行將來自中央運算處理裝置11之資料寫入記憶體12的 同時,係對位址匯流排13上所輸出之指定之記憶體12之 位置進行寫入。 其後,由中央運算處理裝置11所輸出之寫入用資料 係於指定之時間寫入記憶體12之指定位置。 之後,由中央運算處理裝置Π所輸出之寫入用資料 係暫時保持於匯流排資料夾17中。從中央運算處理裝置 11之資料輸出動作於經過此期間之後即停止。而且,設 於中央運算處理裝置11之匯流排驅動電路係變成輸出高 阻抗之狀P。 寫入控制信號降低至「〇」水平,資料寫入記憶體12 而完成寫入週期期間之後,與先前之讀取時之情形相同, 於控制信號發生電路18中會發生控制信號。藉由此控制 信號之提供,假資料發生電路19會開始動作,而生成亂& 數資料。然而,此亂數資料係作爲假資料而輸出至資料匯 流排14上。 --------------ir------φ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 573274 A7 B7 B682pif.doc/008 五、發明説明(r) (請先閲讀背面之注$項再填寫本頁) 此後,資料匯流排14上之資料也與讀取時相同,暫 時保持於匯流排資料夾17中。來自假資料發生電路19之 假資料輸出動作於經過此期間之後即停止。而且,設於假 資料發生電路19之匯流排驅動電路係成爲輸出高阻抗之 狀態。 於前述之第1圖之資料處理裝置中,介於中央運算處 理裝置11與記憶體12之間的資料匯流排I4於讀取週期 期間或寫入週期期間之間所傳送本來的資料之際,在假資 料發生電路19所生成之假資料會輸出於資料匯流排14 上。 第3圖所示係爲在第1圖所示之資料處理裝置中,來 自記憶體12之通常資料與秘密資料連續讀出之情形的時 間圖。 讀取圖案A係於讀取例如是OOh (h所示係爲16進 位之資料)之秘密資料之前,係爲與讀取〇〇h之通常資料 相同的情形。讀取圖案B則爲讀取〇〇h之通常資料之後 再讀取FFh之秘密資料的情形。 經濟部中央標準局負工消费合作社印裝 在讀取圖案A之情形時,由於通常資料與秘密資料 係爲相同的資料,因此當秘密資料之讀取之際,設於記憶 體I2之匯流排驅動電路所消耗之電力大體上不會有變 化。對此,改爲讀取圖案B之情形時,由於通常資料與 秘密資料之各位元資料(bit data)係爲完全相異之資料,因 此,在讀取秘密資料之際,設於記億體12之匯流排驅動 電路所消耗之電力會有較大之變化。此時,可於外部觀測 本紙張尺度適用中國國家標準(CNS ) A4現 經濟部中夬標準局貝工消費合作社印製 573274 8 6 8 2pif.doc/ 0 0 8 A/ _B7___ 五、發明説明(丨、) 電源電壓之電流變化,以調查位於通常資料傳遞時與秘密 資料傳遞時之間的電源電壓之電流變化的相關關係,即有 極高之可能性分析出資料匯流排Η上所傳遞的秘密資 料。同樣也可以讀出FFh以外之秘密資料。 在本較佳實施例中,請參照第3圖所示,在通常資料 之讀取與秘密資料讀取之間,於資料匯流排14上輸出假 資料(假資料以xxh表示,且XX係爲任意的理論水平)。 由於假資料係爲隨機(random)發生的,因此,調查位於通 常資料傳遞時與秘密資料傳遞時之間的電源電壓之電流變 化的相關關係時,無法由其相關關係得知秘密資料。因此, 本較佳實施例之資料處理裝置可以防止秘密資料之洩漏。 再者,在日本專利特開平8-249239號公報中,雖然 揭露在資料處理裝置中設有亂數資料發生電路。然而,其 亂數資料發生電路所發生之亂數資料係於資料匯流排上傳 送至中央運算處理裝置,中央運算處理裝置再使用此亂數 資料進行運算處理。因此,在此公報所記載之資料處理裝 置中,其亂數資料實爲正規資料的一部份,並於讀取週期 期間內藉由資料匯流排傳送至中央運算處理裝置。亦即, 與上述較佳實施例中之在讀取週期期間或寫入週期期間之 後發生假資料並輸出至資料匯流排之方式不同。在讀取週 期期間內藉由資料匯流排傳送亂數資料之情形下,亂數資 料係與本來的資料一同顯示,因此,可藉由分析將其前後 資料之間的關係而取得相關資料。 再者’於上述較佳實施例中,對藉由資料匯流排14 14 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) :ir (請先閲讀背面之注意事項再填寫本頁) 573274 A7 B7 8682pif.doc/〇〇8 五、發明説明((1) 於中央運算處理裝置11與記億體12之間傳送本來資料, 並於讀取週期期間與寫入週期期間之後、或讀取週期期間 與寫入週期期間之間,於後假資料發生電路19發生假資 料,並輸出至資料匯流排14的情形進行說明。此至少籍 由資料匯流排14於中央運算處理裝置11與記憶體12之 間,分別於讀取週期期間與寫入週期期間傳送本來資料的 2個動作週期期間的相互間。也可以分別於讀取週期期間 與寫入週期期間的相互間、寫入週期期間與讀取週期期間 的相互間、2個的讀取週期期間的相互間、以及2個寫入 週期期間的相互間,於假資料發生電路19發生假資料, 並輸出至資料匯流排14上。 例如,使用第2圖進行動作之說明,在此係以中央運 算處理裝置11對記憶體12進行存取,當讀出記憶體12 之記憶資料之後,將來自中央運算處理裝置Π之資料寫 入記憶體12之情形爲例。然而,參照第3圖所示,即可 輕易推知連續進行多次讀取動作的情形或是連續進行多次 寫入動作情形,因此,省略對此類情形之說明。 第4圖所示係爲第1圖中之控制信號發生電路18之 具體電路結構之一實例。此電路係由輸入有讀取控制信號 及寫入控制信號的OR電路31、輸出有將此〇R電路31 的輸出延遲所定期間之第1延遲信號的延遲電路32、輸 出有將此第1延遲信號延遲所定期間之第2延遲信號的延 遲電路33、輸出有將第1延遲信號反轉之第1延遲反轉 信號的反轉34、以及輸入有第2延遲信號及第1延遲反 --------------ir------0 {請先閲讀背面之注意事項再填寫本頁) 經濟部中央摞準局負工消費合作社印裝 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) 經濟部中央標準局貝工消費合作社印裝 573274 8 6 8 2pif.doc/ 0 0 8 A7 B7 五、發明説明() 轉信號的OR電路35所構成。 第5圖所示係爲第4圖之控制信號發生電路18之局 部信號波形的時間圖。在第5圖中tdl、td2係爲延遲電 路32、33之信號延遲時間。 在讀取週期期間或寫入週期期間中,讀取控制信號或 寫入控制信號降低至「〇」水平,之後,再返回「1」水平, 之後,經過延遲電路32之延遲時間tdl之後將控制信號 活性化。更甚之,之後,經過延遲電路33之延遲時間td2 之後將控制信號非活性化。 然而,控制信號發生電路1之電路結構並不以第4圖 所示爲限,也可以是在必要之際檢測讀取控制信號及寫入 控制信號之變化並以此發生控制信號的結構。 第6圖所示係爲本發明之第二較佳實施例之資料處理 裝置的全體結構的方塊(block)圖。 此較佳實施例中之資料處理裝置與第1圖所示之第一 較佳實施例之差異點係係爲以假電路替換假資料發生電路 的設計。因而,與第1圖相對應之部位以同一符號表示, 並省略其說明。以下,針對與第1圖之相異點進行說明。 假電路23係控制對應控制信號發生電路18所發生之 控制信號的動作,於動作時會消耗計算(count)時脈(dock) 信號之際的電力。此假電路23例如是由計算電路或移位 寄存器(shift register)等的結構。 在此較佳實施例中,於讀取週期期間或寫入週期期間 之相互間,於介於中央運算處理裝置11與記憶體12之間 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X297公釐〉 ------ir------φ (請先閲讀背面之注意事項再填寫本頁) 573274 A7 B7 8 6 8 2pif.doc/008 五、發明説明(|v ) (請先閲讀背面之注意Ϋ項再填寫本頁) 的資料匯流排14上傳送本來資料,由於假電路^會_ 而消耗電力’因此於中央運算處理裝置U與記憶體^之 間所授受之含有秘密資料的本來2組資料的傳送時,因期 間的假電路之動作,而使各個情形下之消耗電^有差異^ 爲此,調查假電路23之動作時與秘密資料傳遞時之 間的電源電壓之電^變化之相關關係,則無法由宜相關關 係得知秘密資料。因此,本較佳實施例之資料處理裝置可 以防止秘密資料的洩漏。 第7圖所示係爲第1圖所示之資料處理裝置之應用於 記憶卡之情形的全體結構的方塊圖。而且,對應第i圖之 部位以同一符號表示並省略其說明。 在記億卡30內設有中央運算處理裝置u、記憶體12、 匯流資料夾17、控制電路18、假資料發生電路19、周邊 邏輯(logic)電路31、類比(analogue)電路32等。再者,前 述之位址匯流排13、讀取控制線15及寫入控制線16在 此係以持有所定位元數之1個位址/存取信號匯流排33表 示。 經濟部中央標準局負工消費合作社印製 周邊邏輯電路31係用以接收由記憶卡30外部所輸入 之復原(reset)信號RESET或時脈信號CLK,以供給給記 憶卡30內之各電路,藉由外部I/O而進行資料匯流排14 之內部與外部之間的資料授受。 前述記憶體12係由例如是圖示之唯讀記憶體 (ROM)12A、隨機存取記憶體(RAM)12B、可電除且可程 式唯讀記憶體(EEPROM)12C所構成。 本紙張尺度適用中國國家標準(CNS ) Α4说格(210X297公釐) 573274 8 6 8 2pif. doc/ 0 0 8 A7 B7 -- --- 五、發明説明(P ) (請先閲讀背面之注意事項再填寫本頁} 類比電路32係將記憶體l2內之可電除且可程式唯讀 記憶體12C動作之際,從外部電源電壓Vcc發生必要之 各種電壓,以供給可電除且可程式唯讀記憶體12C使用。 前述秘密資料例如是預先記億於可電除且可程式唯讀記憶、 體12C內。 在上述記憶卡之結構中,由唯讀記憶體12A、隨機存 取記憶體12B、可電除且可程式唯讀記憶體12C讀出通 常的資料。此後,當讀出預先記憶於可電除且可程式唯讀 記憶體12C之秘密資料之情形時,於通常資料之讀出期 間與秘密資料之讀出期間之間,將假資料輸出於資料匯流 排14上。爲此,於在第一較佳實施例之說明相同,可以 得到防止秘密資料洩漏的效果。 第8圖所示係爲第6圖所示之資料處理裝置之應用於 記憶卡之情形的全體結構的方塊圖。而且,對應第6圖之 部位以同一符號表示並省略其說明。 經濟部中央梯準局貝工消費合作社印繁 在記憶卡30內設有中央運算處理裝置1卜記憶體12、 匯流資料夾17、控制電路18、假電路23、周邊邏輯電路 31、類比電路32等。再者,前述之位址匯流排13、讀取 控制線15及寫入控制線16在此係以持有所定位元數之1 個位址/存取信號匯流排33表示。 周邊邏輯電路31,與第7圖之情形相同,係用以接 收由記憶卡30外部所輸入之復原信號RESET或時脈信號 CLK,以供給給記憶卡30內之各電路,藉由外部I/O而 進行資料匯流排14之內部與外部之間的資料授受。 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X297公董) 573274 ⑼82…·™8 B7 —. - ---------—- 五、發明説明((Θ 前述記憶體12,與第7圖之情形相同,係由例如是 唯讀記憶體12A、隨機存取記憶體12B、可電除且可程式 唯讀記憶體12C所構成。 類比電路32,與第7圖之情形相同’係於可電除且 可程式唯讀記憶體12C動作之際,從外部電源電壓Vcc 發生必要之各種電壓。 在上述記憶卡之結構中,由唯讀記憶體12A、隨機存 取記憶體12B、可電除且可程式唯讀記憶體12C讀出通 常的資料。此後,當讀出預先記億於可電除且可程式唯讀 記憶體12C之秘密資料之情形時,於通常資料之讀出期 間與秘密資料之讀出期間之間,使假電路23動作,以消 耗電力。爲此,於在第二較佳實施例之說明相同’可以得 到防止秘密資料洩漏的效果° 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 --------------ir (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印裝 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 573274 8682pif.doc/008 A8 B8 C8 D8 六 _I___ 經濟部中央標準局員工消費合作社印製 申請專利範圍 1. 一種資料遽理裝置,包括: 一運算處理裝置,至少具有由一其他裝置讀取資料的 一讀取週期期間,及對該其他裝置寫入資料的一寫入週期 期間; 一記憶裝置,係用以進行與該運算處理裝置之間的資 料授受; 一資料匯流排,連接於該運算處理裝置與該記憶裝置 之間;以及. 一假資料發生電路,與該資料匯流排連接,分別於該 讀取週期期間與該寫入週期期間之相互間、該寫入週期期 間與該讀取週期期間之相互間、二個的該讀取週期期間之 相互間及二個的該寫入週期期間之相互間的期間內發生一 假資料。 2. 如申請專利範圍第1項所述之資料處理裝置,其中 該假資料發生電路所發生之該假資料包括亂數資料。 3. —種資料處理裝置,包括: 一運算處理裝置,用以進行一運算處理; 一記憶裝置,係用以進行與該運算處理裝置之間的資 料授受;’ 一資料匯流排,連接於該運算處理裝置與該記憶裝置 之間; 一讀取信號線,連接於該運算處理裝置與該記憶裝置 之間; 一寫入信號線,連接於該運算處理裝置與該記憶裝置 20 (請先閲讀背面之注 --- 意事項再填寫- 裝-- 本頁) 訂- .4 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 29>7公釐) 經濟部中央標準局員工消費合作社印製 573274 六、申請專利範圍 之間; 一控制信號發生電路,與該讀取信號線及該寫入信號 線連接,並發生檢測於該讀取信號線及該寫入信號線上所 傳遞之一讀取控制信號或一寫入控制信號的變化的一控制 信號;以及 一假資料發生電路,與該控制信號發生電路連接以接 收該控制信號,且與該資料匯流排連接以發生對應該控制 信號之一假資料,並將該假資料輸出至該資料匯流排。 4. 如申請專利範圍第3項所述之資料處理裝置,其中 該假資料發生電路所發生之該假資料包括亂數資料。 5. —種資料處理裝置,包括: 一運算處理裝置,至少具有由一其他裝置讀取資料的 一讀取週期期間,及對該其他裝置氣入資料的·-寫入週期 期間; 一記憶裝置,係用以進行與該運算處理裝置之間的資 料授受; 一資料匯流排,連接於該運算處理裝置與該記憶裝置 之間;以及 一假電路,與該資料匯流排連接,分別於該讀取週期 期間與該寫入週期期間之相互間、該寫入週期期間與該讀 取週期期間之相互間、二個的該讀取週期期間之相互間及 二個的該寫入週期期間之相互間的期間內之消耗電力之動 作。 6·如申請專利範圍第5項所述之資料處理裝置,其中 21 本紙張尺度適用中國國) A4規格(210X297公釐) """""" (請先閲讀背面之注意事項再填寫本頁) f裝· 訂· 573274 六、申請專利範圍 該假電路包括計算電路。 7.如申請專利範圍第5項所述之資料處理裝置,其中 該假電路包括移位寄存器電路。 t一種資料處理裝置,包括: 一運算處理裝置,用以進行一運算處理; 一記憶裝置,係用以進行與該運算處理裝置之間的資 料授受; 一資料匯流排,.連接於該運算處理裝置與該記憶裝置 之間; 一讀取信號線,連接於該運算處理裝置與該記憶裝置 之間; 一寫入信號線,連接於該運算處理裝置與該記憶裝置 之間; 一控制信號發生電路,與該讀取信號線及該寫入信號 線連接,並發生檢測於該讀取信號線及該寫入信號線上所 傳遞之一讀取控制信號或一寫入控制信號的變化的一控制 信號;以及 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 一假電路,與該控制信號發生電路連接以接收該控制 信號,且與該資料匯流排連接,發生對應該控制信號之消 耗電力之動作。 9. 洳申請專利範圍第8項所述之資料處理裝置,其中 該假電路包括計算電路。 10. ί□申請專利範圍第8項所述之資料處理裝置,其 中該假電路包括移位寄存器電路。 22 本紙張尺度適用中國國家標準(CNS )八4規格(210X29*7公釐) 573274 六、申請專利範圍 11. 一種記憶卡,包括: 一運算處理裝置,至少具有由一其他裝置讀取資料的 一讀取週期期間,及對該其他裝置寫入資料的一寫入週期 期間; \ 一記憶裝置,係用以進行與該運算處理裝置之間的資 料授受; 一資料匯流排,連接於該運算處理裝置與該記憶裝置 .之間; 一存取電路,與該資料匯流排連接,用以將一外部之 資料輸出至該資料匯流排上,並將該資料匯流排之資料輸 出至該外部;以及 一假資料發生電路,與該資料匯流排連接,分別於該 讀取週期期間與該寫入週期期間之相互間、該寫入週期期 間與該讀取週期期間之相互間、二個的該讀取週期期間之 相互間及二個的該寫入週期期間之相互間的期間內發生一 假資料。 12. 如申請專利範圍第11項所述之記憶卡,其中該 假資料發生電路所發生之該假資料包括亂數資料。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 、13. —種記憶卡,包括: 一運算處理裝置,用以進行一運算處理; 一記憶裝置,係用以進行與該運算處理裝置之間的資 料授受; 一資料匯流排,連接於該運算處理裝置與該記憶裝置 之間;' 、 23 未紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 573274 A8 B8 C8 D8 8682pif.doc/008 申請專利範圍 一存取電路,與該資料匯流排連接,用以將一外部之 資料輸出至該資料匯流排上,並將該資料匯流排之資料輸 出至該外部; 一讀取信號線,連接於該運算處理裝置與該記憶裝置 之間; 一寫入信號線,連接於該運算處理裝置與該記憶裝置 之間; 一控制信號發生電路,與該讀取信號線及該寫入信號 線連接,並發生檢測於該讀取信號線及該寫入信號線上所 傳遞之一讀取控制信號或一寫入控制信號的變化的一控制 信號;以及 一假資料發生電路,與該控制信號發生電路連接以接 收該控制信號,且與該資料匯流排連接以發生對應該控制 信號之一假資料,並將該假資料輸出至該資料匯流排。 14. 如申請專利範圍第13項所述之記憶卡,其中該 假資料發生電路所發生之該假資料包括亂數資料。 15. —種記憶卡,包括: 一運算處理裝置,至少具有由一其他裝置讀取資料的 一讀取週期期間,及對該其他裝置寫入資料的一寫入週期 期間; 一記憶裝置,係用以進行與該運算處理裝置之間的資 料授受; z 一資料匯流排,連接於該運算處理裝置與該記憶裝置 之間; 24 (請先閲讀背面之注意事項再填寫本頁) 中 央 標 準 局 貝 費 合 作 社 印 製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 573274 A8 B8 C8 D8 8682pif.doc/ 008 申請專利耗圍 一存取電路,與該資料匯流排連接,用以將一外部之 資料輸出至該資料匯流排上,並將該資料匯流排之資料輸 出至該外部;以及 (請先閲讀背面之注意事項再填寫本頁) 一假電路,與該資料匯流排連接,分別於該讀取週期 期間與該寫入週期期間之相互間、該寫入週期期間與該讀 取週期期間之相互間、二個的該讀取週期期間之相互間及 二個的該寫入週期期間之相互間的期間內之消耗電力之動 作。 16·如申請專利範圍第I5項所述之記憶卡,其中該 假電路包括計算電路。 17·如申請專利範圍第15項所述之記憶卡,其中該 假電路包括移位寄存器電路。 18. —種記憶卡,包括: 一運算處理裝置,用以進行一運算處理; 一記憶裝置,係用以進行與該運算處理裝置之間的資 料授受; 一資料匯流排,連接於該運算處理裝置與該記憶裝置 之間; 經濟部中央標準局貝工消費合作社印製 一存取電路,與該資料匯流排連接,用以將一外部之 資料輸出至該資料匯流排上,並將該資料匯流排之資料輸 出至該外部; 一讀取信號線,連接於該運算處理裝置與該記憶裝置 之間; 一寫入信號線,連接於該運算處理裝置與該記憶裝置 25 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X297·公釐) 573274
    申請專利範圍 之間; 一控制信號發生電路,與該讀取信號線及該寫入信號 線連接,並發生檢測於該讀取信號線及該寫入信號線上所 傳遞之一讀取控制信號或一寫入控制信號的變化的一控制 信號;以及 一假電路,與該控制信號發生電路連接以接收該控制 信號,且與該資料匯流排連接 耗電力之動作。 19. 如申請專利範圍第18 假電路包括計算電路。 20. 如申請專利範圍第18 假電路包括移位寄存器電路。 發生對應該控制信號之消 項所述之記憶卡,其中該 項所述之記憶卡,其中該 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW90131799A 2000-12-28 2001-12-21 Data processing device and memory card using data processing device TW573274B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000400828A JP3977592B2 (ja) 2000-12-28 2000-12-28 データ処理装置

Publications (1)

Publication Number Publication Date
TW573274B true TW573274B (en) 2004-01-21

Family

ID=18865346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90131799A TW573274B (en) 2000-12-28 2001-12-21 Data processing device and memory card using data processing device

Country Status (7)

Country Link
US (1) US7533275B2 (zh)
EP (1) EP1220077B1 (zh)
JP (1) JP3977592B2 (zh)
KR (1) KR100486808B1 (zh)
CN (1) CN1230734C (zh)
DE (1) DE60128323T2 (zh)
TW (1) TW573274B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1553500A1 (en) * 2004-01-07 2005-07-13 Deutsche Thomson-Brandt Gmbh Method and apparatus for indication of valid data
US8065532B2 (en) * 2004-06-08 2011-11-22 Hrl Laboratories, Llc Cryptographic architecture with random instruction masking to thwart differential power analysis
JP4594665B2 (ja) * 2004-07-09 2010-12-08 三菱電機株式会社 耐タンパ対策回路の評価装置、耐タンパ対策回路の評価方法、信号生成回路、信号生成方法、耐タンパ性評価装置及び耐タンパ性評価方法
TWI263431B (en) * 2004-09-22 2006-10-01 Inst Information Industry Data encryption system and method
KR101311963B1 (ko) 2007-08-06 2013-09-26 삼성전자주식회사 파워 어택으로부터 안전하게 데이터를 쓰고 읽을 수 있는반도체 메모리 장치 및 그 방법
JP5359603B2 (ja) * 2009-06-25 2013-12-04 セイコーエプソン株式会社 集積回路システム、データ書き込み方法、データ読み出し方法
JP5926655B2 (ja) * 2012-08-30 2016-05-25 ルネサスエレクトロニクス株式会社 中央処理装置および演算装置
JP7177507B2 (ja) * 2020-03-09 2022-11-24 京楽産業.株式会社 遊技機
JP7177503B2 (ja) * 2020-03-09 2022-11-24 京楽産業.株式会社 遊技機
JP7177505B2 (ja) * 2020-03-09 2022-11-24 京楽産業.株式会社 遊技機
JP7177504B2 (ja) * 2020-03-09 2022-11-24 京楽産業.株式会社 遊技機
JP7177506B2 (ja) * 2020-03-09 2022-11-24 京楽産業.株式会社 遊技機

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8201847A (nl) * 1982-05-06 1983-12-01 Philips Nv Inrichting voor het beschermen tegen onbevoegd uitlezen van in een geheugen te memoriseren programmawoorden.
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
JPH02242327A (ja) * 1989-03-15 1990-09-26 Oki Electric Ind Co Ltd 乱数発生装置
FR2728369B1 (fr) 1994-12-19 1997-01-31 Sgs Thomson Microelectronics Procede et dispositif pour accroitre la securite d'un circuit integre
JPH0926917A (ja) 1995-07-11 1997-01-28 Ekushingu:Kk メモリ装置
DE19642560A1 (de) 1996-10-15 1998-04-16 Siemens Ag Elektronische Datenverarbeitungsschaltung
FR2776410B1 (fr) * 1998-03-20 2002-11-15 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
EP1084543B1 (en) * 1998-06-03 2008-01-23 Cryptography Research Inc. Using unpredictable informaion to minimize leakage from smartcards and other cryptosystems
DE19850721A1 (de) * 1998-11-03 2000-05-18 Koninkl Philips Electronics Nv Datenträger mit Verschleierung des Stromverbrauchs
JP2000165375A (ja) * 1998-11-30 2000-06-16 Hitachi Ltd 情報処理装置、icカード
FR2787900B1 (fr) * 1998-12-28 2001-02-09 Bull Cp8 Circuit integre intelligent
JP2000285094A (ja) 1999-03-31 2000-10-13 Kawasaki Steel Corp Eeprom内蔵マイクロコンピュータ
FR2793904B1 (fr) * 1999-05-21 2001-07-27 St Microelectronics Sa Procede et dispositif de gestion d'un circuit electronique
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry
FR2796738B1 (fr) * 1999-07-22 2001-09-14 Schlumberger Systems & Service Micro-controleur securise contre les attaques en courant
FR2808360B1 (fr) * 2000-04-28 2002-06-28 Gemplus Card Int Procede de contre mesure dans un microcircuit mettant en oeuvre le procede et carte a puce comportant ledit microcircuit

Also Published As

Publication number Publication date
JP3977592B2 (ja) 2007-09-19
DE60128323D1 (de) 2007-06-21
US20020084333A1 (en) 2002-07-04
JP2002202916A (ja) 2002-07-19
DE60128323T2 (de) 2008-01-10
EP1220077B1 (en) 2007-05-09
KR20020055422A (ko) 2002-07-08
CN1362662A (zh) 2002-08-07
US7533275B2 (en) 2009-05-12
CN1230734C (zh) 2005-12-07
KR100486808B1 (ko) 2005-05-03
EP1220077A2 (en) 2002-07-03
EP1220077A3 (en) 2003-07-02

Similar Documents

Publication Publication Date Title
TW573274B (en) Data processing device and memory card using data processing device
TW499795B (en) PCI extended function interface and the PCI device using the same
TW436697B (en) Patching apparatus and method for upgrading modem software code
TW422990B (en) SDRAM clocking test mode
TW434546B (en) A synchronous memory device of a wave pipeline structure
TW550595B (en) Semiconductor memory device having error correction function for data reading during refresh operation
TW527600B (en) Semiconductor memory device which controls sense amplifier for detecting bit line bridge and method of controlling the semiconductor memory device
TW432672B (en) DRAM-mounting semiconductor integrated circuit
TW451458B (en) Semiconductor memory device
TW394900B (en) Emulator and system evaluation device using the same
TW403906B (en) Semiconductor memory device having test mode
TW310391B (en) Semiconductor memory device discriminating method
TW536709B (en) Semiconductor memory and output signal control method and circuit in semiconductor memory
TW530309B (en) Synchronous semiconductor memory device having a function for controlling sense amplifiers
TW394847B (en) Parallel bit test circuit for testing a semiconductor device in parallel bits
JP2000218044A (ja) 携帯用電子ゲーム機器
TW594971B (en) Electronic device, machine and system using the same
TW511278B (en) Semiconductor integrated circuit
TW380225B (en) Semiconductor integrated circuit
TW390019B (en) Semiconductor memory device
TW522309B (en) Data transmission method among buses, bridging apparatus and relevant application system
TW446881B (en) Expandable time sharing bus structure
TW536778B (en) Reference voltage generating method, logic determination process and device for ferroelectric capacitors
TW200506810A (en) Image display control method and image display control apparatus
KR100664852B1 (ko) 2개의 핀을 이용한 시리얼 인터페이스

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees