JP2000285094A - Ｅｅｐｒｏｍ内蔵マイクロコンピュータ - Google Patents
Ｅｅｐｒｏｍ内蔵マイクロコンピュータInfo
- Publication number
- JP2000285094A JP2000285094A JP11091095A JP9109599A JP2000285094A JP 2000285094 A JP2000285094 A JP 2000285094A JP 11091095 A JP11091095 A JP 11091095A JP 9109599 A JP9109599 A JP 9109599A JP 2000285094 A JP2000285094 A JP 2000285094A
- Authority
- JP
- Japan
- Prior art keywords
- eeprom
- mode
- data
- microcomputer
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】ＥＥＰＲＯＭ書き換えプログラムを必要とせ
ず、ハードウエアのみでＥＥＰＲＯＭの書き換えを可能
とする。 【解決手段】外部からの指示で、ＥＥＰＲＯＭ書き換え
か否かのモードを切り換えるモード切換回路と、ＥＥＰ
ＲＯＭ書き換えモード時に、前記ＥＥＰＲＯＭのコント
ロール信号およびＣＰＵのウエイト信号を発生するパル
ス発生回路と、ＣＰＵに対して擬似命令を発生する擬似
命令発生回路とを備え、ＣＰＵが前記擬似命令によりプ
ログラムカウンタをインクリメントさせながら外部のＲ
ＯＭからデータを読み込み、前記コントロール信号によ
り制御しながら前記ＥＥＰＲＯＭに書き込む間、前記ウ
エイト信号によりプログラムカウンタのインクリメント
をウエイトさせるようにして前記ＥＥＰＲＯＭの書き換
えを行うＥＥＰＲＯＭ内蔵マイクロコンピュータを提供
することにより前記課題を解決した。
ず、ハードウエアのみでＥＥＰＲＯＭの書き換えを可能
とする。 【解決手段】外部からの指示で、ＥＥＰＲＯＭ書き換え
か否かのモードを切り換えるモード切換回路と、ＥＥＰ
ＲＯＭ書き換えモード時に、前記ＥＥＰＲＯＭのコント
ロール信号およびＣＰＵのウエイト信号を発生するパル
ス発生回路と、ＣＰＵに対して擬似命令を発生する擬似
命令発生回路とを備え、ＣＰＵが前記擬似命令によりプ
ログラムカウンタをインクリメントさせながら外部のＲ
ＯＭからデータを読み込み、前記コントロール信号によ
り制御しながら前記ＥＥＰＲＯＭに書き込む間、前記ウ
エイト信号によりプログラムカウンタのインクリメント
をウエイトさせるようにして前記ＥＥＰＲＯＭの書き換
えを行うＥＥＰＲＯＭ内蔵マイクロコンピュータを提供
することにより前記課題を解決した。
Description
【０００１】
【発明の属する技術分野】本発明は、ＥＥＰＲＯＭ内蔵
マイクロコンピュータに係り、特に内蔵されたＥＥＰＲ
ＯＭの書き換え技術に関する。
マイクロコンピュータに係り、特に内蔵されたＥＥＰＲ
ＯＭの書き換え技術に関する。
【０００２】
【従来の技術】ＥＥＰＲＯＭ（electrically erasable
ＰＲＯＭ）は、電気的に記憶情報の消去・再書き込みが
可能な不揮発性メモリであり、システムに組み込んだま
ま外部パネルや遠隔操作で情報の変更が可能であるなど
の特徴を生かして、広い分野に使用されている。例え
ば、マイクロプロセッサの他、メモリやインタフェース
回路まで同一チップに集積したいわゆる１チップマイク
ロコンピュータが開発されているが、これのメモリとし
てＥＥＰＲＯＭも用いられるようになっている。従来、
これらのＥＥＰＲＯＭを組み込んだマイクロコンピュー
タシステムにおいて、その内蔵されたＥＥＰＲＯＭの書
き換えは、そのマイクロコンピュータシステムの内部に
ある他のＲＡＭやＲＯＭを利用して行われていた。
ＰＲＯＭ）は、電気的に記憶情報の消去・再書き込みが
可能な不揮発性メモリであり、システムに組み込んだま
ま外部パネルや遠隔操作で情報の変更が可能であるなど
の特徴を生かして、広い分野に使用されている。例え
ば、マイクロプロセッサの他、メモリやインタフェース
回路まで同一チップに集積したいわゆる１チップマイク
ロコンピュータが開発されているが、これのメモリとし
てＥＥＰＲＯＭも用いられるようになっている。従来、
これらのＥＥＰＲＯＭを組み込んだマイクロコンピュー
タシステムにおいて、その内蔵されたＥＥＰＲＯＭの書
き換えは、そのマイクロコンピュータシステムの内部に
ある他のＲＡＭやＲＯＭを利用して行われていた。
【０００３】すなわち、ＥＥＰＲＯＭの書き換えを行う
ためのプログラムを入れたＲＯＭを、製造時にマイクロ
コンピュータシステムに組み込んでおく。また、ＥＥＰ
ＲＯＭに書き込むべきデータを保持しているＲＯＭ（い
わゆる「種ＲＯＭ」と呼ばれるもの）を該システムの外
に用意しておく。そして、ＥＥＰＲＯＭ書き換え時に
は、該システムに内蔵されたＲＯＭに予め入れておいた
プログラムを実行して、該システム外のＲＯＭ（種ＲＯ
Ｍ）からデータを読み込み、一旦、システム内のＲＡＭ
に書き込み、このＲＡＭに書き込んだデータをＥＥＰＲ
ＯＭに書き込むことによって、ＥＥＰＲＯＭの書き換え
を行っていた。
ためのプログラムを入れたＲＯＭを、製造時にマイクロ
コンピュータシステムに組み込んでおく。また、ＥＥＰ
ＲＯＭに書き込むべきデータを保持しているＲＯＭ（い
わゆる「種ＲＯＭ」と呼ばれるもの）を該システムの外
に用意しておく。そして、ＥＥＰＲＯＭ書き換え時に
は、該システムに内蔵されたＲＯＭに予め入れておいた
プログラムを実行して、該システム外のＲＯＭ（種ＲＯ
Ｍ）からデータを読み込み、一旦、システム内のＲＡＭ
に書き込み、このＲＡＭに書き込んだデータをＥＥＰＲ
ＯＭに書き込むことによって、ＥＥＰＲＯＭの書き換え
を行っていた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ようにＥＥＰＲＯＭの書き換えを、システムに内蔵され
たＲＯＭやＲＡＭを用いて行う場合には、ＲＯＭ書き込
みデータはマイクロコンピュータ製造時に決定されるた
め、該ＲＯＭに書き込まれたＥＥＰＲＯＭ書き換えプロ
グラムに不具合があった場合には、マイクロコンピュー
タを再製造しなければならず、多くの日数が必要とされ
るという問題があった。
ようにＥＥＰＲＯＭの書き換えを、システムに内蔵され
たＲＯＭやＲＡＭを用いて行う場合には、ＲＯＭ書き込
みデータはマイクロコンピュータ製造時に決定されるた
め、該ＲＯＭに書き込まれたＥＥＰＲＯＭ書き換えプロ
グラムに不具合があった場合には、マイクロコンピュー
タを再製造しなければならず、多くの日数が必要とされ
るという問題があった。
【０００５】本発明は、前記従来の問題に鑑みてなされ
たものであり、ＥＥＰＲＯＭ書き換えプログラムを必要
とせず、ハードウエアのみでＥＥＰＲＯＭの書き換えを
可能としたＥＥＰＲＯＭ内蔵マイクロコンピュータを提
供することを課題とする。
たものであり、ＥＥＰＲＯＭ書き換えプログラムを必要
とせず、ハードウエアのみでＥＥＰＲＯＭの書き換えを
可能としたＥＥＰＲＯＭ内蔵マイクロコンピュータを提
供することを課題とする。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、マイクロコンピュータに内蔵されたＥＥ
ＰＲＯＭに書き込むべきデータを保持する、マイクロコ
ンピュータの外部のＲＯＭから、データを読み込んで前
記ＥＥＰＲＯＭの書き換えを行うＥＥＰＲＯＭ内蔵マイ
クロコンピュータであって、外部からの指示で、前記Ｅ
ＥＰＲＯＭ書き換えか否かのモードを切り換えるモード
切換回路と、前記モード切換回路からＥＥＰＲＯＭ書き
換えモードを示す信号を受け、前記ＥＥＰＲＯＭのコン
トロール信号およびＣＰＵのウエイト信号を発生するパ
ルス発生回路と、前記モード切換回路からＥＥＰＲＯＭ
書き換えモードを示す信号を受け、ＣＰＵに対して、擬
似命令を発生する擬似命令発生回路と、を備え、ＣＰＵ
が前記擬似命令によりプログラムカウンタをインクリメ
ントさせながら前記外部のＲＯＭからデータを読み込
み、該読み込んだデータを、前記コントロール信号によ
り制御しながら前記ＥＥＰＲＯＭに書き込む間、前記ウ
エイト信号によりプログラムカウンタのインクリメント
をウエイトさせるようにして前記ＥＥＰＲＯＭの書き換
えを行うようにしたことを特徴とするＥＥＰＲＯＭ内蔵
マイクロコンピュータを提供する。
に、本発明は、マイクロコンピュータに内蔵されたＥＥ
ＰＲＯＭに書き込むべきデータを保持する、マイクロコ
ンピュータの外部のＲＯＭから、データを読み込んで前
記ＥＥＰＲＯＭの書き換えを行うＥＥＰＲＯＭ内蔵マイ
クロコンピュータであって、外部からの指示で、前記Ｅ
ＥＰＲＯＭ書き換えか否かのモードを切り換えるモード
切換回路と、前記モード切換回路からＥＥＰＲＯＭ書き
換えモードを示す信号を受け、前記ＥＥＰＲＯＭのコン
トロール信号およびＣＰＵのウエイト信号を発生するパ
ルス発生回路と、前記モード切換回路からＥＥＰＲＯＭ
書き換えモードを示す信号を受け、ＣＰＵに対して、擬
似命令を発生する擬似命令発生回路と、を備え、ＣＰＵ
が前記擬似命令によりプログラムカウンタをインクリメ
ントさせながら前記外部のＲＯＭからデータを読み込
み、該読み込んだデータを、前記コントロール信号によ
り制御しながら前記ＥＥＰＲＯＭに書き込む間、前記ウ
エイト信号によりプログラムカウンタのインクリメント
をウエイトさせるようにして前記ＥＥＰＲＯＭの書き換
えを行うようにしたことを特徴とするＥＥＰＲＯＭ内蔵
マイクロコンピュータを提供する。
【０００７】また本発明は、さらに、前記モード切換回
路は、切り換えモードとして、前記ＥＥＰＲＯＭ書き換
えか否かのモードの他に、書き換え後の前記ＥＥＰＲＯ
Ｍの確認を行うモードを有するとともに、前記ＥＥＰＲ
ＯＭに書き込まれたデータと、前記外部のＲＯＭから読
み込まれたデータとを比較するデータ比較器を有し、前
記ＥＥＰＲＯＭ書き換えの確認を行うことを特徴とする
ＥＥＰＲＯＭ内蔵マイクロコンピュータを提供する。
路は、切り換えモードとして、前記ＥＥＰＲＯＭ書き換
えか否かのモードの他に、書き換え後の前記ＥＥＰＲＯ
Ｍの確認を行うモードを有するとともに、前記ＥＥＰＲ
ＯＭに書き込まれたデータと、前記外部のＲＯＭから読
み込まれたデータとを比較するデータ比較器を有し、前
記ＥＥＰＲＯＭ書き換えの確認を行うことを特徴とする
ＥＥＰＲＯＭ内蔵マイクロコンピュータを提供する。
【０００８】
【発明の実施の形態】以下、本発明に係るＥＥＰＲＯＭ
内蔵マイクロコンピュータについて、添付の図面に示さ
れる好適実施形態を基に、詳細に説明する。
内蔵マイクロコンピュータについて、添付の図面に示さ
れる好適実施形態を基に、詳細に説明する。
【０００９】図１は、本発明の第一実施形態に係る、Ｅ
ＥＰＲＯＭ内蔵マイクロコンピュータの、特に、ＥＥＰ
ＲＯＭの書き換えに係る部分の概略構成の一例を示す回
路図である。図１において、ＥＥＰＲＯＭ内蔵マイクロ
コンピュータ１０は、ＣＰＵ２０、ＥＥＰＲＯＭ３０、
およびＥＥＰＲＯＭ３０の書き換えのための回路とし
て、モード切換回路４０、パルス発生器５０および擬似
命令発生回路６０を有している。また、マイクロコンピ
ュータ１０の外部のＲＯＭ８０には、ＥＥＰＲＯＭ３０
に書き込むべきデータが入っている。
ＥＰＲＯＭ内蔵マイクロコンピュータの、特に、ＥＥＰ
ＲＯＭの書き換えに係る部分の概略構成の一例を示す回
路図である。図１において、ＥＥＰＲＯＭ内蔵マイクロ
コンピュータ１０は、ＣＰＵ２０、ＥＥＰＲＯＭ３０、
およびＥＥＰＲＯＭ３０の書き換えのための回路とし
て、モード切換回路４０、パルス発生器５０および擬似
命令発生回路６０を有している。また、マイクロコンピ
ュータ１０の外部のＲＯＭ８０には、ＥＥＰＲＯＭ３０
に書き込むべきデータが入っている。
【００１０】モード切換回路４０の一例の概略を図２に
示す。図２に示すように、モード切換回路４０は、２つ
のラッチ４２、４４と２つのＡＮＤゲート４６、４８に
よって構成される。システムリセット信号ＲＥＳＥＴ
が、ラッチ４２、４４のイネーブルＧに接続し、モード
切り換え時には、外部入力信号Ａ、Ｂにより、各モード
が決定される。外部入力信号Ａ、Ｂとモードの関係を図
３に示す。図３に示すように、Ａ＝０、Ｂ＝１のとき、
ＥＥＰＲＯＭ３０の内容を一括して消去する消去モード
（ＥＲＡＳＥモード）であり、Ａ＝１、Ｂ＝０のとき、
ＥＥＰＲＯＭ３０の書き換えを行うＰＲＯＧＲＡＭモー
ドである。また、これ以外の、Ａ＝Ｂ＝１及びＡ＝Ｂ＝
０の場合は、通常モードである。
示す。図２に示すように、モード切換回路４０は、２つ
のラッチ４２、４４と２つのＡＮＤゲート４６、４８に
よって構成される。システムリセット信号ＲＥＳＥＴ
が、ラッチ４２、４４のイネーブルＧに接続し、モード
切り換え時には、外部入力信号Ａ、Ｂにより、各モード
が決定される。外部入力信号Ａ、Ｂとモードの関係を図
３に示す。図３に示すように、Ａ＝０、Ｂ＝１のとき、
ＥＥＰＲＯＭ３０の内容を一括して消去する消去モード
（ＥＲＡＳＥモード）であり、Ａ＝１、Ｂ＝０のとき、
ＥＥＰＲＯＭ３０の書き換えを行うＰＲＯＧＲＡＭモー
ドである。また、これ以外の、Ａ＝Ｂ＝１及びＡ＝Ｂ＝
０の場合は、通常モードである。
【００１１】パルス発生器５０の一例の概略を図４に示
す。図４に示すように、パルス発生器５０は、カウンタ
５２、デコーダ５４及びＳＲラッチ５６とから構成され
る。カウンタ５２は、モード切換回路４０にて発生され
るＥＲＡＳＥ、ＰＲＯＧＲＡＭ信号をイネーブルとし、
これらいずれかのモードのときアクティブとなり、内部
システムクロックによってカウンタが回り始めて、カウ
ンタ値がインクリメントされる。デコーダ５４は、この
カウンタ値を必要なファイルサーバにデコードし、ＳＲ
ラッチ５６は、これによりＥＲＡＳＥまたはＰＲＯＧＲ
ＡＭモードのときに、必要なパルス幅の、ＥＥＰＲＯＭ
のコントロール信号ＣＯＮＴＲＯＬおよびＣＰＵ２０の
ウエイト信号ＷＡＩＴを発生する。コントロール信号Ｃ
ＯＮＴＲＯＬはＥＥＰＲＯＭ３０へ、ウエイト信号ＷＡ
ＩＴはＣＰＵ２０へ、それぞれ送られる。
す。図４に示すように、パルス発生器５０は、カウンタ
５２、デコーダ５４及びＳＲラッチ５６とから構成され
る。カウンタ５２は、モード切換回路４０にて発生され
るＥＲＡＳＥ、ＰＲＯＧＲＡＭ信号をイネーブルとし、
これらいずれかのモードのときアクティブとなり、内部
システムクロックによってカウンタが回り始めて、カウ
ンタ値がインクリメントされる。デコーダ５４は、この
カウンタ値を必要なファイルサーバにデコードし、ＳＲ
ラッチ５６は、これによりＥＲＡＳＥまたはＰＲＯＧＲ
ＡＭモードのときに、必要なパルス幅の、ＥＥＰＲＯＭ
のコントロール信号ＣＯＮＴＲＯＬおよびＣＰＵ２０の
ウエイト信号ＷＡＩＴを発生する。コントロール信号Ｃ
ＯＮＴＲＯＬはＥＥＰＲＯＭ３０へ、ウエイト信号ＷＡ
ＩＴはＣＰＵ２０へ、それぞれ送られる。
【００１２】擬似命令発生回路６０の一例の概略を図５
に示す。図５に示すように、擬似命令発生回路６０は、
第一段のマルチプレクサ６２、第二段のマルチプレクサ
６４、アドレスデコーダ６６およびＡＮＤゲート６８か
ら構成される。擬似命令発生回路６０は、ＰＲＯＧＲＡ
Ｍモード時には、ＣＰＵ２０のプログラムカウンタをイ
ンクリメントさせるために、出力信号Ｄout としてＮＯ
Ｐ命令をＣＰＵ２０へ出力する。また、ＰＲＯＧＲＡＭ
終了時には、出力信号Ｄout としてＨＡＬＴ命令を出力
し、ＥＥＰＲＯＭ３０への書き換えを終了する。
に示す。図５に示すように、擬似命令発生回路６０は、
第一段のマルチプレクサ６２、第二段のマルチプレクサ
６４、アドレスデコーダ６６およびＡＮＤゲート６８か
ら構成される。擬似命令発生回路６０は、ＰＲＯＧＲＡ
Ｍモード時には、ＣＰＵ２０のプログラムカウンタをイ
ンクリメントさせるために、出力信号Ｄout としてＮＯ
Ｐ命令をＣＰＵ２０へ出力する。また、ＰＲＯＧＲＡＭ
終了時には、出力信号Ｄout としてＨＡＬＴ命令を出力
し、ＥＥＰＲＯＭ３０への書き換えを終了する。
【００１３】図６に、擬似命令発生回路６０の動作仕様
を示す。図６に示すように、ＰＲＯＧＲＡＭモード時、
アドレスデコーダ６６に入力されるＥＥＰＲＯＭアドレ
スが最終アドレスでない場合には、第一段のマルチプレ
クサ６２を通過したＮＯＰ命令が、第二段のマルチプレ
クサ６４から出力信号Ｄout として出力される。また、
ＰＲＯＧＲＡＭモード時にＥＥＰＲＯＭアドレスが最終
アドレスになった場合には、第二段のマルチプレクサ６
４でＨＡＬＴ命令が選択され、出力信号Ｄout として出
力される。
を示す。図６に示すように、ＰＲＯＧＲＡＭモード時、
アドレスデコーダ６６に入力されるＥＥＰＲＯＭアドレ
スが最終アドレスでない場合には、第一段のマルチプレ
クサ６２を通過したＮＯＰ命令が、第二段のマルチプレ
クサ６４から出力信号Ｄout として出力される。また、
ＰＲＯＧＲＡＭモード時にＥＥＰＲＯＭアドレスが最終
アドレスになった場合には、第二段のマルチプレクサ６
４でＨＡＬＴ命令が選択され、出力信号Ｄout として出
力される。
【００１４】以下、図７のタイミングチャートを用い
て、本実施形態の作用を説明する。ＥＥＰＲＯＭ３０の
書き換えをする場合には、まずＥＲＡＳＥモードにより
ＥＥＰＲＯＭ３０の中身を消去して、その後ＥＥＰＲＯ
Ｍ３０にデータを書き込んで行く。図７は、ＥＲＡＳＥ
後、ＥＥＰＲＯＭ３０にデータを書き込む場合を示して
いる。ＲＥＳＥＴがオンになると、ＰＲＯＧＲＡＭ信号
がＨigh になっている場合に、擬似命令発生回路６０か
ら、ＣＰＵＤＡＴＡとしてＮＯＰ命令が出力される。Ｃ
ＰＵ２０では、ＮＯＰ命令によりプログラムカウンタを
インクリメントする。また、ＣＰＵ２０は、これによ
り、リード信号ＲＤを外部ＲＯＭ８０へ出力し、外部Ｒ
ＯＭ８０から、データを読み込み、ＤＡＴＡ−ＢＵＳを
介して、ＥＥＰＲＯＭ３０へ書き込む。このとき、パル
ス発生器５０からウエイト信号ＷＡＩＴが出力され、い
ま読み込まれたデータのＥＥＰＲＯＭ３０への書き込み
が終了するまで、プログラムカウンタのインクリメント
をウエイトさせる。これにより、データのセットアップ
ホールドタイムを満たすことができる。
て、本実施形態の作用を説明する。ＥＥＰＲＯＭ３０の
書き換えをする場合には、まずＥＲＡＳＥモードにより
ＥＥＰＲＯＭ３０の中身を消去して、その後ＥＥＰＲＯ
Ｍ３０にデータを書き込んで行く。図７は、ＥＲＡＳＥ
後、ＥＥＰＲＯＭ３０にデータを書き込む場合を示して
いる。ＲＥＳＥＴがオンになると、ＰＲＯＧＲＡＭ信号
がＨigh になっている場合に、擬似命令発生回路６０か
ら、ＣＰＵＤＡＴＡとしてＮＯＰ命令が出力される。Ｃ
ＰＵ２０では、ＮＯＰ命令によりプログラムカウンタを
インクリメントする。また、ＣＰＵ２０は、これによ
り、リード信号ＲＤを外部ＲＯＭ８０へ出力し、外部Ｒ
ＯＭ８０から、データを読み込み、ＤＡＴＡ−ＢＵＳを
介して、ＥＥＰＲＯＭ３０へ書き込む。このとき、パル
ス発生器５０からウエイト信号ＷＡＩＴが出力され、い
ま読み込まれたデータのＥＥＰＲＯＭ３０への書き込み
が終了するまで、プログラムカウンタのインクリメント
をウエイトさせる。これにより、データのセットアップ
ホールドタイムを満たすことができる。
【００１５】ＥＥＰＲＯＭ３０への書き込みは、プログ
ラムカウンタの値をＥＥＰＲＯＭアドレスとして行われ
る。プログラムカウンタが最終アドレスＦＦＦＦになる
と、擬似命令発生回路６０のＡＮＤゲート６８の出力信
号がＨigh となり、第二段のマルチプレクサ６４から、
ＨＡＬＴ命令が出力される。すなわち、図７のタイミン
グチャートにおいて、ＨＡＬＴ命令がオンとなる。ＨＡ
ＬＴ命令がオンとなることで、ＣＰＵは、ＥＥＰＲＯＭ
３０へのデータの書き込みを終了する。
ラムカウンタの値をＥＥＰＲＯＭアドレスとして行われ
る。プログラムカウンタが最終アドレスＦＦＦＦになる
と、擬似命令発生回路６０のＡＮＤゲート６８の出力信
号がＨigh となり、第二段のマルチプレクサ６４から、
ＨＡＬＴ命令が出力される。すなわち、図７のタイミン
グチャートにおいて、ＨＡＬＴ命令がオンとなる。ＨＡ
ＬＴ命令がオンとなることで、ＣＰＵは、ＥＥＰＲＯＭ
３０へのデータの書き込みを終了する。
【００１６】このように、本実施形態によれば、従来の
ようにマイクロコンピュータ内に設けられたＲＡＭやＲ
ＯＭ等のファームを利用することなく、擬似的な命令で
インクリメントされるプログラムカウンタおよびウエイ
ト信号を活用することで、ハードウエアのみによりＥＥ
ＰＲＯＭの書き換えが可能となった。
ようにマイクロコンピュータ内に設けられたＲＡＭやＲ
ＯＭ等のファームを利用することなく、擬似的な命令で
インクリメントされるプログラムカウンタおよびウエイ
ト信号を活用することで、ハードウエアのみによりＥＥ
ＰＲＯＭの書き換えが可能となった。
【００１７】次に、本発明の第二実施形態について説明
する。図８に、本発明の第二実施形態に係るＥＥＰＲＯ
Ｍ内蔵マイクロコンピュータの一例の概略回路図を示
す。第二実施形態に係るＥＥＰＲＯＭ内蔵マイクロコン
ピュータは、前述した第一実施形態に対して、ＥＥＰＲ
ＯＭに書き込まれたデータの確認を行うベリファイモー
ドを追加したものである。図８において、第二実施形態
に係るＥＥＰＲＯＭ１００は、ＣＰＵ１２０、ＥＥＰＲ
ＯＭ１３０、モード切換回路１４０、パルス発生器１５
０、擬似命令発生回路１６０およびＥＥＰＲＯＭ１３０
に書き込まれたデータの確認を行うデータ比較器１７０
を備えている。
する。図８に、本発明の第二実施形態に係るＥＥＰＲＯ
Ｍ内蔵マイクロコンピュータの一例の概略回路図を示
す。第二実施形態に係るＥＥＰＲＯＭ内蔵マイクロコン
ピュータは、前述した第一実施形態に対して、ＥＥＰＲ
ＯＭに書き込まれたデータの確認を行うベリファイモー
ドを追加したものである。図８において、第二実施形態
に係るＥＥＰＲＯＭ１００は、ＣＰＵ１２０、ＥＥＰＲ
ＯＭ１３０、モード切換回路１４０、パルス発生器１５
０、擬似命令発生回路１６０およびＥＥＰＲＯＭ１３０
に書き込まれたデータの確認を行うデータ比較器１７０
を備えている。
【００１８】このうちモード切換回路１４０及びデータ
比較器１７０以外は、基本的に第一実施形態と同様であ
る。モード切換回路１４０は、ＥＲＡＳＥモード、ＰＲ
ＯＧＲＡＭモード、通常モードの他にＶＥＲＩＦＹモー
ド発生への切り換えが可能となっている。モード切換回
路１４０の回路の一例を図９に示す。図９に示すよう
に、モード切換回路１４０は、第一実施形態と同様２つ
のラッチ１４２、１４４、２つのＡＮＤゲート１４６、
１４８の他にＶＥＲＩＦＹ信号を発生させるためのＡＮ
Ｄゲート１４９を有している。図１０に、入力信号Ａ、
Ｂと、モードとの関係を示す。図１０に示すように、Ａ
＝Ｂ＝０の場合がＶＥＲＩＦＹモードであり、その他の
場合は、図３に示す第一実施形態と同様である。
比較器１７０以外は、基本的に第一実施形態と同様であ
る。モード切換回路１４０は、ＥＲＡＳＥモード、ＰＲ
ＯＧＲＡＭモード、通常モードの他にＶＥＲＩＦＹモー
ド発生への切り換えが可能となっている。モード切換回
路１４０の回路の一例を図９に示す。図９に示すよう
に、モード切換回路１４０は、第一実施形態と同様２つ
のラッチ１４２、１４４、２つのＡＮＤゲート１４６、
１４８の他にＶＥＲＩＦＹ信号を発生させるためのＡＮ
Ｄゲート１４９を有している。図１０に、入力信号Ａ、
Ｂと、モードとの関係を示す。図１０に示すように、Ａ
＝Ｂ＝０の場合がＶＥＲＩＦＹモードであり、その他の
場合は、図３に示す第一実施形態と同様である。
【００１９】第二実施形態は、ＥＥＰＲＯＭ１３０の書
き換えを行う際、まずＥＲＡＳＥモードでＥＥＰＲＯＭ
１３０の消去を行い、次にＰＲＯＧＲＡＭモードでＥＥ
ＰＲＯＭ１３０へデータの書き込みを行い、最後にＶＥ
ＲＩＦＹモードで、書き込んだデータの確認を行うもの
である。ＥＥＰＲＯＭ１３０へのデータの書き込みまで
は、第一実施形態と同様である。書き換え後ＶＥＲＩＦ
Ｙモードにすると、やはり擬似命令発生回路１６０は、
ＮＯＰ命令をＣＰＵ１２０に出力し、プログラムカウン
タがインクリメントされる。ＣＰＵ１２０は、ＥＥＰＲ
ＯＭ１３０および外部ＲＯＭ１８０に対してリード命令
を出し、両方からデータをデータ比較器１７０へ読み出
す。
き換えを行う際、まずＥＲＡＳＥモードでＥＥＰＲＯＭ
１３０の消去を行い、次にＰＲＯＧＲＡＭモードでＥＥ
ＰＲＯＭ１３０へデータの書き込みを行い、最後にＶＥ
ＲＩＦＹモードで、書き込んだデータの確認を行うもの
である。ＥＥＰＲＯＭ１３０へのデータの書き込みまで
は、第一実施形態と同様である。書き換え後ＶＥＲＩＦ
Ｙモードにすると、やはり擬似命令発生回路１６０は、
ＮＯＰ命令をＣＰＵ１２０に出力し、プログラムカウン
タがインクリメントされる。ＣＰＵ１２０は、ＥＥＰＲ
ＯＭ１３０および外部ＲＯＭ１８０に対してリード命令
を出し、両方からデータをデータ比較器１７０へ読み出
す。
【００２０】データ比較器１７０では、これら両方のデ
ータを比較して、例えば、一致していれば０、合ってい
なければ１という信号を出力して外部から観測できるよ
うにする。データ比較器１７０は、とくに限定されるも
のではなく、例えばその回路は、ＸＯＲ、やＯＲ等のゲ
ートを用いて簡単に実現することができる通常のコンペ
ア回路でよい。
ータを比較して、例えば、一致していれば０、合ってい
なければ１という信号を出力して外部から観測できるよ
うにする。データ比較器１７０は、とくに限定されるも
のではなく、例えばその回路は、ＸＯＲ、やＯＲ等のゲ
ートを用いて簡単に実現することができる通常のコンペ
ア回路でよい。
【００２１】以上の実施形態では、いずれもＥＥＰＲＯ
Ｍ全体を書き換えるものであったが、その一部分のみを
書き換えることも可能である。その場合には、例えば、
擬似命令の方にジャンプ命令を入れる等により、アドレ
スを該当する場所に設定し、そこへＮＯＰ命令を入れ
て、前と同様にデータを書き込んでいけばよい。
Ｍ全体を書き換えるものであったが、その一部分のみを
書き換えることも可能である。その場合には、例えば、
擬似命令の方にジャンプ命令を入れる等により、アドレ
スを該当する場所に設定し、そこへＮＯＰ命令を入れ
て、前と同様にデータを書き込んでいけばよい。
【００２２】以上説明したように、本実施形態によれ
ば、擬似的な命令でインクリメントされるプログラムカ
ウンタおよびウエイト信号を活用することで、ハードウ
エアのみによりＥＥＰＲＯＭの書き換えが可能である。
また、書き換え後の確認も容易に行うことができる。以
上、本発明のＥＥＰＲＯＭ内蔵マイクロコンピュータに
ついて詳細に説明したが、本発明は、以上の例には限定
されず、本発明の要旨を逸脱しない範囲において、各種
の改良や変更をおこなってもよいのはもちろんである。
ば、擬似的な命令でインクリメントされるプログラムカ
ウンタおよびウエイト信号を活用することで、ハードウ
エアのみによりＥＥＰＲＯＭの書き換えが可能である。
また、書き換え後の確認も容易に行うことができる。以
上、本発明のＥＥＰＲＯＭ内蔵マイクロコンピュータに
ついて詳細に説明したが、本発明は、以上の例には限定
されず、本発明の要旨を逸脱しない範囲において、各種
の改良や変更をおこなってもよいのはもちろんである。
【００２３】
【発明の効果】以上説明した通り、本発明によれば、マ
イクロコンピュータ内に設けられたＲＡＭやＲＯＭ等の
ファームを利用することなく、擬似的な命令でインクリ
メントされるプログラムカウンタおよびウエイト信号を
活用することで、ハードウエアのみによりＥＥＰＲＯＭ
の書き換えが可能となった。
イクロコンピュータ内に設けられたＲＡＭやＲＯＭ等の
ファームを利用することなく、擬似的な命令でインクリ
メントされるプログラムカウンタおよびウエイト信号を
活用することで、ハードウエアのみによりＥＥＰＲＯＭ
の書き換えが可能となった。
【図１】 本発明の第一実施形態に係るＥＥＰＲＯＭ内
蔵マイクロコンピュータの概略を示す回路図である。
蔵マイクロコンピュータの概略を示す回路図である。
【図２】 図１のモード切換回路の一例を示す概略回路
図である。
図である。
【図３】 図１のモード切換回路におけるモード切り換
えの状態を示す説明図である。
えの状態を示す説明図である。
【図４】 図１のパルス発生器の一例を示す概略回路図
である。
である。
【図５】 図１の擬似命令発生回路の一例を示す概略回
路図である。
路図である。
【図６】 擬似命令発生回路の動作仕様を示す説明図で
ある。
ある。
【図７】 第一実施形態の動作を示すタイミングチャー
トである。
トである。
【図８】 本発明の第二実施形態に係るＥＥＰＲＯＭ内
蔵マイクロコンピュータの概略を示す回路図である。
蔵マイクロコンピュータの概略を示す回路図である。
【図９】 図８に示すモード切換回路の一例を示す概略
回路図である。
回路図である。
【図１０】 図８におけるモード切り換え状態を示す説
明図である。
明図である。
１０、１００ ＥＥＰＲＯＭ内蔵マイクロコンピュータ ２０、１２０ ＣＰＵ ３０、１３０ ＥＥＰＲＯＭ ４０、１４０ モード切換回路 ４２、４４ ラッチ ４６、４８ ＡＮＤゲート ５０、１５０ パルス発生器 ５２ カウンタ ５４ デコーダ ５６ ＳＲラッチ ６０、１６０ 擬似命令発生回路 ６２ 第一段のマルチプレクサ ６４ 第二段のマルチプレクサ ６６ デコーダ ６８ ＡＮＤゲート ８０、１８０ 外部ＲＯＭ １７０ データ比較器
Claims (2)
- 【請求項１】マイクロコンピュータに内蔵されたＥＥＰ
ＲＯＭに書き込むべきデータを保持する、マイクロコン
ピュータの外部のＲＯＭから、データを読み込んで前記
ＥＥＰＲＯＭの書き換えを行うＥＥＰＲＯＭ内蔵マイク
ロコンピュータであって、 外部からの指示で、前記ＥＥＰＲＯＭ書き換えか否かの
モードを切り換えるモード切換回路と、 前記モード切換回路からＥＥＰＲＯＭ書き換えモードを
示す信号を受け、前記ＥＥＰＲＯＭのコントロール信号
およびＣＰＵのウエイト信号を発生するパルス発生回路
と、 前記モード切換回路からＥＥＰＲＯＭ書き換えモードを
示す信号を受け、ＣＰＵに対して、擬似命令を発生する
擬似命令発生回路と、 を備え、ＣＰＵが前記擬似命令によりプログラムカウン
タをインクリメントさせながら前記外部のＲＯＭからデ
ータを読み込み、該読み込んだデータを、前記コントロ
ール信号により制御しながら前記ＥＥＰＲＯＭに書き込
む間、前記ウエイト信号によりプログラムカウンタのイ
ンクリメントをウエイトさせるようにして前記ＥＥＰＲ
ＯＭの書き換えを行うようにしたことを特徴とするＥＥ
ＰＲＯＭ内蔵マイクロコンピュータ。 - 【請求項２】請求項１において、さらに、前記モード切
換回路は、切り換えモードとして、前記ＥＥＰＲＯＭ書
き換えか否かのモードの他に、書き換え後の前記ＥＥＰ
ＲＯＭの確認を行うモードを有するとともに、 前記ＥＥＰＲＯＭに書き込まれたデータと、前記外部の
ＲＯＭから読み込まれたデータとを比較するデータ比較
器を有し、 前記ＥＥＰＲＯＭ書き換えの確認を行うことを特徴とす
るＥＥＰＲＯＭ内蔵マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11091095A JP2000285094A (ja) | 1999-03-31 | 1999-03-31 | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11091095A JP2000285094A (ja) | 1999-03-31 | 1999-03-31 | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000285094A true JP2000285094A (ja) | 2000-10-13 |
Family
ID=14016971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11091095A Withdrawn JP2000285094A (ja) | 1999-03-31 | 1999-03-31 | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000285094A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7533275B2 (en) | 2000-12-28 | 2009-05-12 | Kabushiki Kaisha Toshiba | Data processing apparatus and memory card using the same |
-
1999
- 1999-03-31 JP JP11091095A patent/JP2000285094A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7533275B2 (en) | 2000-12-28 | 2009-05-12 | Kabushiki Kaisha Toshiba | Data processing apparatus and memory card using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375217B1 (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
| KR101146059B1 (ko) | 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템을 위한데이터 판독/기입 방법 | |
| JP4920257B2 (ja) | 不揮発性メモリ装置およびそのページバッファ動作方法 | |
| US20030131185A1 (en) | Flash memory command abstraction | |
| US20100115344A1 (en) | Macro and command execution from memory array | |
| KR100504696B1 (ko) | 블록 소거/프로그램 정보를 저장하기 위한 상태 셀들의어레이를 포함한 낸드 플래시 메모리 장치 | |
| JP3093723B2 (ja) | 半導体集積回路 | |
| US5802268A (en) | Digital processor with embedded eeprom memory | |
| KR20030084702A (ko) | 불휘발성 반도체 기억 장치 | |
| KR100564598B1 (ko) | 동기식 플래쉬 메모리장치 및 이를 동작시키는 방법 | |
| US7590793B2 (en) | Data access controlling method in flash memory and data access controlling program | |
| US20030084232A1 (en) | Device and method capable of changing codes of micro-controller | |
| JP2000285094A (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP5032137B2 (ja) | 半導体記憶装置 | |
| EP1367598A1 (en) | Testing method and device for non volatile memories having a LPC (low pin count) communication serial interface | |
| US6798708B2 (en) | Memory controller and serial memory | |
| US5327395A (en) | Page-mode type memory writing control circuit using end-of-page address | |
| JP2005107608A (ja) | 電子機器、不揮発性メモリ及び不揮発性メモリのデータ書き換え方法 | |
| US6338100B1 (en) | Microcontroller having SRAM for storing program instructions and program interface for obtaining the program instructions from an external source | |
| EP0714060B1 (en) | One chip microcomputer with built-in non-volatile memory | |
| JP3439018B2 (ja) | マイクロコンピュータ | |
| KR100504064B1 (ko) | 마이크로컴퓨터 | |
| JP3281858B2 (ja) | マイクロコンピュータの評価装置 | |
| JPH09282302A (ja) | マイクロコンピュータ | |
| JPH1040093A (ja) | マイクロコンピュータおよびそのプログラム修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |