TW573031B - Plasma etching gas - Google Patents

Plasma etching gas Download PDF

Info

Publication number
TW573031B
TW573031B TW90116538A TW90116538A TW573031B TW 573031 B TW573031 B TW 573031B TW 90116538 A TW90116538 A TW 90116538A TW 90116538 A TW90116538 A TW 90116538A TW 573031 B TW573031 B TW 573031B
Authority
TW
Taiwan
Prior art keywords
gas
etching
item
scope
plasma etching
Prior art date
Application number
TW90116538A
Other languages
English (en)
Inventor
Ming-Jung Liang
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW90116538A priority Critical patent/TW573031B/zh
Priority to US09/974,582 priority patent/US20030017708A1/en
Application granted granted Critical
Publication of TW573031B publication Critical patent/TW573031B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Description

07521twfl.doc/006 修正日期92.7.16 玖、發明說明： 本發明是有關於一種積體電路(Integrated arcuit，IC)的 蝕刻製程，且特別是有關於一種電漿蝕刻氣體。 在積體電路蓬勃發展的今日，元件縮小化與積集化是 必然之趨勢，也是各界積極發展的重要課題。其中，餓刻 製程從積體電路製造的最前段至後段扮演很重要之角色， 往往與微影製程構成關鍵技術。触刻製程可分爲兩種，一 種是濕蝕刻技術，另一種則是乾蝕刻技術。由於乾蝕刻技 術較溼式蝕刻具有低成本、高產率、以及可進行非等向性 蝕刻之優點，而成爲目前積體電路製程中不可或缺之技 目前半導體元件皆建立在矽基底上，一般矽層之蝕刻 都是在蝕刻氧化矽層之同時，於蝕刻氧化矽之電漿蝕刻機 台中進行，所使用之電漿蝕刻氣體爲三氟甲烷(CHF3)/四氟 化碳（CFO/氬（Ar)之混合氣體。由於氟烷（CxHyFz)氣體很容 易在矽層的表面堆積一層過厚的氟烷(CFj高分子層，而使 得矽層被蝕刻的表面蝕刻均勻度很差。 因此’習知的一種改善矽層蝕刻均勻度之方法是於上 述之電發蝕刻氣體之組成中加入氧氣，使氧氣與上述電漿 蝕刻氣體組成中之四氟化碳，反應生成一氧化碳或二氧化 碳以消耗電發中的碳原子，而減少沈積於矽層表面之氟烷 07521twfl.doc/006 修正曰期92.7.16 高分子層，可以改善矽層之蝕刻均勻度。然而，於電漿蝕 刻氣體中加入氧氣，同時也會使有機類之光阻罩幕過度消 耗，而造成蝕刻關鍵尺寸（Etching Critical Dimension，ECD) 之偏差（Bias)。 因此，本發明之目的爲提供一種電漿蝕刻氣體，可以 有效改善矽層之蝕刻均勻度，同時不會有因光阻過度損耗 所造成蝕刻關鍵尺寸變寬。 根據本發明之目的而提供一種電策触刻氣體，適用於 在蝕刻氧化砂之蝕刻機台中餘刻砂層，此氣體至少包括部 刀取代鼠院氣體、全取代氟烷氣體、氬氣與氮氣。 其中’部分取代氟烷氣體與全取代氟烷氣體之比例爲 3/1至15/1左右。氮氣之流量爲lsccm至5〇sccm，氬氣之 流量在5〇SCCm至15〇sccm之間。電漿蝕刻機台之操作條件 爲壓力在110mt〇rr至200mtorr之間、功率爲5〇〇waUs至 VOOwatts ° 本發明又提供一種電漿蝕刻氣體，適用於在一蝕刻氧 化物之蝕刻機台中蝕刻矽基底，此氣體至少包括氟烷氣體 與氮氣。 氣院氣體包栝四氟化碳（cf4)、六氟化二碳（C2F6)、八 氟化三碳（c3F8)、八氟化四碳（C4f8)、氟化甲烷（Ch3F)、三 氟甲烷(CHF3)或=氟甲烷(CH2F2)等。且此氣體更可包括氬 氣。 本發明於蝕刻氧化層與矽基底之電漿蝕刻氣體中加入 07521twfl.doc/006 修正日期92·7·16 氮氣，藉由氮氣使沈積於矽基底表面之氟烷族高分子結構 變鬆散、厚度變薄，使蝕刻所使用之電漿，能有效穿過高 分子而蝕刻矽層，以使矽層之蝕刻均勻度增加，同時又不 會使光阻罩幕過度損耗而影響蝕刻關鍵尺寸。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1Α圖至第1C圖爲揭示本發明實施例之製造流程示 意圖。 圖式標號之簡單說明： 100 :基底 102 :墊氧化層 104 :罩幕層 106 :光阻層 108、110 :開口 112 :場氧化層 實施例 本發明提供一種用於蝕刻矽層之電漿蝕刻氣體，係在 習知用於蝕刻氧化矽之電漿蝕刻氣體中加入氮氣。藉由氮 氣使沈積於矽層表面之高分子結構變鬆散、厚度變薄，使 蝕刻所使用之電漿，能有效穿過高分子而蝕刻矽層，以使 矽層之蝕刻均勻度增加，同時又不會使光阻罩幕過度損耗 而影響餓刻關鍵尺寸。其中’加入氮氣之流量爲lsccm至 07521twfl.doc/006 修_ 期 92.7.16 50sccm 〇 在蝕刻氧化矽之蝕刻機台中，蝕刻氧化矽層與砂層所 使用之蝕刻氣體包括氟烷氣體、氬氣。氟烷氣體包括全取 代氟烷氣體(CxFy)與部分取代氟烷氣體(CxHyFz)。全取代氣 烷氣體(CxFy)，例如是四氟化碳（CF4)、六氟化二碳（qp ^ 八氟化三碳(CJ8)或八氟化四碳(QF8)等。部分取代氟^氣 體(CxHyFz)例如是氟化甲烷(CHJ)、三氟甲烷(CHF3)或 甲院(CH/2)等。而且’可單獨使用全取代氟院氣體（c p > 與部分取代氟院氣體(CxHyFz)作爲蝕刻反應氣體或使用同 時使用兩種以上之全取代氟烷氣體(CxFy)與部分取代氟烷 氣體(CxHyFz)作爲電漿蝕刻氣體。 ％ 對同時包含全取代氟烷氣體(CxFy)與部分取代氟烷氣 體(CxHyFz)之電漿蝕刻氣體而言，CxHyFz/CxFy之比例爲 至15/1左右。 在此以製造場氧化層之製程說明本發明之實施例，並 依照第1A圖至第1C圖作說明。 首先提供一基底100，此基底1〇〇例如是矽基底。此 基底100上已形成一層墊氧化層102以及一層罩幕層1〇4。 墊氧化層102之材質，可爲氧化矽，形成墊氧化層1〇2之 方法可用熱氧化法(Thermal Oxidation)。罩幕層1〇4之材質， 可爲氮化矽，形成罩幕層1〇4之方法，可用化學氣相沈積 法。然後，於罩幕層104上形成一圖案化光阻層1〇6，此 圖案化光阻層106具有開口 1〇8暴露部分罩幕層1〇4。 接者請參照第1B圖，在一蝕刻氧化矽之蝕刻機台中， 07521twfl.doc/006 修正日期92.7.16 可用磁場加強式反應性離子蝕刻（Magnetically Enhanced Reaetlve lQn Etching，MERIE)機台，進行蝕刻製程，移除 開口 108所暴露之部分罩幕層ι〇4。之後，移除開口 ι〇8 所暴露之墊氧化層102以及部分矽基底1〇〇，以形成開口 110。 其中’蝕刻機台也可以是去耦電漿源(Decoupled Plasma Source，DPS)機台、反應性離子蝕刻（Reactlve I〇Il Etchmg， RIE)機台 '或下降蒸汽蝕刻(D〇WI1Stream Etching)機台等。 在此触刻製程中，使用之電漿蝕刻氣體包括全取代氟 院氣體、部分取代氟院氣體、氬氣與氮氣 (CxHyfyCxFy/Ar/Nf2)。在本實施例中，CxFy 例如是 CF4, CxHyFz 例如是CH3F。CxHyFz/CxFy之比例爲3/1至15/1左右。氬氣 在50sccm至i5〇sccm左右、氮氣爲isccrn至5〇sccm左右。 蝕刻反應室之操作條件爲壓力在H〇mt〇rr至2〇〇mt〇rr左 右、功率爲500watts至700watts左右。 當然，CF4氣體也可以六氟化二碳（C2；p6)、八氟化三碳 (CJ8)或八氟化四碳(c^8)等氣體取代。CH3F氣體也可以三 氟甲烷(CHF3)或二氟甲烷(CH^2)等氣體取代。而且，可單 獨使用全取代氟院氣體(CxFy)與部分取代氟院氣體(c η f ) 作爲蝕刻反應氣體或使用同時使用兩種以上之氟化碳氣體 (CxFy)與氟化氫碳氣體(CxHyFz)作爲電漿蝕刻氣體。 本發明在進行蝕刻基底1〇〇時，在電漿蝕刻氣體中加 入之氮氣使沈積於矽基底表面之高分子結構變鬆散、厚度 變薄’使餓刻所使用之電獎能有效穿過高分子而蝕刻砂基 07521twfl.doc/006 修正日期92.7.16 底，因此本發明可以提升矽基底之蝕刻均勻度，同時又不 會使光阻層過度損耗而影響蝕刻關鍵尺寸。 接著請參照第1C圖，移除光阻層106後，再於開口 110 所暴露之基底100上形成一場氧化層112，形成場氧化層 112之方法例如是熱氧化法。 接著請參照表一，揭不於電漿蝕刻氣體中加入氮氣 時，氮氣對於氧化砂與砂層之蝕刻率（Etching Rate，ER)以 及均勻度U%之影響。其中，當加入氮氣之流量爲〇sccm 時，亦即在電漿蝕刻氣體中不加入氮氣，矽層之ER値爲 71，U%値爲24.31。當加入氮氣之流量爲lOsccm時，矽 層之ER値爲224，U%値爲14.5。當加入氮氣之流量爲 30sccm時，砂層之ER値爲403，U%値爲10.5。當加入氮 氣之流量爲50sccm時，矽層之ER値爲520，U%値爲7.7。 因此隨著氮氣流量之增加，矽層之蝕刻率(Etching Rate，ER) 會增加，而矽層之U%値會減少。其中U%之値越低表示 蝕刻均勻度（Uniformity)越好。 此外，如表一所示，加入氮氣於蝕刻氣體中，氮氣對 於氧化砂之触刻率(Etching Rate，ER)以及均勻度u%之影 響不大。 07521twfl.doc/006 修正日期92.7.16 表一 氣流量 0 seem 10 seem 30 seem 50 seem ER U% ER U% ER U% ER U% __氧化矽 2178 6.9 2526 5.7 2589 5.6 2551 4.8 S矽 71 24.31 224 14.5 403 10.5 520 7.7 iigj選擇比 30 11.3 6.4 4. 9 因此，本發明於蝕刻氧化層與矽層之電漿蝕刻氣體中 加入氮氣，確實可以提升砂層之飽刻均勻度，同時又不會 使光阻層過度損耗而影響蝕刻關鍵尺寸。 此外，使用本發明所揭露之電漿蝕刻氣體，並不是只 限於蝕刻矽層，亦可使用於任何型態之矽層之蝕刻，例如 多晶矽、非晶矽、摻雜多晶矽、摻雜非晶矽或摻雜矽層。 而且，本發明所揭露之電漿蝕刻氣體並不是只限定於製造 場氧化層，在需要任何蝕刻矽層之製程中，例如淺溝渠隔 離製程、導線製程等亦涵蓋於本發明之保護範圍內。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。

Claims (1)

  1. 07521twfl.doc/006 ---------------------— - I 'V 4- I …二L._. evj 一... )»/*r ：，:：· ，樓.JL •讼卓· 藏太 ·'·. V·. ^ 16. r m讒專利範圍 1.一種電漿蝕刻氣體，該氣體至少包括： 修正日期92.7.16 一氟烷氣體，該氟烷氣體係選自CF4、C2F6、C3F8、C4F8、 CH3F、CHF3與CH2F2所組之族群；以及 一氮氣， 其中該電漿蝕刻氣體係適用於對一矽層進行蝕刻。 • 2.如申請專利範圍第1項所述之電漿蝕刻氣體，其中 該氮氣之流量爲lsccm至50sccm。 3. 如申請專利範圍第1項所述之電漿蝕刻氣體，其中 該氣體更包括氬氣。 4. 如申請專利範圍第3項所述之電漿蝕刻氣體，其中 氬氣之流量爲50sccm至150sccm。 5. —種電漿蝕刻氣體，該氣體至少包括： 一部分取代氟院氣體，該部分取代氟院氣體係選自 CH3F、CHF3與CH2F2所組之族群； 一全取代氟烷氣體，該全取代氟烷氣體係選自cf4、 c2f6、c3f8與c4f8所組之族群；以及 一氮氣， 其中該電漿蝕刻氣體係適用於對一矽層進行蝕刻。 6.如申請專利範圍第5項所述之電漿蝕刻氣體，其中 573031 07521twfl.doc/006 修正曰期92.7.16 氮氣之流量爲lsccm至50sccm。 7. 如申請專利範圍第5項所述之電漿蝕刻氣體，其中 該部分取代氟烷氣體包括三氟甲烷，該全取代氟烷氣體包 括四氟甲院。 8. 如申請專利範圍第7項所述之電漿蝕刻氣體，其中 三氟甲烷與四氟甲烷之比例爲3/1至15/1。 9. 如申請專利範圍第8項所述之電漿蝕刻氣體，其中 氮氣之流量爲lsccm至50sccm。 10. 如申請專利範圍第7項所述之電漿蝕刻氣體，其中 該氣體更包括氬氣。 11. 如申請專利範圍第10項所述之電漿蝕刻氣體，其 中氣氣之流量爲50sccm至150sccm。 .12.如申請專利範圍第5項所述之電漿蝕刻氣體，其中 該部分取代氟烷氣體與該全取代氟烷氣體之比例爲3/1至 15Π。 13. 如申請專利範圍第5項所述之電漿蝕刻氣體，其中 該氣體更包括一氬氣。 14. 如申請專利範圍第13項所述之電漿蝕刻氣體，其 中氬氣之流量爲50sccm至150sccm。 15. —種蝕刻矽層的方法，包括： 提供一矽層； 提供一電漿蝕刻氣體，該電漿蝕刻氣體包括一氟烷氣 體與一氮氣，該氟烷氣體係選自CF4、C2F6、C3F8、C4F8、 12 573031 07521twfl.doc/006 修正日期92.7.16 CH3F、CHF3與CH2F2所組之族群；以及 以該電漿蝕刻氣體對該矽層進行蝕刻。 16. 如申請專利範圍第15項所述之蝕刻矽層的方法， 其中該氮氣之流量爲lsccm至50sccm。 17. 如申請專利範圍第15項所述之蝕刻矽層的方法， 其中該蝕刻氣體更包括氬氣。 18. 如申請專利範圍第17項所述之蝕刻矽層的方法， 其中氬氣之流量爲50sccm至150sccm。 19. 一種鈾刻矽層的方法，包括： 提供一矽層； 提供一電漿蝕刻氣體，該電漿蝕刻氣體包括一部分取 代氟烷氣體，一全取代氟烷氣體與一氮氣，該部分取代氟 烷氣體係選自CH3F、CHF3與CH2F2所組之族群，該全取 代氟烷氣體係選自CF4、C2F6、C3F8與C4F8所組之族群； 以及 以該電漿蝕刻氣體對該矽層進行蝕刻。 20. 如申請專利範圍第19項所述之蝕刻矽層的方法， 其中該氮氣之流量爲lsccm至50sccm。 21. 如申請專利範圍第19項所述之蝕刻矽層的方法， 其中該部分取代氟烷氣體包括三氟甲烷，該全取代氟烷氣 13 573031 07521twfl.doc/006 修正日期92.7.16 體包括四氟甲烷。 22. 如申請專利範圍第19項所述之蝕刻矽層的方法， 其中三氟甲烷與四氟甲烷之比例爲3/1至15/1。 23. 如申請專利範圍第19項所述之蝕刻矽層的方法， 其中該氮氣之流量爲lsccm至50sccm。 24. 如申請專利範圍第19項所述之蝕刻矽層的方法， 其中該電漿蝕刻氣體更包括氬氣。 25. 如申請專利範圍第24項所述之蝕刻矽層的方法， 其中該赢氣之流量爲50sccm至150sccm。 26. 如申請專利範圍第19項所述之蝕刻矽層的方法， 其中該部分取代氟烷氣體與該全取代氟烷氣體之比例爲 3/1 至 15/1 。 14
TW90116538A 2001-07-06 2001-07-06 Plasma etching gas TW573031B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW90116538A TW573031B (en) 2001-07-06 2001-07-06 Plasma etching gas
US09/974,582 US20030017708A1 (en) 2001-07-06 2001-10-09 Plasma etching gas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW90116538A TW573031B (en) 2001-07-06 2001-07-06 Plasma etching gas

Publications (1)

Publication Number Publication Date
TW573031B true TW573031B (en) 2004-01-21

Family

ID=21678713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90116538A TW573031B (en) 2001-07-06 2001-07-06 Plasma etching gas

Country Status (2)

Country Link
US (1) US20030017708A1 (zh)
TW (1) TW573031B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877032A (en) * 1995-10-12 1999-03-02 Lucent Technologies Inc. Process for device fabrication in which the plasma etch is controlled by monitoring optical emission
US6168726B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
US6083790A (en) * 1999-02-11 2000-07-04 Taiwan Semiconductor Manufacturing Company Ltd. Method for making y-shaped multi-fin stacked capacitors for dynamic random access memory cells

Also Published As

Publication number Publication date
US20030017708A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
JP5933694B2 (ja) ホウ素炭素膜をドライストリッピングする方法
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
KR101048009B1 (ko) 기판 처리 방법
KR100542031B1 (ko) 반도체 제조공정에서의 포토레지스트 제거방법
JP2004031944A (ja) 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
JP3876983B2 (ja) 高分子残渣の前洗浄方法
US6787455B2 (en) Bi-layer photoresist method for forming high resolution semiconductor features
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
JP2004512673A (ja) 炭素を含有するシリコン酸化物膜をエッチングする方法
JP2004505464A (ja) 半導体構造物から有機残留物を除去する方法
TW573031B (en) Plasma etching gas
JP3277414B2 (ja) ドライエッチング方法
KR100190498B1 (ko) 다결정실리콘막의 에칭방법
US20080102553A1 (en) Stabilizing an opened carbon hardmask
JP3718537B2 (ja) 酸化シリコン系材料層のプラズマエッチング方法
US6455232B1 (en) Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger
TWI282122B (en) Post plasma clean process for a hardmask
JPH04208528A (ja) 半導体装置の製造方法
JP3305270B2 (ja) 半導体装置の製造方法
KR20190097560A (ko) 실리콘의 원자층 에칭 방법
JP3079656B2 (ja) ドライエッチング方法
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
US6562721B2 (en) Dry etching method and method of manufacturing semiconductor device
TWI277171B (en) Methods for surface treatment and structure formed therefrom
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent