TW569373B - Method for analyzing defect inspection parameters - Google Patents

Method for analyzing defect inspection parameters Download PDF

Info

Publication number
TW569373B
TW569373B TW091138167A TW91138167A TW569373B TW 569373 B TW569373 B TW 569373B TW 091138167 A TW091138167 A TW 091138167A TW 91138167 A TW91138167 A TW 91138167A TW 569373 B TW569373 B TW 569373B
Authority
TW
Taiwan
Prior art keywords
defect
item
defect detection
products
wafer
Prior art date
Application number
TW091138167A
Other languages
English (en)
Other versions
TW200411801A (en
Inventor
Hung-En Tai
Haw-Jyue Luo
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to TW091138167A priority Critical patent/TW569373B/zh
Priority to US10/604,685 priority patent/US6828776B2/en
Application granted granted Critical
Publication of TW569373B publication Critical patent/TW569373B/zh
Publication of TW200411801A publication Critical patent/TW200411801A/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

569373 五、發明說明(1) (一)、【發明所屬之技術領域】 特別關於 種 本發明係關於一種製程參八 缺陷檢測參數之分析方法。 刀 / (二)、【先前技術】 過製造技術中1完成-半導體產品通常要滅 ϋππ體製造過程中必須應用到龐大數量:: 於確保機台運作正常、維持致力 =艾維修等作,’以期使半導體產品的生產:; 及口口貝旎夠合乎客戶需求。 足又 資料著t:二丄f.朱討半導體製程的問題可以從下列數項 、: 仃为析,包括製程參數資料、線上品質測試 (In-llne QC)資料、缺陷檢測(defect inspecti〇n) 貧料、樣品測試(sample test)資料、晶圓測試“Μα teSt )資料以及封裝後測試(final test )資料。其中, 缺fe檢測 > 料乃疋針對晶圓(wa f e r )的每一層別進行缺 的檢/則如缺陷總數量(t 〇 t a 1 c 〇 u n t )、缺陷增加數 蓋(adder count)、或缺陷類別數量(ciass count), 所得到的測試值,其通常以缺陷分布圖來表示。 在習知技術中,請參照圖1所示,首先進行步驟1 0 1, 此時熟知技術者會針對每一晶圓進行各項缺陷檢測項目的 測试’如内金屬介電層(inter_metal dielectric
mm
第7頁 569373 五、發明說明(2) layer )的缺陷數量檢剛等。 接著’在步驟1〇2由 ^ ^ 各項缺陷檢測項目之杜中果熟知技術者會觀/二士一晶圓的 的產品。如圖2所示,在果,以便找出缺陷檢广结果有偏差 ,〇1 ^ ^ ^ 在—片晶圓中會切割成複數個晶袼 1 6丨匕括有複數個黑點,其係表示此晶圓之 .、一曰、、^ 2 2之位置,如圖2所示即表示缺陷的分 圖。 步驟1 0 3係由孰知社u丄 抓嘴^的丑〆方〇、、技術者根據經驗,以及自步驟1 中 ^ 、:I 〇口之缺陷分布圖,來判斷可能有問題的f 程站別,=晶石夕層形成製程、金屬層形成製程 ^ 介電層形成製程等。 屬 最後’在步驟104中,熟知技術者係檢查步驟1〇3所判 斷之製程站別中的各機台,以便找出異常的機台。:: 言,熟知技術者可以依據内金屬介電層的缺陷總數量^ g程站別’並檢查出異常的機台,如沉積機台、^機^ ^八然:里由ΐ在習知技術中乃是利用人為經驗判斷來決 :为析釔果(ν驟1〇3 ) ’所以最後分析出來之結、 確度及可信度將有待商榷;再加上半導體f造 的‘ 迭頻繁,導致前後期工程師之間的經驗傳承不J f 位工程師能力有限、無法兼顧廠區所有機台的操作, =當半導體產品的缺陷檢測結果發生異常時,工; 得有足夠的經驗快速且正確地判斷出是哪一個環節出
第8頁 569373 五、發明說明(3) 題二因而可能必須耗費許多時間來進行相關研究,甚至有 二肊做出錯誤的判斷,如此一來,不但降低製程的效率、 ^加生產成本,還無法及時改善線上生產情形以提高良 料發:i 可提供一種能夠在半導體產品的缺陷檢測資 又一、吊時,快速且正確地判斷出是哪一個環節出問題 、刀斤方法’正是當前半導體製造技術的重要課題之一。 (三)、【 有鑑 導體產品 出是哪一 本發 圓測試之 數分析方 本發 其相關之 缺陷檢測 緣是 方法係用 係經過複 至少經過 值,此缺 相關的一 發明内容】 於上述課題,本發明 的缺陷檢測資料發生 個環節出問題的缺陷 明之另一目的為提供 結果來修 法。 明之特徵係配合一記 正缺陷檢測 製程機台 參數之分 ’為達上 以分析複 數個機台 一缺陷檢 陷檢測項 製程站別 的資料庫並 析。 述目的,依 數批分別具 所製得’而 測項目之檢 目及其參數 係儲存於一 之目的為提供一種能夠在半 異常時,快速且正確地判斷 檢測參數分析方法。 一種能夠依據缺陷檢測及晶 之ki 11 ratio的缺陷檢測參 錄有各項缺陷檢測項目及與 利用共通性分析手法來進行 本發明之缺陷檢測參數分析 有一批號之產品,每批產品 每批產品中的每一片晶圓係 測以產生一缺陷檢測參數 值、以及與此缺陷檢測項目 資料庫中,本方法包括以下
第9頁 569373 五、發明說明(4) __ 2個步驟:搜尋資料庫以取得複數批產 依據缺陷檢測參數值將複數批產品 產品組及-不合格產品組;自資料 〔、:格 目相關之製程站別;搜尋合格產品组呈;占::檢測項 機台;搜尋不合格產品組於製程站別所經過之機=經過之 台〗斷不合格產品組經過機率高於合格產品組經過;率二: 此外,每批產品中的每一片曰 項目相關的-晶圓測試項目之檢;;以產生;測 =,而資料庫中更儲存有此晶圓測試項目及:曰:圓 值,而依本發明之缺陷檢測參數分析方法二4數 比對晶圓測試參數值分布圖與缺陷分布圖,以式 之缺陷檢測的k i 1 1 r a t i 〇。 戈出較佳 承上所述,因依本發明之缺陷檢測參數分析方本技 合記錄有各項缺陷檢測項目及與其相 :m配 庫並利用共通性分析手法來分析缺陷檢測‘ t機二的,料 在半導體產品的缺陷檢測資料發生里士,、斤以能夠 判斷出是哪一個環節出問題,並找二,快速且正確地 能夠依據缺陷檢測及晶圓測試之社果^^機台,另外還 · 禾來修正缺陷烚:目丨丨+ 1 rat 1 〇,因此能夠有效地減少人為判斷的夢y ^ 製程的效率、減少生產成本、並 卜二块來提高 提高良率。 于改善線上生產情形以 (四) 實施方式 第10頁 569373 五、發明說明(5) 以下將參照相關圖式,說明依本發明較佳實施例之缺 陷檢測參數分析方法’其中相同的元件將以相同的參照符 號加以說明。 請參照圖3所示,圖中顯示本發明較佳實施例之缺陷 檢測參數分析方法的流程圖,其係用以在半導體產品的缺 陷檢測資料發生異常時,快速且正確地判斷出是哪一個機 台出問題。 首先,步驟3 0 1係搜尋一資料庫以取得複數批產品之 缺陷檢測參數值。其中,每一批(1〇t )產品係具有一批 號(kt number ),且每批產品包括有25片晶圓,而每批 產品係經過複數道製程的複數個機台,每批產品中的一片 或以上之晶圓係至少經過一缺陷檢測項目之檢測以產生一 缺陷檢測參數值。在本實施例中,缺陷檢測結果可以分 缺陷總數量(total count )、缺陷增加數量(addeF 、 ⑶unt )、或缺陷類別數量(class c〇unt );而缺陷檢測 參數值可以是由一缺陷分布圖所表示,以缺陷增加數量的 缺陷分布圖為例,請參照圖2所示,其中分布於晶圓之複 數個晶格2 1中的複數個黑點分別表示一缺陷2 2。需注音 ^,一片晶圓可能於不同的層別皆具有缺陷,則此時二片 晶圓會具有一張以上之缺陷分布圖。 接著,步驟302係將每一批產品的缺陷檢測結果以圖 表顯示。在本實施例中,本步驟係利用長條圖 (histo曰gram)來表示每批產品之缺陷檢測參數值,如缺 陷總數量、缺陷增加數量、或缺陷類別數量,因此工程師 569373 五、發明說明(6) 能狗觀察此長條圖而瞭解缺陷檢測參數值的分布結果。 在步驟3 0 3中,於步驟301所取得之複數批產品係被區 刀為至少一產品組’其區分的標準為是否合乎各缺陷檢測 爹數值的預設規格,而這數批產品係被區分為一合格產品 組及一不合格產品組。在本實施例中,本步驟係將缺陷檢 測參數值在預設規格之範圍内的數批產品設定為A組(合 格產品組)產品,例如包括批號1、2、3、4、及5 (如步 驟3 04所示);以及將缺陷檢測參數值不在預設規格之範 ,内的數批產品設定為6組(不合格產品組)產品,例如 i括批唬6、7、8、9、及1 〇 (如步驟3 〇 5所示)。 把a t後,步驟3 0 6係自一經驗累積資料庫中搜尋與所分 ϋ:^檢測項目之層別相關的製程站別;例如,若所八 為内金屬介電層,則與其相= 別、微影f2ί丨一?金屬層之後的介電層之沉積製程站 、、工叛系積資料康伤☆ 一 丨此 時所累積之工程師根據其過往追蹤問題 導出之資料,亦合儲二於電月:系統根據本發明之方法所推 當步驟3。二V:存Λ :料庫中。 之層別相關的/二枓庫中搜尋與所分析的缺陷檢剛項目 搜尋後,庫#, 別後,步驟30 7係顯示經過步驟306之 應追椒之項目為某一製程站別。 之 錢'者’於步驟 係包括哪些機Α 中’其係先搜尋被追蹤之製程站別 計算Β組產品經H如E U U 3…。接著,步驟3〇9係 此裝程站別之該等機台的機率。另外,
第12頁 569373 五、發明說明(7) =驟3 1 〇係计异a組產品經過此製程站別之該等機台的機 ^。最後,於步驟3U中,利用共通性分析手法,找出8组 產二經過機率高於A組產品經過機率之機台。由步驟31!所 求=的延些8組產品經過機率高之機台,就是依本發明較 Ϊ ^ Ϊ例之缺陷檢測參數分析方法所分析出的可能有問題 ώ另外’請參照圖4所示,依本發明另一較佳實施例之 = 本實施力提供依種利用缺陷分布狀況與晶圓測試 :口,來修正缺陷數量管制標準的方法。在本實施例中,每 =f品中的每一片晶圓係更經過一晶圓測試項目之檢測以 圓測試參數值,該資料庫更儲存有晶圓測試項目 ^4數值、以及缺陷檢測項目與晶圓測試項目之相關 舍步驟4〇1係搜尋資料庫以取得複數批產品之缺 參數值。如前所㉛’每一批產品係具有一批號,且 母批產品包括有25片晶圓,而每批產品中的一片 晶圓係經過缺陷檢測項目,# ’ 上之 實施例中,缺陷檢測圓測試參數值。在本 (如圖2戶斤示),其中\/於曰门疋由一缺陷分布圖所表示 數個黑點即分別表示曰圓;^數個晶格21中的複 陷晶格23。需注意者,」: ::有黑點之晶格即為缺 缺陷,則此時-片晶圓:1:=此於不同的層別皆具有 接著,在步驟4。2中?、二二丨二上之缺陷分布圖。 r 具係判斷經過步驟4 0 1所取得之
569373 五 發明說明(8) _____ ,批產品的缺陷檢測參數值是否超過 — =,缺陷檢測參數值之預設規格可以θ二,,。一般而 係判斷所取得之每批產品的缺陷 ::$範圍’本步驟 規格的上限(UCL),另外,本步 >八值是否超過預設 測項目可以是缺陷總數量、缺陷增加刀旦斤判斷之缺陷檢 量。在本實施例中,步驟402係針對里、或缺陷類別數 進行搜尋,若一批產品中包含」片對以母批產品之每片晶圓 格的晶®,則接著進行步驟4〇3以 且之缺超過預設規 號,若否,則停止分析。接荽 ,、有缺陷之產品批 陷之晶圓的= 接者’於步驟4〇4中找出具有缺 然Ί賴5係㈣資料料是㈣存有 侍之批號的該批產品的晶圓測試參奋 ”測試參數值可以是由一晶圓測試參數值= ;:=5所不,在一片晶圓中會切割成複數個晶格二 t =有複數個失格晶格51 (以黑色顯示)以及複數個合 ϋΐί古 白色顯示)。此時,若步驟405判斷資料庫 士中^有晶圓測試參數值時,則接著進行步驟4〇6以取得 二L產品的各晶圓之晶圓測試參數值分布圖;若否,則停 測:二t I需注意者’在步驟4〇5、4〇6中所分析搜尋的晶圓 ’、β 4數值係為與缺陷檢測項目相關之晶圓測試項目,例 (function test ) ^ g t ^ ^ /貝 J 4 ( I D D Q t e s t )項目。 接著,於步驟407中,其係利用疊圖之方式比對由步 驟4 〇 4所找出之缺陷分布圖與由步驟4 〇 6所取得之晶圓測試
569373 五、發明說明(9) ^,值分布圖,以取得二分佈圖的重疊晶格數以便計算出 曰且日日;數與失格晶格之數量的比值;在本步驟中,重疊 =栳數係為該等缺陷晶格與該等失格晶格重疊的數量。然 U步驟408中判斷比值是否大於等於一預設值,例如 = 若否,則掠過此層別,當所有層別皆略過時停止 分析;若是,則進行步驟40 9。 :步驟40 9中,其係將經過上述步驟分析後之產品批 5:驟:ϋ資料及缺陷數目等資料挑出。在本實施例中,本 二驟係先將所分析之層別標示為一缺陷 缺陷層之晶圓的該批產品及其批號,以;; 出,、產σσ批號、層別資料及缺陷數目等資料。 =夕卜,步驟41Q會進行統計分析之動作,其係求出一 牛驟來b作為該層別之缺陷數目的kiU rati0。同時,於 ί佳實施例之根缺據此—缺陷數目的kiU "Η。,依本發明 別之產口: 陷檢測參數分析方法能夠在後續製作此層 別之產口口中,預測此產品之良率。 綜上所述,由於依本發明之缺陷檢 項缺陷檢測項目及與其相關之製 鈞/主道贼/、通性分析手法來分析缺陷檢測參數,所以& i Ϊ t導?產品的缺陷檢測資料發生異常時,快速且1 : 二2斷出是哪—個環節出問題,並找出異常之機台 k⑴如。,結果來修正缺陷檢測之 製程的效率、: = = ;地=為判斷的錯誤來提高 減v生產成本、並及時改善線上生產情形以 569373 五、發明說明(ίο) 提高良率。 以上所述僅為舉例性,而非為限制性者。任何未脫離 本發明之精神與範疇,而對其進行之等效修改或變更,均 應包含於後附之申請專利範圍中。
第16頁 569373 圖式簡單說明 (五)、【圖式簡單說明】 圖1為一流程圖,顯示習知缺陷檢測參數分析方法的 流程; 圖2為一不意圖’顯不晶圓之缺陷檢測麥數值分佈 圖, 圖3為一流程圖,顯示依本發明較佳實施例之缺陷檢 測參數分析方法的流程; 圖4為一流程圖,顯示依本發明另一較佳實施例之缺 陷檢測參數分析方法的流程;以及
圖5為一不思圖’顯不晶圓之晶圓測試參數值分布 圖。 元件符號說明: 1 0 1〜1 04習知缺陷檢測參數分析方法的流程 21 晶格 2 2 缺陷 2 3 缺陷晶格 3 (Π〜3 11 本發明較佳實施例之缺陷檢測參數分析方法的流
程 4 (Π〜4 1 1 本發明另一較佳實施例之缺陷檢測參數分析方法 的流程 51 失格晶格 52 合格晶格
第17頁

Claims (1)

  1. 569373 六、申請專利範圍 1、一種缺陷檢測參數分析方法,其係用以分析複數批分 別ΐ有一,號之產品,該複數批產品係經過複數個機台刀所 製得,而每批產品中的一片或以上之晶圓係至少經過一 陷檢測項目之檢測以產生一缺陷檢測參數值,該缺陷檢測 項目及與該缺陷檢測項目相關的一製程站別係儲存於一次 料庫中,該資料庫亦儲存有該缺陷檢測參二 測參數分析方法包含: β缺檢 搜尋該資料庫以取得該複數批產品之缺陷檢測參數值· 依據該缺陷檢測參數值將該複數批產品區分為至產口 組:該等產品組包含—合格產品組及4合格產二 自a亥貝料庫中搜尋與該缺陷檢測項目相關之該 搜尋該合格產品組於該製程站別所經過之機台;牙站別, 搜哥讜不合格產品組於該製程站別所經過之機台;以 判斷該不合格產品組經過機率 的機台。 i铖早同於孩合格產品組經過機率 2、如申請專利範圍第1 其係利用共通性分析手 高於滅合格產品組經過 項所述之缺陷檢測參數分析方法, 法來判斷該不合格產品組經過機率 機率的機台。 如申請專利範圍第1項所述之缺陷檢 -U idt :BiI Jx, Λ-/ Λ r_ … > d , n 丨遴之缺陷檢測參數分析万法 ,、 、 1糸為一缺陷總數量(total count )、—缺陷增加數#广 木、订 數量(class Count)其中^ COunt)及—缺陷類另
    569373 六、申請專利範圍 4、如申請專利範圍第3項所述之缺陷檢測參數分析方法, 更包含: 利用長條圖(histogram)表示該複數批產品之該缺陷檢 測參數值。
    5、如申請專利範圍第1項所述之缺陷檢測參數分析方法, 其中每批產品中的每一片晶圓係更經過與該缺陷檢測項目 相關的一晶圓測試項目之檢測以產生一晶圓測試參數值, 該資料庫更儲存有該晶圓測試項目及該晶圓測試參數值, 該缺陷檢測參數分析方法更包含: 判斷該複數批產品之缺陷檢測參數值是否大於一第一標準 值; " 當判斷該複數批產品之缺陷檢測參數值大於該第一標準 值’取得具有缺陷之產品的批號; 於該批產品中取得缺陷所在之各晶圓上的複數個層別,其 中各層別分別具有一缺陷分布圖,該缺陷分布
    搜哥具有缺陷之該批產品的各晶圓之晶圓測試參數值 ,陆该晶圓測試參數值分布圖具有複數個失袼晶柊 將各ί別之缺陷分布圖與該晶圓測試參數值分布圖^ 圖動作,以取得-重疊晶格數,該重疊晶格 ㈣晶袼與該等失格晶格重疊的數量;數係為 計异該重疊晶格數與該失格晶格之數量的比值;
    第19頁 569373 六、申請專利範圍 判斷該比值是否大於或等於〆第二標準值; 當判斷該比值小於該第二楳举值時,略過該層別; 當判斷該比值大於或等:该第二標準值時,將該層別標示 為一缺陷層;以及 搜尋包含有至少具有該缺陷層之晶圓的該批產品及其批 6、 如申請專利範圍第5項所述之缺陷檢測參數分析方法, 更包含= 依據该缺陷層的缺陷數目以、统计为析方式產生^一作為該缺 陷層之缺陷kill ratio的第三標準值。 7、 如申請專利範圍第6項所述之缺陷檢測參數分析方法, 更包含: 依據該第三標準值預測在後續製程中,進行至該缺陷層的 該批產品之良率。 8、 如申請專利範圍第5項所述之缺陷檢測參數分析 更包含: 法’ 釗斷該資料廉Φ县^R w^ ^ η向、。,、、、a .
    尋動作;以及 尋動作;以及
    停止搜 取得具有 569373 六、申請專利範圍 9、如申請專利範圍第5項所述之缺陷檢測參數分析方法, 其中該晶圓測試項目為功能測試(f u n c t i ο n t e s t )項 目° 1 0、如申請專利範圍第5項所述之缺陷檢測參數分析方 法,其中該晶圓測試項目為電源供應電流測試(I DDQ test )項目。
    第21頁
TW091138167A 2002-12-31 2002-12-31 Method for analyzing defect inspection parameters TW569373B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091138167A TW569373B (en) 2002-12-31 2002-12-31 Method for analyzing defect inspection parameters
US10/604,685 US6828776B2 (en) 2002-12-31 2003-08-11 Method for analyzing defect inspection parameters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091138167A TW569373B (en) 2002-12-31 2002-12-31 Method for analyzing defect inspection parameters

Publications (2)

Publication Number Publication Date
TW569373B true TW569373B (en) 2004-01-01
TW200411801A TW200411801A (en) 2004-07-01

Family

ID=32590652

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091138167A TW569373B (en) 2002-12-31 2002-12-31 Method for analyzing defect inspection parameters

Country Status (2)

Country Link
US (1) US6828776B2 (zh)
TW (1) TW569373B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111091523A (zh) * 2018-10-08 2020-05-01 台湾福雷电子股份有限公司 用于基板缺陷分析之装置及方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW583406B (en) * 2002-12-31 2004-04-11 Powerchip Semiconductor Corp Method for analyzing final test parameters
US7099729B2 (en) * 2004-02-20 2006-08-29 Powerchip Semiconductor Corp. Semiconductor process and yield analysis integrated real-time management method
US6999897B2 (en) * 2004-03-11 2006-02-14 Powerchip Semiconductor Corp. Method and related system for semiconductor equipment early warning management
CN100413018C (zh) * 2004-06-14 2008-08-20 中芯国际集成电路制造(上海)有限公司 用于处理半导体器件的同一性的方法和系统
US7386420B2 (en) * 2006-06-02 2008-06-10 United Microelectronics Corp. Data analysis method for integrated circuit process and semiconductor process
US20080262769A1 (en) * 2007-04-23 2008-10-23 Daniel Kadosh Using multivariate health metrics to determine market segment and testing requirements
TWI447605B (zh) 2011-06-22 2014-08-01 Inotera Memories Inc 半導體製程之失效偵測方法及執行此方法之系統架構
JP6165658B2 (ja) * 2014-03-20 2017-07-19 株式会社東芝 製造装置管理システム及び製造装置管理方法
US10955468B2 (en) * 2018-01-23 2021-03-23 Texas Instruments Incorporated Wafer probe resumption of die testing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618938A (en) * 1984-02-22 1986-10-21 Kla Instruments Corporation Method and apparatus for automatic wafer inspection
JP2941308B2 (ja) * 1989-07-12 1999-08-25 株式会社日立製作所 検査システムおよび電子デバイスの製造方法
US5761064A (en) * 1995-10-06 1998-06-02 Advanced Micro Devices, Inc. Defect management system for productivity and yield improvement
JPH09199551A (ja) * 1996-01-12 1997-07-31 Mitsubishi Electric Corp インライン検査用検査データ解析処理装置
WO1997035337A1 (en) * 1996-03-19 1997-09-25 Hitachi, Ltd. Process control system
US6246787B1 (en) * 1996-05-31 2001-06-12 Texas Instruments Incorporated System and method for knowledgebase generation and management
JP2000314710A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 回路パターンの検査方法及び検査装置
US6477685B1 (en) * 1999-09-22 2002-11-05 Texas Instruments Incorporated Method and apparatus for yield and failure analysis in the manufacturing of semiconductors
JP3877952B2 (ja) * 1999-11-30 2007-02-07 ファブソリューション株式会社 デバイス検査装置および検査方法
JP2001168160A (ja) * 1999-12-07 2001-06-22 Sony Corp 半導体ウェハの検査システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111091523A (zh) * 2018-10-08 2020-05-01 台湾福雷电子股份有限公司 用于基板缺陷分析之装置及方法
CN111091523B (zh) * 2018-10-08 2023-04-18 台湾福雷电子股份有限公司 用于基板缺陷分析的计算装置及方法

Also Published As

Publication number Publication date
US6828776B2 (en) 2004-12-07
US20040124830A1 (en) 2004-07-01
TW200411801A (en) 2004-07-01

Similar Documents

Publication Publication Date Title
US5777901A (en) Method and system for automated die yield prediction in semiconductor manufacturing
CN108268892B (zh) 生产故障管理分析方法
US6393602B1 (en) Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers
US7260444B2 (en) Real-time management systems and methods for manufacturing management and yield rate analysis integration
TWI631351B (zh) 用於線內良率監控的關鍵參數之電測試參數的自動化判定之系統及方法
TW569373B (en) Method for analyzing defect inspection parameters
TW200915461A (en) Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects
US11404331B2 (en) System and method for determining cause of abnormality in semiconductor manufacturing processes
JP5080526B2 (ja) データ解析のための方法および装置
CN104583789A (zh) 测试单元控制器的决策和执行树的创建和调度
US20140278234A1 (en) Method and a system for a statistical equivalence test
WO2021120179A1 (zh) 产品制造消息处理方法、设备和计算机存储介质
TWI285341B (en) Method for analyzing in-line QC parameters
WO2021076937A1 (en) Die level product modeling without die level input data
TW583406B (en) Method for analyzing final test parameters
TWI808595B (zh) 分析缺陷的方法
CN111445006A (zh) 开源社区中开发者代码提交次数的预测方法及系统
CN116319255A (zh) 一种基于kpi的根因定位方法、装置、设备及存储介质
CN112069633B (zh) 一种采用大数据聚类的基于粒子群原理的配电网数据预处理方法
TWI754911B (zh) 一種判斷半導體製程異常原因之系統與方法
JPH10107111A (ja) 半導体装置の製造方法
Hsu et al. Main branch decision tree algorithm for yield enhancement with class imbalance
TWI330304B (en) Debug method for determining failure machines and application system thereof
JP4276503B2 (ja) 半導体不良原因絞込み方法
CN114418600B (zh) 一种食品输入风险监测预警方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees