TW561585B - Method for producing salicide with improved junction electrical properties - Google Patents

Description

561585 五、發明說明（1) 發明領域： 本發明係有關於一種製作自行對準金屬矽化物 (Self-aligned silicide， SALICIDE)的方法，特別是 關於一種可改善金屬矽化物與源/汲極接面之電性特性的 自行對準金屬矽化物的製造方法。 發明背景： 按’半導體元件尺寸縮至深次微米範圍時，閘極與源 /及極區域之面積亦等同縮小，使得閘極上的導電電阻與 源/>及極區域的接觸電阻均大幅增加，此時需利用一種自 行對準金屬化物的形成方式來降低電阻。一般可使用於自 行對準金屬矽化物之金屬包括鈦、鈷、鎳、鈀及鉑等材質 ’此等金屬皆可以經由二次退火處理及其之間經一次選擇 性溶液姓刻處理來達到自行對準金屬矽化物反應之目的。 習知於製作自行對準金屬矽化物的方法係如第一（a) 圖所示，先在一半導體基底1 〇中依序形成有淺溝渠隔離結 構1 2、閘極結構1 4、輕摻雜源/汲極區域1 6、閘極間隙壁 1 8及重摻雜源/汲極區域20等元件；在形成此些元件之後 ’在半導體基底10上沈積一金屬層22，如第一（b)圖所示 ’接著進行第一次快速熱回火（RTA 1)處理，以利用大 於5 0 0°C的溫度使金屬層2 2與其下方相鄰之閘極結構1 4與 源/汲極區域20的多晶矽反應生成金屬矽化物24。然後， 利用溼蝕刻法以化學溶液如氨水與雙氧水之混合液選擇性 的去除未反應成金屬石夕化物2 4的金屬層2 2與金屬氧化物等 ，如第一（c )圖所示，祇留下金屬矽化物24於閘極結構1 4

第4頁 561585 五、發明說明（5) 詳細說明： 就習知技術而言，在製作鈷金屬 源/汲極區域之表面產生自生或殘留 ^際，容易在 ，進而導致團縮現象及淺接面之漏=物=何不㈣ 出一種較佳之製程步驟，以改善自行 心明即在提 /汲極區域之接面的電性特性。對準金屬矽化物和源 第一（a)圖至第一（d)圖為本發明於制从占― 矽化物之各步驟構造剖視圖，首先，如了對準-金屬 在一半導體基底3〇中先形成淺溝渠隔離結5 (asm ’ trench isolation’ STI) 32，以用來陪绍主道一 中的主動元件及被動元件；再於半用導來:二+二體基底30 電晶體問極結構34,其係包括位於：=面形成-乳化層342及上方之多晶石夕層⑷所組成；然後 構34為罩幕，對半導體基底3〇進行—濃度較低的第」^ 在半導體基底3°内摻雜形成輕摻雜源"沒極 &域36，並於閘極結構34之二側壁旁分別形成閘極間隙壁 3 8° 然後在形成主動元件閘極結構3 4之重摻雜源/汲極區 域之Θ ’先利用金屬濺鍍（sputter)方式或是化學氣相 沈積方式，在半導體基底30表面沈積形成第一金屬層，此 即為一姑金屬層4 〇，如第二（a )圖所示，此始金屬層4 〇之 厚度係介於1 5奈米（nm)至1 〇 〇奈米之間，較佳者為3 〇奈 歩左右。於形成該始金屬層4 0之後’再以閘極結構3 4與閘 極間隙壁38為罩幕，對該半導體基底30進行一濃度較高之

561585 五、發明說明（6) 第二次離子佈植，如 底3 0内摻雜形成重摻 一（b)圖所示，以便在該半導體基 緊接著如第二^二源/及極區域4 2。 、c )圖 — 金屬層4 0表面形成第〜 不’利用金屬賤鍍方式，在結 屬層44之厚度係大於p太金屬層’此即為鈦金屬層44，鈦金 ’在該鈦金屬層^表面'、米/較佳者為1 0奈米左右；接著 需大於5奈米，較佳者再形成一氮化鈦阻障層4 6，其厚度 係以金屬濺鍍方式所步為1 2奈米左右，且由於鈦金屬層44 同時於濺鍍真空室中、$成^ ’所以在形成鈦金屬層44時， 氮（Ar/ND混合氣體^入含有氮氣之混合氣體，例如氬/ 變成該氮化鈦阻障層46使表面部份之鈦金屬層44直接轉 、隹—也诂门、卜, 圖所不’其係利用一大約75 0°C之溫声 * : :二鉍RTP)製程，對該半導體基底30進行熱回又 ^1 、金屬層4 0與該閘極結構3 4與源/汲極區域4 2 孓夕日日矽相接觸的部份轉變成鈷金屬矽化物（c〇s丨2) 48:然後，利用溼蝕刻方式去除未反應成鈷金屬矽化物〇 之该鈷金屬層40及其上之鈦金屬層44與氮化鈦阻障層46 , 即可得到如第二（d)圖所示之鈷金屬矽化物48 ;最後，以 一溫度大於7 0 〇°C之快速回火製程對該鈦金屬矽化物4 6進 行鬲溫熱回火處理’以降低鈦金屬石夕化物4 6之電阻值。 另外’本發明除了上面所述的製造流程之外，更具有 另一種不同之較佳實施例，首先如第三（a)圖所示，在已 形成淺溝渠隔離結構3 2之半導體基底3 0表面係形成有閘極 結構’再以閘極結構3 4為罩幕，對半導體基底3 0進行一濃 561585 五、發明說明（7) 度較低的第一次離子佈植’以形成輕摻雜源/沒極區域 36 ;並於閘極結構34之二側壁旁分別形成閘極間隙壁38。 接續，在進行重摻雜源/汲極區域之離子摻雜步驟之前， 先利用金屬濺鍍（sputter)方式或是化學氣相沈積方式 ’依序在半導體基底3 0表面沈積形成一始金屬層4〇、鈦金 屬4 4及氮化鈦阻障層4 6 ’各層厚度與形成方式係與上述實 施相同’不再重複欽述。 於形成鈷金屬層4 0、鈦金屬4 4及氮化鈦阻障層4 6之步 驟後，再參閱第三（b )圖所示，以閘極結構3 4與閘極間隙 壁3 8為罩幕，對該半導體基底3 0進行一濃度較高之第二次 離子佈植，使其在半導體基底30内形成重摻雜源/汲極區 域4 2 〇 而後再對半導體基底3 0進行熱回火處理，使鈷金屬層 4 0與該閘極結構3 4與源/沒極區域4 2之多晶石夕相接觸的部 份轉變成如第三（c )圖所示之鈷金屬矽化物4 8。完成鈷金 屬矽化物4 8之製作後，利用溼蝕刻方式去除未反應成鈷金 屬矽化物48之該鈷金屬層40及其上之鈦金屬層44與氮化鈦 阻障層4 6，以得到如第三（d )圖所示之鈷金屬矽化物4 8 ; 最後，再進行進行一高溫熱回火處理，以降低鈦金屬矽化 物4 6之電阻值。 本發明係在鈷金屬層40(第一金屬層）或是在鈷金屬 層4 0、鈦金屬4 4及氮化鈦阻障層4 6沈積後，再藉由離子佈 植技術於該半導體基底3 0内形成重摻雜源/汲極區域4 2， 以利用離子投射穿過鈷金屬層40或鈷金屬矽化物48時，可

第10頁 561585 j五、發明說明（8) 將結金屬與石夕材質之界面處產生的自生氧化層（Native ox i de)打散，並可將鈷金屬原子撞擊至石夕晶中，達成離 子混合（I ο η B e a η M i X i n g)的效果，使得金屬石夕化物的 反應界面非常平整。另外，離子植入鈷金屬層或穿過鈷金 屬層後再進行熱回火處理，如此可有效控制淺接面的深度 ，避免因矽原子被鈷金屬大量消耗掉所造成的淺接面漏電 現象。

因此，本發明可應用在小於次微米尺寸的半導體元件 元件中，並同時可有效改善金屬矽化物於源/汲極之淺接 面的接觸面情況，以有效控制淺接面深度，並避免因矽原 子被鉛金屬大量消耗掉而造成淺接面漏電現象，進而改善 金屬矽化物與淺接面之電性特性。此外，本發明在半導體 基底表面無自生氧化層或其他不純物存在，故可同時避免 金屬矽化物發生團縮現象，以降低閘極上的導電電阻值與 源/汲極區域的接觸電阻值。 以上所述之實施例僅係為說明本發明之技術思想及特 點，其目的在使熟習此項技藝之人士能夠瞭解本發明之内 容並據以實施，當不能以之限定本發明之專利範圍，即大 凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵 蓋在本發明之專利範圍内。

第11頁 561585 圖式簡單說明 第一（a )圖至第一（c )圖為習知於製作自行對準金屬矽 化物之各步驟構造剖視圖。 第二（a )圖至第二（e )圖為本發明於製作自行對準金屬 矽化物之各步驟構造剖視圖。 第三（a)圖至第三（d)圖為本發明於製作自行對準金屬 矽化物之另一實施例的各步驟構造剖視圖。

第12頁

Claims (1)

1. 561585 丄 ^^91124931 六、申請專利範圍 >>曰 修正 ，:改J接面電性特性之自行對準金屬石夕化物的製 k方法，其係包括下列步驟·· (a) 提供一丰道挪甘+ 社拔丨―體基底’其上係形成有隔離區域、閘極 (b) 二#车】摻雜源/汲極區域及閘極間隙壁； 於f+導體基底上形成一鈷金屬層； c = 5亥閘，，構與該閘極間隙壁為罩幕，對該半導體 二，進仃向濃度離子佈植，以形成重摻雜源/汲極 區域，

   γ)形成一鈦金屬層於該鈷金屬層表面； e)形成一阻障層於該鈦金屬層表面； )進行熱回火處理’使得與該閘極結構及閘極間隙 壁接觸之該鈷金屬層形成一鈷金屬矽化物，且同時 重整半導體基底表面之原子結構；以及 (g)去除該阻障層、鈦金屬層及未反應成該鈷金屬矽化 物之該鈷金屬層。 •如申請專利範圍第1項所述之自行對準金屬矽化物的 製造方法，其中該步驟（a)在該半導體基底中形成該 些元件之方法更包括下列步驟：

   在該半導體基底上先形成淺溝渠隔離區域後，再形成 一閘極結構； 以該閘極結構為罩幕，對該半導體基底進行一低濃度 的離子佈植，以形成一輕摻雜源/汲極區域；以及 於該閘極結構側壁形成有閘極間隙壁。 •如申請專利範圍第1項所述之自行對準金屬矽化物的

   第13頁 561585 修正 _案號 91124931 六、申請專利範圍 製造方法，其中在該步驟（b)中係以金屬濺鍍方式或 化學氣相沈積方式形成該鈷金屬層者。 4 ·如申請專利範圍第1項所述之自行對準金屬矽化物的 製造方法，其中該鈷金屬層之厚度係介於15奈米至 1 0 0奈米之間。 5 ·如申請專利範圍第1項所述之自行對準金屬石夕化物的 製造方法，其中在該步驟（d)中係以金屬濺鍍方式形 成該鈦金属層。 6 ·如申請專利範圍第1項所述之自行對準金屬矽化物的

   製造方法，其中該鈦金屬層之厚度係大於5奈米。 7 ·如申請專利範圍第1項所述之自行對準金屬石夕化物的 製造方法，其中該阻障層係為一氮化金屬層。 8 ·如申請專利範圍第7項所述之自行對準金屬矽化物的 製造方法，其中該氮化金屬層之形成方式係以金屬濺 鍍方式，對該鈦金屬層進行一氮離子佈值，以使表面 之該鈦金屬層轉變成該氮化金屬層。 9 ·如申請專利範圍第1項所述之自行對準金屬矽化物的 製造方法，其中該阻障層之厚度係大於5奈米。

   1 0 ·如申請專利範圍第1項所述之自行對準金屬矽化物的 製造方法，其中該步驟（f)之熱回火處理係在7 5 (TC之 溫度下進行快速回火。 11 ·如申請專利範圍第1項所述之自行對準金屬矽化物的 製造方法，其中該步驟（g)係以溼蝕刻方式去除該阻 障層、鈦金屬層及未反應成該鈷金屬矽化物之該第一

   第14頁 561585

   修正 金屬層。 12 ·=請專利範圍第丄項所述之自行對準金屬石夕化物的 ^坆方法，其中於步驟（g)完成之後，更可對該鈷金 屬矽化物進行熱回火處理。 1 3 ·厂種可改善接面電性特性之自行對準金屬矽化物的製 造方法，其係包括下列步驟： 、 (a) 提供一半導體基底，其上係形成有隔離區域、閘極 結構、輕摻雜源/汲極區域及閘極間隙壁； (b) 於該半導體基底上形成一鈷金屬層；

   (c) 形成一鈦金屬層於該鈷金屬層表面； (d) 形成一阻障層於該鈦金屬層表面； (e) 以該閘極結構與該閘極間隙壁為罩幕，對該半導體 基底進行面濃度離子佈植，以形成重推雜源/沒極 區域； (f) 進行一熱回火處理，使得與該閘極結構及閘極間隙 壁接觸之該鈷金屬層形成一鈷金屬矽化物，且同時 重整半導體基底表面之原子結構；以及

   (g) 去除該阻障層、鈦金屬層及未反應成該鈷金屬矽化 物之該鈷金屬層。 1 4 ·如申請專利範圍第1 3項所述之自行對準金屬矽化物的 製造方法，其中該步驟（a)在該半導體基底中形成該 些元件之方法更包括下列步驟： 在該半導體基底上先形成淺溝渠隔離區域後’再形成 一閘極結構；

   第15頁 561585 --紐91124931 Ή年」日 千女丫 六、申請專利細 — ---—' 以該閘極結構為罩幕，對該半導體基底進行一低濃度 的離子佈植，以形成一輕摻雜源/汲極區域；以及 於該閘極結構側壁形成有閘極間隙壁。 1 5 ·如申請專利範圍第1 3項所述之自行對準金屬石夕化物的 製造方法，其中在該步驟（b)申係以金屬濺鍍方式或 - 化學氣相沈積方式形成該鈷金屬層者。 1 6 ·如申請專利範圍第丨3項所述之自行對準金屬矽化物的 製造方法，其中該鈷金屬層之厚度係介於丨5奈米至 1 〇 〇奈米之間。 1 7 ·如申請專利範圍第丨3項所述之自行對準金屬矽化物的 馨 製造方法，其中在該步驟（c)中係以金屬濺鍍方式形 成該鈦金屬層。 1 8 ·如申請專利範圍第1 3項所述之自行對準金屬矽化物的 製造方法，其中該鈦金屬層之厚度係大於5奈米。 1 9 ·如申請專利範圍第1 3項所述之自行對準金屬石夕化物的 製造方法，其中該阻障層係為一氮化金屬層。 20 ·如申請專利範圍第丨9項所述之自行對準金屬矽化物的 製造方法，其中該氮化金屬層之形成方式係以金屬錢 链方式，對該鈦金屬層進行一氮離子佈值，以使表面 _ 之該鈦金屬層轉變成該氮化金屬層。 1 ·如申請專利範圍第丨3項所述之自行對準金屬矽化物的 製造方法，其中該阻障層之厚度係大於5奈米。 22 .如申請專利範圍第丨3項所述之自行對準金屬矽化物的 製造方法，其中該步驟（f)之熱回火處理係在之

   561585 修正 _案號 91124931 六、申請專利範圍 溫度下進行快速回火。 2 3 ·如申請專利範圍第1 3項所述之自行對準金屬石夕化物的 製造方法，其中該步驟（g)係以溼蝕刻方式去除該阻 障層、鈦金屬層及未反應成該金屬矽化物之該鈷金屬 層0 24 ·如申請專利範圍第1 3項所述之自行對準金屬矽化物的 製造方法，其中於步驟（g)完成之後，更可對該鈷金 屬矽化物進行熱回火處理。

   第17頁