TW561533B - Semiconductor manufacturing process for decreasing floating gate pitch - Google Patents

Description

561533

本發明係有關於一種在半導體製程中記憶 隔的方法，特別係有關於一種藉由形成鳥嘴：氧：二？ :低光罩，定”憶單元之間隔空隙(spacing)的製。造： 法’以獲得具有密集度高的記憶單元結構。 在半導體積體電路的製造過程中，微影成像 (nuCrolithography )製程一直佔有一關鍵性ς地位， 製程係將設計的圖案精確地定義在光阻層上，然後進行蝕 刻步驟將光阻層的圖案轉移到半導體基底上而得到所需之 線路構造。一般而言，微影製程主要包括光阻塗佈、預

烤、曝光（exposure )、顯影（development )以及硬烤 等數個步驟。其中，曝光程序之解析度（res〇luti〇n )為 元件積集度能否更進一步提昇的關鍵因素。 目前，隨著半導體積體電路之積集度快速增加，微影 技術所要求的線寬也越來越小。同樣地，各半導體元件之 間的間隔空隙（spac i ng)也日益縮短。然而，光罩類型的 使用及所搭配的曝光光源均會影響上述之元件間的間隔空 隙，而且在曝光製程中的解析度而使線寬及間隔空隙在縮 小化時受到限制。例如，現今使用的半透型（h a 1 f - t ο n e )相移光罩搭配氟化氪（KrF )雷射作為曝光光源時，就 難以製作出線寬及線距均為1 1 0奈米（nm )的密集圖案。 雖然，使用雷文生型（Levenson)相移光罩可製作出 上述之密集圖案，然其光罩製作較為困難而使製造成本增 加0 請參考第la-Id圖，第la-ld圖係顯示習知之形成間隔

561533 五、發明說明（2) 空隙的方法之示意圖。 請參考第la圖’首先，提供在單晶石夕構成的半導體基 底101表面以熱氧化法（thermal oxidation)形成厚度大約 為100A的墊氧化層（pad oxide)102，然後利用低壓化學氣 相沈積法（low pressure chemical vapor deposition ； LPCVD)，在例如含二氣矽烷（SiH2Cl2)以及氨氣（Nh3)的環 境下，形成厚度約為500〜3000 A的氣化石夕層i〇3。 然後藉由習知微影製程，例如使用半透型相移光罩並 搭配氟化H ( K r F )雷射作為曝光光源，於氮化石夕層1 〇 3表 面定義出具有開口 105a及l〇5b之圖案化罩幕層104。開口 105a及105b會露出部份氮化石夕層1〇3的表面。其中，開口 1 0 5 a及1 0 5 b即為後續形成淺溝槽隔離區之位置，且淺溝槽 隔離區兩兩相隔出主動區，所以，w丨即為淺溝槽隔離區之 寬度，W2即為主動區之寬度。 接著，以圖案化罩幕層104為罩幕，依序蝕刻露出表 面之氮化石夕層103及墊氧化層1〇2，直到露出半導體基底 101表面為止，以形成開口 l〇6a及丨06b ;然後，去除圖案 化罩幕層104，如第lb圖所示。 ” 請參考第lc圖，以氮化矽層103及墊氧化層1〇2為罩 幕，蝕刻未被覆蓋之半導體基底101以形成一溝槽1〇7，溝 槽107之寬度即為開口1〇53及1055之寬度，深度約為3〇〇〇 至5 0 0 0A。接著，於形成有氮化矽層1〇3a及溝槽1〇7之半導 體基底101上形成一絕緣層108，絕緣層1〇8會填滿溝槽 1 〇 7。其中，絕緣層1 〇 8例如是二氧化矽層。

561533 五、發明說明（3) 請參考第1 d圖，對絕緣層1 〇 8進行平坦化步驟直至露 出氣化石夕層103的表面為止，僅留下溝槽107中之絕緣層 l〇8a ;然後，依序將氮化矽層1〇3及墊氧化層丨〇2去除，如 此一來，絕緣層1 〇8a即為形成在半導體基底1 〇 i之淺溝槽 隔離區1 08a，淺溝槽隔離區1 〇8a兩兩之間相隔的區域即為 主動區（active area)(未標示）。其中，平坦化步驟例如 疋化干機：械研磨步驟（chemical mechanical polishing， CMP) 〇 一請參考第1 e圖，接著，先於淺溝槽隔離區丨〇8a之間的 半導體基底101之表面上形成一由氧化層或高介電常數材

料層所構成之閘極介電層丨〇 9 ;然後，於閘極介電層丨〇 9與 淺溝槽隔離區1 〇8a的表面上依序形成一導電層丨丨〇及一具 有開口 11 2之圖案化罩幕層丨丨i，開口丨丨2會露出 離區嶋上_方之導電層110的表面，而且開口 112之#尺\\ 光罩（未顯示）上之圖案所決定。其中，導電層丨丨〇例如是 多晶矽層或磊晶矽層；圖案化罩幕層丨丨丨例如是氮化矽， 層0 請參考第1 f圖，以圖案化罩幕層丨丨i為罩幕蝕刻導電 層1i 〇，以在導電層11 〇形成一間隔溝槽11 3，間隔溝槽1 1 3 會路出淺溝槽隔離區丨〇 8a的表面，並且間隔溝槽丨丨3兩兩 相隔出主動區。間隔溝槽113之寬度W3與光罩定義之圖案 化罩幕層1〇3之開口 105a及1〇51)之寬度應比W1小。由此可 知，半導體基底1 0 1上所形成的間隔溝槽丨丨3與主動區的尺 寸完全由光罩定義之圖形所決定，因在匕，線寬尺寸縮小後

561533 五、發明說明（4) 造成之曝光製程的限制 集度無法增加。 有鑑於此，本發明 狀氧化結構以降低光罩 (spacing)的製造方法， 來進一步定義蝕刻出密 根據上述目的，本 半導體製程，包括下列 導體製程，包括下列步 底上具有至少二隔離區 於半導體基底上依序 犧牲層及一圖案化罩幕 離區相對位置之部份犧 ，對犧牲層進行氧化處 並將圖案化罩幕層去除 序餘刻未被氧化之犧牲 露出部份浮動閘極層之 以具有開口之介電層為 以定義二浮動閘極間之 根據上述目的，本 之半導體製程，包括下 體基底上具有至少二隔 電層；於半導體基底上 化石夕層、一金屬層、一 密 嘴 之半基層 一隔幕，依 口及層 距導介氮， 隙 的 鳥 距之體電、等罩層，開·，極 間半極一層 W工 元 成 1 間距導介層該化化幕，除閘 極，閘第阻 一口閉 單 形隙1F極間半極電蓋氧氧罩口去動 閘底一一光 隱 由空 j 。閘極，閘介覆為狀刻開層浮 動基有、化 之 記 藉隔，構動閘底一 一層層嘴蝕一化刻 浮體成層案 度 之 種間./结浮動基有、幕幕鳥為成氧蝕 小導形極圖 寬 、 成 一之、元小浮體成層罩罩個層形狀口 縮半間閘一 形 供元^單縮小導形極化化數化以嘴開 種一區動及 續 提單Μ憶種縮半間閘案案複氧，鳥沿 一供離浮層 後 於憶W記一種一區動圖圖成狀層將， 供提隔一咳 致 在記幵的供一供離浮中以形嘴電並幕 提：且成化 導 的之」高提：提隔一其；以鳥介，罩。再驟，形氮 立日 將 目定U度明驟：且成，層，以與面刻距明步區序二 ， 之既"集發步驟，形層牲理；層表餘間發列離依第

0503-8662TWF ； TSMC2002-0611 ； Claire.ptd 第7頁 561533 蓋隔離區 罩幕，蝕 圖案化光 光阻層； 氧化處理 矽層去除 金屬層以 為餘刻罩 出部份浮 具有開口 閘極層直 閘極間之 相對位 刻第二 阻層所 以部份 以形成 ，以鳥 露出部 幕’ Ί虫 層；以 出金屬 一氮化 為氧化 氧化層 蝕刻罩 層之表 層，以 將鳥嘴 刻罩幕 之表面 五、發明說明（5) 其中圖案化光阻層覆 圖案化光阻層為蝕刻 層表面為止，以留丁 石夕層，並去除圖案化 罩幕，對金屬層進行 ，並將部份第二氮化 幕’去除未被氧化之 面；以鳥嘴狀氧化層 形成一開口，開口露 狀氧化層去除；及以 ，沿該開口蝕刻浮動 為止，以定義二浮動 實施例： 第2 a - 2 j圖係顯示本發明 隙的方法之示意圖。 置之部份金屬 鼠化層至露 覆蓋之部份第 第二氮化石夕層 複數個鳥嘴狀 嘴狀氧化層為 份第一氮化矽 刻第一氮化矽 動閘極層之表面，並 之第一氮化矽層為蝕 至露出淺溝槽隔離區 間距。 之形成隔離主動區之間隔空 請參考第2a圖，首先，提供在單晶矽構成的半導體基 底201表面以熱氧化法（thermal 〇xidati〇n)形成厚度大二 為2 0 0Α的墊氧化層（pad Oxide)2〇2，然後利用低壓=學氣 相沈積法（low pressure chemical vapor deposition ; LPCVD)，在例如含二氯矽烷（SiH2Cl2)以及氨氣（NH3)的環 i兄下’形成厚度約為500〜3000 A的氮化石夕層203。 然後藉由習知微影製程，例如使用半透型相移光罩並 格配II化IL ( K r F )雷射作為曝光光源，於I化石夕層2 〇 3表 面定義出具有開口 205a及205b之圖案化罩幕層2〇4。開口

561533

205a及205b會露出部份氮化矽層2〇3的表面。其中，開口 2 0 5a及20 5b即為後續形成淺溝槽隔離區之位置，且淺溝槽 隔離區兩兩相隔出主動區，所以，W1，即為淺溝槽隔離區 之寬度，W2’即為主動區之寬度；並且，因為本發明所形 成之隔離浮動閘極之間距減少，因此淺溝槽隔離區寬度 wi，亦可隨之減少而小於習知之淺溝槽隔離區寬度W1，如 此一來’主動區之寬度W2,亦可隨之減少而小於習知之主 動區寬度W2。

接著’以圖案化罩幕層2〇4為罩幕，依序蝕刻露出表 面之氮化矽層203及墊氧化層2〇2，直到露出半導體基底 201表面為止，以形成開口 2〇6a及2〇61);然後，去除圖案 化罩幕層204，如第2b圖所示。 請參考第2c圖，以氮化矽層20 3及墊氧化層202為罩幕 ’餘刻未被覆蓋之半導體基底2 〇 1以形成一溝槽2 〇 7，溝槽 207之寬度即為開口205a及205b之寬度，深度約為3000至 5000A。接著，於形成有氮化矽層2〇3a及溝槽2〇7之半導 體基底2 0 1上形成一絕緣層2 〇 8，絕緣層2 0 8會填滿溝槽 2 0 7。其中’絕緣層2 〇 8例如是二氧化石夕層。

睛茶考第2 d圖，對絕緣層2 〇 8進行平坦化步驟直至露 出氮化石夕層2 0 3的表面為止，僅留下溝槽2 〇 7中之絕緣層 2 0 8 a ’然後’依序將氣化；g夕層2 〇 3及塾氧化層2 〇 2去除，如 此一來’絕緣層2 0 8 a即為形成在半導體基底2 〇 1之隔離區 2〇8a，隔離區2 0 8a兩兩之間相隔的區域即為主動區 (active area)(未標示）。其中，平坦化步驟例如是化學

0503-8662TWF ； TSMC2002-0611 ； Claire.ptd 第9頁 561533 五、發明說明（7) 機械研磨步驟（chemical mechanical polishing，CMP); 隔離區2 0 8 a例如是淺溝槽隔離區。 請參考第2e圖，接著，先於隔離區2〇8a之間的半導體 基底201之表面上形成一由氧化層或高介電常數材料層所 構成之閘極介電層2 0 9 ;然後，於閘極介電層2 〇 9與隔離區 2 0 8a的表面上依序形成一浮動閘極層2丨〇、一介電層2丨i、 一犧牲層212、一罩幕層213及一圖案化光阻層214，圖案 化光阻層2 1 4可以是一般可供圖案化之光阻層，覆蓋在隔 離區208a上方之罩幕層213上。其中，浮動閘極層21〇及犧 牲層2 1 2例如疋多晶石夕層或蟲晶石夕層；介電層2 11及2 1 3例 如是氮化矽（S i N )層。 請參考第2 f圖，以圖案化光阻層2丨4為罩幕蝕刻罩幕 層213，直至硌出犧牲層212的表面為止，以形成與圖案化 光阻層214相同寬度之罩幕層213a。然後，以罩幕層2i3a 為罩幕對犧牲層212進行熱氧化處理（theolal oxidation)，以形成氧化層212b，例如是複晶矽氧化層 (poly-oxide)。其中，犧牲層212a因為被罩幕層2i3a^蓋 的緣故，會有部份沒有被氧化，所以氧化作用會向罩幕層 2 13a下方之導電層進行，因此氧化層212b會呈鳥嘴狀，二 第2 g圖所示。 請參考第2hg] ’接著’在依序將罩幕層⑴以犧牲層 212a移除後，以呈鳥嘴狀的氧化層212b為罩幕，蝕刻介^ 層211a直至露出浮動閘極層210的表面為止，以在介^電層 21U形成一開口214 ;然後’將呈鳥嘴狀之氧化層2;li2b^

561533 五、發明說明（8) 除，如第2 i圖所示。 請參考第2j圖，以具有開口 214之介電層211a為罩幕 钱刻浮動閘極層210以形成一間隔溝槽215，間隔溝槽215 會露出隔離區208a之表面；並且’間隔溝槽21 5兩兩θ相隔 出主動區。 如第2 j圖中所示，間隔溝槽215之寬度W3,小於光罩定 義之開口 2 0 5a及20 5b之寬度W1’ ，基本上，本發明可 比黃光能力更小的間距。 出 由此可知，利用本發明所提供的方法可使半導體基底 201上所形成的間隔溝槽215與主動區的尺寸不受光罩定 之圖形及曝光製程所限制，所以，藉由縮小間隔溝槽215 及主動區的尺寸可使後續形成之記憶單元的密集度^效增 、一請參考第2k-2o圖，第2k-2o圖係顯示利用本發明之形 成隔離主動區之間隔空隙的方法接碎私士 咅闰甘士货闻％々 法後續形成快閃記憶體之示 思圖。其中’苐2k圖後之圖示势么楚q阅士 口不白為弟3圖中A-A方向之切面 園 〇 請參考第2k圖，於浮動閣極 爲9 1 β这一目古M rr 9 1 7 Q 士 Ί位1 ϋ &上依序形成一絕緣 曰6及〜有開 &之圖案化罩幕層217，開口217a · 出絕緣層21δ之部分表面。其巾， 開“以路 (SlN)層。 L緣層川例如是氮化石夕 請參考第21圖，以具有門 開口 217a之圖案化罢墓猛917 為罩幕，蝕刻絕緣層2 1 δ及外八 ό 未化罩幕層2 1 7 開口 216a，然後將圖案化4笪陆οι。 Z l〇a以形成 爭幕層2 1 7移除。

561533 五、發明說明（9) 接下來，以沉積與回蝕刻製程或化學機械研磨步驟來 · 使氧化層2 1 8將開口 2 1 6 a填滿後，於絕緣層2 1 6之表面上形 ·， 成一具有開口 220之圖案化罩幕層219，開口220露出部分 氧化層2 1 8及部分絕緣層2 1 6之表面。 接著，以具有開口 220之圖案化罩幕層219為罩幕，蝕 刻露出表面之氧化層2 1 8、絕緣層2 1 6以及依序露出表面之 · 浮動閘極層210a與閘極介電層20 9以形成開口 220a，同 · 時’氧化層21 8會形成間隙壁21 8a，開口 2 2 0a會露出半導 體基底2 0 1之表面；然後，將圖案化罩幕層2 1 9移除，如第 2 m圖所示。 | 請參考第2n圖，於開口 220之側壁形成一間隙壁221 後，利用導電層222將開口 220填滿，以作為源極（source 1 ine)。然後，對導電層222進行熱氧化處理，以在導電層 2 2 2之表面上形成一氧化層2 2 3。其中，間隙壁2 2 1例如是 氧化層，間隙壁2 2 1會覆蓋住開口 2 2 0所露出之閘極介電層 20 9a、浮動閘極層21〇a及部分之間隙壁2 18a的表面；導電 層2 2 2例如疋多晶石夕層或蠢晶石夕層；氧化層2 2 3例如是氧化 ί夕層。 請參考第2〇圖，接著，利用氧化層223與間隙壁2 18a 為罩幕’依序蝕刻絕緣層2丨6及絕緣層2 1 6覆蓋之浮動閘極 層210a及閘極介電層2〇9a直至露出半導體基底201之表面 為止，如此即形成具有尖角之浮動閘極2 1 〇 b。後續，進行 . 熱氧化處理以形成氧化層2 2 4作為閘極層間介電層 (inter poly oxide)，然後再形成一控制閘極2 2 5，如此一 ·

0503-8662TWF ； TSMC2002-0611 ； Claire.ptd 第12頁 561533 五、發明說明（10) 來’即形成一完整之快閃記憶體。 5月參考第3圖’第3圖係顯示第2 〇圖之本發明所形成之 快閃記憶體之上視圖，可清楚看出元件的相對位置；而第 2〇圖即為第3圖中AA切線之切面圖。其中，隔離區2〇83 (sti )兩兩相隔出主動區（未標示）；浮動閘極層21〇b形成 之浮動閘極為FG ;導電層222形成之單一記憶單元之源極 為sjin'ce ;設置於浮動閘極FG上方之金屬線為字元線（wl) 9’τι字位於主動區上的為控制閑極225，位於隔離區 s τ I上的為一般導線。

:據本發明所提供之利用縮小間隔溝槽 之尺卞的方& ’藉由記憶單元間隔空 ：見 記憶單元的密集度；再者，本發兩、”目小可有效增 貴的光罩及微影設備便可完成丨=系使用製作複雜及 的目的。 & 料低生產成 雖然本發明已以較佳實施例揭露 限定本發明，任何熟習此項技藝者，D上，然其並非用以 神和範圍内，當可作更動與潤飾，因在不脫離本發明之精 當視後附之申請專利範圍所界定 I此本發明之保護範園 〜百马準。

561533 圖式簡單說明 為使本發明之上述和其他目的、特徵、和優點能更明 · 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 . 細說明如下： 第1 a -1 f圖係顯示習知之形成間隔空隙的方法之示意 圖。 第2a-2 j圖係顯示本發明之形成隔離主動區之間隔空 ， 隙的方法之示意圖。 _ 第2k —2〇圖係顯示利用本發明之形成隔離主動區之間 隔空隙的方法所形成之快閃記憶體之示意圖。 第3圖係顯示第2〇圖之本發明所形成之快閃記憶體之 | 上視圖。 符號說明： 101、 201〜半導體基底； 102、 102a、202〜墊氧化層； 103、 103a、203、203a 〜氮化矽層； 104、 111、204、214、217〜圖案化罩幕層； 105a 、 105b 、 106a 、 106b 、 112 、 113 、 205a 、 205b 、 206a 、206b 、215 > 217a 、220 、 220a〜開口； 107、2 0 7、216a〜溝槽； 1 0 8、2 0 8、2 1 6 〜絕緣層； 108a〜淺溝槽隔離區； 1 0 9、2 0 9〜閘極介電層； . 110 、 110a 、 210a 、 212a 、 222〜導電層； 2 1 0〜浮動閘極層；

0503-8662TWF ； TSMC2002-0611 ； Claire.ptd 第14頁 561533 圖式簡單說明 208a〜隔離區； 2 1 2〜犧牲層； 212b、218、223、224〜氧化層 213〜罩幕層； 214〜圖案化光阻層； 2 1 8、2 2 1〜間隙壁； 2 2 5〜控制閘極。 參 Φ

0503-8662TWF ； TSMC2002-0611 ； Claire.ptd 第15頁

Claims (1)

1. 561533 六、申請專利範圍 1 · 一種縮小浮動閘極間距之半導體製程，包括下列步 · 驟· 提供一半導體基底，該半導體基底上具有至少二隔離 區，且該等隔離區間形成有一閘極介電層； 於該半導體基底上依序形成一浮動閘極層、一介電層 、一犧牲層及一圖案化罩幕層，其中該圖案化罩幕層覆蓋 · 該等隔離區相對位置之部份犧牲層； _ 以該圖案化罩幕層為氧化罩幕，對該犧牲層進行氧化 處理，以形成複數個鳥嘴狀氧化層，並將該圖案化罩幕層 去除； I 以該等鳥嘴狀氧化層為蝕刻罩幕，依序蝕刻未被氧化 之該犧牲層與該介電層，以形成一開口，該開口露出部份 浮動閘極層之表面，並將該等鳥嘴狀氧化層去除；及 以具有該開口之該介電層為蝕刻罩幕，沿該開口蝕刻 該浮動閘極層以定義二浮動閘極間之間距。 2. 如申請專利範圍第1項所述之縮小浮動閘極間距之 半導體製程，其中該隔離區為淺溝槽隔離區。 3. 如申請專利範圍第1項所述之縮小浮動閘極間距之 半導體製程，其中該閘極介電層為閘極氧化層。 4. 如申請專利範圍第1項所述之縮小浮動閘極間距之 f 半導體製程，其中該閘極介電層為高介電常數材料層。 5. 如申請專利範圍第1項所述之縮小浮動閘極間距之 . 半導體製程，其中該浮動閘極層層為多晶矽層或磊晶矽 層 〇

   0503-8662TWF ； TSMC2002-0611 ； Claire.ptd 第16頁 沁 1533 六、申請專利範圍 6.如申請專利範圍 半導7體製程，1介電層為氣化；7。浮動閉極間距之 半導體製Γ: Π: t所Λ之广'浮動卩“”“巨之 L如申清專利乾圍第丨 曰 半導體製程，其中該圖案、所这之:“、汗動閘極間距之 9如由4复4,丨—，、化罩幕層為氮化石夕層。 9·如申凊專利乾圍第丨項 半導體製程，其中該等^ 、这之縮小汙動閘極間距之 1Π β , β β馬高狀氧化層為氧化矽層。 1 U · —種細小净動闡士 步驟： ° 4距之半導體製程，包括下列 提供一半導體基底， 區，且該等隔離區間形成^導體基底上具有至少二隔離 、 U心成有一閘極介電層； 於該半導體基底上佑^ ^ ^ ' 依序形成一浮動閘極層、一第一錡 化矽層、一金屬層、一〆 昂 乳 甘士》门& , 弟—氮化矽層及一圖案化光阻層， 屬層？圖案化光阻層覆蓋該等隔離區相對位置之部份該金 ^雨：:玄圖案化光阻層為蝕刻罩幕，蝕刻該第二氮化矽層 至路出該金屬層表面為止 曰 之部份第二氮化矽層，並土 ^ I去除該圖案化光阻層； 以該部份第二氮化石夕屛 糾—·八®莊 氧化處理以形成複數個心乳化：幕：對该金屬層進行 化矽層去除； u馬^狀氧化層，並將該部份第二氮 以該等鳥嘴狀氧化層A h ^ .M ^ ^ . ArT yv 9為蝕刻罩幕，去除未被氧化之該 至屬層以路出“該第—氮化矽層之表面；

   0503-8662TWF ； TSMC2002-0611 ； Claire.ptd 561533 六、申請專利範圍 —-- 、x專烏嘴狀氧化層為餘單慕，姓刻該第一氮化石夕 曰’以形成一開口，該開口浮動閘極層之， 並將該等烏嘴狀氧化層去除路 :姓刻：浮動閘極層直至露；該漠 ，以疋義一洋動閘極間之間距。 1 1 ·如申請專利範圍第丨〇項所述之 之半導體製程，其中該閘極介電層為間極氧化層 以具有該開口之該第_氮化矽層為蝕刻罩幕，沿該開 刻該浮動閘極層吉$愈·I·、…溝槽隔離區之表面為 之縮小浮動閘極間距 縮小浮動閘極間距

   —'^ % " 12·如申請專利範圍第1〇項所述- 之半導體製程，其中該閘極介電層為高介電常數材料層 1 3 ·如申請專利範圍第丨〇項所述之縮小浮動閘極間距 之半導體製程，其中該浮動閘極層為多晶矽層或磊晶矽 層。 1 4·如申請專利範圍第丨〇項所述之縮小浮動閘極間距 之半導體製程，其中該金屬層為摻雜多晶矽層或摻雜磊』 石夕層。 1 5 ·如申請專利範圍第1 0項所述之細小浮動閘極間距 之半導體製程，其中該鳥嘴狀氧化層為氣化石夕層。

   0503-8662TWF ； TSMC2002-0611 ； Claire.ptd