TW560037B - Self-aligned conductive line for cross-point magnetic memory integrated circuits - Google Patents
Self-aligned conductive line for cross-point magnetic memory integrated circuits Download PDFInfo
- Publication number
- TW560037B TW560037B TW091101140A TW91101140A TW560037B TW 560037 B TW560037 B TW 560037B TW 091101140 A TW091101140 A TW 091101140A TW 91101140 A TW91101140 A TW 91101140A TW 560037 B TW560037 B TW 560037B
- Authority
- TW
- Taiwan
- Prior art keywords
- magnetic material
- layer
- conductive
- forming
- magnetic
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
560037 A7 B7 五、發明説明(1 ) * 本專利係聲明2001年1月24日提出之60/263,990號美國專 利暫時申請案之權利,在此納入參考。 技術範蜂 本發明之較佳實施例大致上係關於交叉點磁性記憶體積 體電路(ICs),較特別的是,較佳實施例係關於交叉點磁性 記憶體積體電路之自我對準導電線。 發明背景 圖la揭示磁性記·憶體積體電路101之截面圖,記憶體積體 電路包含複數磁性記憶體單元於積體電路之一陣列區103内 ,諸單元各包含一夾置於上與下金屬線140、150之間之磁性 堆疊(120)。上與下金屬線延伸於正交方向且嵌埋於一層間 介電質(ILD)層110内,上與下金屬線做為記憶體陣列之字元 線及位元線,一單元即位於一字元線及位元線之相交處。 多層記憶體單元之對準係隨著接地嵌線減少而日益重要 ,例如諸層中之錯位可能造成線與線之間及/或層與層之 間電力短路。 · 發明概要 由前文探討可知,有必要提供一種製成一磁性記憶體單 元之方法,以避免或減少用於製成單元之多層之錯位。 在一第一觀點中,本發明提供一種製成一磁性記憶體裝 置之方法。第一複數導電線(例如位元線或字元線)製成於 一半導體工作件上,複數磁性材料線製成於相對應之第一 複數導電線上,及第二複數導電線製成於半導體工作件上 ,第二複數導電線相交於第一複數導電線及複數磁性材料 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 560037 A7
線。圖樣化磁性材料線時, 请弟一導电,.泉可使用做為一光 罩0 在另一觀點中,本發明接^^ . 、、 、 令贫明棱供另一種製成一積體電路裝置 之方法’此方法可以組合弘 、 、且口於上逑罘一万法,但是並非必要 。在此方法中,一磁性材料層製成於一工作件上,及一金 屬硬光罩製成於磁性材料;h。 鹿 “ 竹竹層上。金屬硬光罩係經圖樣化及 使用做為-光罩而蝕刻磁性材料層之一部分。—介電質層 製成於磁性材料層之剩餘部分上,—化學機械式抛=執 行以磨平介電質層’金屬硬光罩做為化學機械式抱光之一 蝕刻終止。 ”在又-觀點中,本發明提供另—技術,可以組合於上述 第-方法之任-或二者,此方法亦可單獨使用。在此方法 中,-絕緣層製成於磁性材料層上,複數渠溝製成於絕緣 層内,及ϋ由一 |電材料填充以製成複數導電,線。絕緣層 之剩餘部分係去除,磁性材料層之一部分可使用導電線做 為一光罩而去除。 在多項觀點中,本發明具有許多超越先前技藝方法之優 點,特定實施例之某些優點包括避免第一導電線μ〇與第 二導電線150之間短路,所欲避免之問題可清楚見於圖化中 ,即第二導電線15〇與磁性堆疊12〇之錯位會造成第一及第 二導電線14〇、150之間之電力短路。 本發明之觀點亦具有優點於避免額外處理步驟以防止Μ2 至M3短路,諸如介電質沉積及磨平以製成磁性堆疊ι2〇之 間之隔離。因此,可達成降低成本,且亦增加良率。 -5- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公ϋ ~ -- 560037 A7 __ B7 1、發明説明(4~) _ ^〜 第二金屬或導電層(M2),一較低之金屬層(Ml)及電路元件 (圖中未示)係製於層間介電質層下方。 在一實施例中,各導電線140包含銅或銅合金。其他型 式之導電材料,諸如鎢及鋁,亦可用於製成導電線,導電 線可使用習知鑲嵌或反應離子蝕刻(RIE)技術製成,此技術 例如說明於 S.Wolf 及 R.Tauber 所著之 Silicon Processing for the VLSI Era, Lattice Press(2000),及其文内所用之參考資料,在 此納入供各方面之參考。導電線可包括一 Ta、TaN、TiN、 W内襯,以增進黏接及防止金屬擴散至埋有線材之介電質。 一磁性層221沉積於介電質ii〇a及導電線140上,在一實 施例中,磁性層221包含例如PtMn、CoFe、Ru、Al2〇3及/或 NiFe。其他型式之磁性材料,諸如鎳、鉛,以及上述化合 物之多種比率,亦可使用。磁性層係例如利用物理氣體沉 積(PVD)、蒸發、化學氣體沉積(CVD)或其他適當技術沉積。 依本發明之較佳實施例所示,一硬光罩層225沉積於磁 性層221上,在一實施例中,硬光罩層包含钽、鎢、或鈦 ’包括其化合物,諸如氮化鋰或氮化鈦。其他型式之硬光 罩材料,諸如PECVD氧化矽、氮化矽、碳化矽亦可使用。 硬光罩層225係例如利用物理氣體沉積(PVD)或化學氣體 沉積(CVD)沉積,包括電漿加強式CVD(PECVD)。硬光罩層 225之厚度足以做為一硬光罩,以供蚀刻磁性層221。在一 實施例中,硬光罩層225係大約10-60毫微米,例如大約20-40毫微米。 請即參閱圖3a、3b,一光致抗蝕劑層370係製於硬光罩層 -7- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 560037
225上且經圖樣化以製成開孔於其内,光致抗蚀劑之圖樣 化包括以一曝光源(圖中未示)透過一光罩(圖中未示)而曝 光於光致抗蝕劑。光致抗蝕劑37〇隨後顯影,去除光致抗 蝕劑之曝光或未曝光部分(此取決於使用一正或負光致抗 蝕劑),以製成開孔。在一實施例中,光致抗蝕劑之圖樣 即相當於導電線14〇。對於正光致抗蝕劑之應用,在主動 裝置陣列區内係使用一相反之M2,另者,對於負光致抗蝕 劑之應用,則使用M2光罩圖樣。 隨後執行姓刻以去除未受到光致抗蝕劑層保護之部分硬 光罩層225,蝕刻例如包含一反應離子蝕刻(Rm),其他技 術諸如一濕性蝕刻或離子研磨亦可用於圖樣化金屬層。硬 光罩層225圖樣化後,光致抗蝕劑層37〇即去除。 在某些應用中,一抗反射塗層(圖中未示)可在沉 積光致抗蚀劑層370之前先製於硬光罩層225上,使用抗反 射塗層係藉由減少曝光源之光線反射而有助於加強微影蝕 刻之解析度。若使用抗反射塗層,其係在硬光罩層225圖 樣化後沿著光致抗蝕劑層370去除。 請即參閱圖4a、4b,硬光罩層225做為一蝕刻光罩以供圖 樣化磁性層221,磁性層221例如利用一反應離子蝕刻以製 成接觸於導電線140之成列或條420之磁性堆疊。其他技術 ’諸如濕性蝕刻或離子研磨,亦可用於圖樣化硬光罩層 225。 請即參閱圖5a、5b,一介電質層528沉積於基板上,填充 磁性堆疊221間之空隙。在一實施例中,介電質層528包含 * 8 - 氣 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 560037 A7 B7 五、發明説明(6 ) 氮化矽(例如Si3N4),其他型式之介電質層另(亦)可使用。 在較佳實施例中,一電漿加強式化學氣體沉積之氮化矽膜 ,具有大約30至150毫微米厚度,較佳為大約50至70毫微米 厚度,係在350°C溫度以下沉積。 介電質層528例如利用一化學機械式拋光(CMP)而磨平 ,如圖6a、6b所示。化學機械式拋光係選擇於硬光罩層 225 (例如蝕刻終止),產生一實質呈平坦之表面,其實質 上共同平面於磁性堆疊之頂部。 在圖7a、7b中,第二導電線150係製於基板上且在層間介 電質110a上方,並由一介電質層712隔離,諸如氧化矽。其 他介電質層,諸如絲、孔絲、氫倍半矽氧烷(HSQ)、氟酸 鹽玻璃、或氟酸鹽氧化物等可選擇性去除於導電線150, 亦可使用。 典型上,第二導電線150係位於一第三金屬層(M3)内,導 電線150可使用銅、銅合金、或其他導電材料諸如鎢及鋁 。在一實施例中,導電線包含銅及其合金,第二導電線 150可由相同或不同於第一導電線140之材料製成。 第二導電線150相交於第一導電線140且視為位元線或字 元線,在較佳實施例中,第二導電線150延伸於一與第= 導電線正交之方向中。提供第二導電線150且以90°以外之 角度相交於第一導電線140亦可使用。 在一實施例中,第二導電線150係使用習知鑲嵌技術製 成,此技術即將說明之。製程包括,例如利用化學氣體沉 積以沉積一介電質層712,諸如氧化矽(例如Si02)。在一變 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
560037 A7 B7 五、發明説明(7 ) 換實施例中,介電質層712包含氮化矽,以避免氧化後續 製成之銅線。其他型式之介電質材料亦可使用,此取決於 應用。其他沉積技術亦可使用。 必要時,介電質層712係磨平以提供一平坦表面,介電 質層712隨後以一光致抗蝕劑光罩(圖中未示)圖樣化,以製 成渠溝。渠溝製成後,光致抗蝕劑光罩即去除,一導電材 料諸如銅係沉積以填充渠溝。選擇性地,一導電性内襯( 圖中未示),諸如鎢及鋁,可沉積以襯於渠溝。一化學機 械式拋光係用於去除多餘之導電材料,及以介電質層712 製成一平坦表面。 選擇性地,一磷化姑(CoP)或磷化鈷鎢(CoWP)層係利用 窯電極電鍍沉積法而沉積於導電材料150上,此一技術例 如揭述於頒給Dubin等人之5,695,810號美國專利内,在此納 入供各方面之參考。CoP或CoWP層可在後續處理期間使用 導電線150做為一蚀刻光罩時有助於減少腐蚀。 請參閱圖8a、8b,介電質層712例如利用反應離子蝕刻 去除,留下導電線150於基板上,導電線150做為一蝕刻光 罩,以去除因介電質層712除去後所曝露出之磁性堆疊521 部分。結果,蝕刻即製成自我對準之導電線150於磁性堆 疊221上,因而減少錯位問題。 本文之一變換方式為圖7、8中使用鋁做為金屬線150, 替代於鑲嵌製程的是,銘堆疊沉積於圖6中之225表面上。 在一實施例中,鋁堆疊包括一 Ti及TiN障壁層及/或一 TiN帽 蓋層,堆疊之沉積可利用物理氣體沉積達成。鋁堆疊隨後 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 560037 A7 B7 五、發明説明(8 ) 進行微影圖樣化,接著以反應離子蝕刻在同一製程中將圖 樣轉移至鋁堆疊以及磁性堆疊,如圖8所示。 請即參閱圖9a、9b,一介電質内襯952沉積於基板上,以 襯於導電線150,内襯952包含例如氮化矽。在一實施例中 ,介電質可為一低k介電質,諸如氫倍半矽氧烷、絲、孔 絲,或利用少量間隙填充材料以製成氣隙。 在一實施例中,内襯層952係以電漿加強化學氣體沉積 (PEVCD),其他用於沉積内襯層之技術亦可使用,内襯層 可避免銅線150受到後績製成之氧化矽層間介電質層110b氧 化。典型上,内襯層952大約2-30毫微米,較佳為大約5 - 15 毫微米。若使用一氮化石夕層間介電質層或導電材料而非銅 ,則可避免氮化物内襯。 儘管圖中未示,但是製程持續到完成磁性隨機存取記憶 體積體電路之處理,這些額外步驟省略是為了簡化本發明 之說明。 儘管本發明已參考說明之實施例而揭述,但是此說明不 應視為侷限意味。說明實施例之多項變更型式及組合,以 及本發明之其他實施例將可由習於此技者參考本說明後瞭 解。因此,可以預期文後之申請專利範圍應涵蓋任意此類 •變更型式或實施例。 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
k
Claims (1)
- .一種形成一磁性記憶體裝置之方法,該方法包含: 形成第一複數導電線於一半導體工作件上; 形成複數磁性材料線於相對應之第一複數導電線上; 形成第二複數導電線於半導體工作件上,該等第二 複數導電線跨越於第一複數導電線及複數磁性材料線 上;及 使用第二複數導電線做為一光罩而去除複數磁性材 料線之一部分。 •如申請專利範圍第丨項之方法,其中第一複數導電線包 含複數銅線。 •如申請專利範圍第丨項之方法,其中複數磁性材料線係 以一選自 PtMn、CoFe、Ru、a12〇3、NiFe、Ni、Co、及 其組合所組成族群中之材料製成。 .如申請專利範圍第1項之方法,其中製成複數磁性材料 線包含製成一磁性材料層及圖樣化且蝕刻磁性材料層 ’該方法進一步包含製成一硬光罩層於磁性材料層上 ’及當圖樣化且蝕刻磁性材料層時使用硬光罩層做為 —光罩。 •如申請專利範圍第4項之方法,其中硬光罩層包含一金 屬層。 •如申請專利範圍第5項之方法,其中硬光罩層係以一材 料製成,該材料包括一選自鉅、鎢、及鈦所組成族群 中之金屬。 -12- 5600377. 如申請專利範圍第”頁之方法,及進一步包含在製成第 二複數導電線之前’製成-介電質層於工作件上以及 複數磁性材料線之間。 8. 如申請專利範圍第”員之方法,其中第二複數導電線係 利用一鑲嵌製程製成。 9. 如’請專利範圍第8項之方法,其中該方法包含: 製成一非導電層於複數磁性材料線上; 蝕刻非導電層内之渠溝; 製成第二複數導電線於渠溝内;及 去除仍留在第二複數導電線之間之非導電層部分。 10·如申請專利範圍第9項之方法,及進一步包含以一非導 電材料再次填充於第二複數導電線之間之區域,再次 填充係在去除複數磁性材料線之一部分後完成。 U·如申:專利範圍第10項之方法,及進一步包含再次填 充<前先沉積一内襯於第二複數導電線上。 12.如申請專利範圍第旧之方法,其中製成第二複數導電線 包含形成正交於第一複數導電線之第二複數導電線。 13·—種形成一積體電路裝置之方法,該方法包含·· 形成一磁性材料層於一工作件上; 形成一金屬硬光罩於磁性材料層上; 圖樣化金屬硬光罩; 使用金屬硬光罩做為一光罩而蝕刻磁性材料層之一 部分; -13-560037 A8 B8 C8形成一介電質層於磁性材料層之剩餘部分上;及 執行-化學機械式拋光以磨平介電質層,其中金屬 硬光罩做為化學機械式拋光之一蝕刻終止。 14_如申請專利範圍第13項之方法,其中金屬硬光罩係經 圖樣化,以曝露叠覆於複數導電線上之磁性材料層之 一部分。 15·如申蜊專利範圍第13項(方法,及進一步包含製成複 數導電線於磨平之介電質層上。 16.如申請專利範圍第15項之方法,及進一步包含使用複 數銅線做為一光罩而蝕刻磁性材料層。 17·如申請專利範圍第13項之方法,其中磁性材料包含一 選自 PtMn、CoFe、RU、Al2〇3、NiFe、Ni、C〇、及其組合 所組成族群中之材料。 18. 如申請專利範圍第13項之方法,其中金屬硬光罩包含 一材料,該材料包括一選自鈕、鎢、及鈦所組成族群 中之金屬。 19. 一種形成一積體電路裝置之方法,該方法包含·· 形成一磁性材料層於一工作件上; 形成一絕緣層於磁性材料層上; 形成複數渠溝於絕緣層内; 藉由一導電材料填充複數渠溝而形成複數導電線; 去除絕緣層之剩餘部分;及 使用導電線做為一光罩以去除磁性材料層之一部分。 -14- 本纸張尺度適财國S家料(CNS) A4規格(210 X 297公釐) ''" 560037 A8 B8 C8 D8 六、申請專利範圍 20·如申請專利範圍第19項之方法,及進一步包含以一介 電質材料再次填充於導電線之間之區域。 21. 如申請專利範圍第20項之方法,及進一步包含再次填充 於導電線之間區域前先製成一内襯於複數導電線上。 22. 如申請專利範圍第21項之方法,其中導電材料包含銅 及其中再/人填充於導電線之間區域係包括沉積一氧 化物。 23·如申請專利範圍第19項之方法,及進一步包含在製成 一絕緣層之前先圖樣化磁性材料層。 24.如申請專利範圍第23項之方法,其中磁性材料層係經 圖樣化以利疊覆複數下層導電線。 25·如申請專利範圍第23項之方法,其中圖樣化磁性材料 層包含: 沉積磁性材料層; 製成一金屬硬光罩於磁性材料層上; 圖樣化金屬硬光罩; 使用金屬硬光罩做為一光罩以去除磁性材料層之一 部分。 26. 如申請專利範圍第25項之方法,及進一步包含製成一 介電質層於磁性材料層之剩餘部分上,及執行一化學 機械式拋光以磨平介電質層,其中金屬硬光罩做為化 學機械式抛光之一蚀刻終止。 27. 如申请專利範圍第23項之方法,其中磁性材料包各一 選自 PtMn、CoFe、Ru、AI2O3、NiFe、Ni、Co、及其組八 所組成族群中之材料。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 圖式簡單說明 本發明之上述特性將由以下說明與相關之圖式而清楚瞭 解,其中: 圖la、lb揭示一習知磁性記憶體裝置之截面圖;及 圖2a、b至9a、b揭示多個製造階段期間之一磁性記憶體 裝置之截面圖。 詳細說明 在一 CU鑲嵌後端線結構中,磁性金屬堆疊係嵌埋以製造 磁性隨機存取記憶體(MRAM)裝置,磁性堆疊係由許多不 同層金屬及一薄層介電質組成,且總厚度為數十毫微米。 對於叉叉點磁性隨機存取記憶體(MRAM)結構,磁性堆疊 係位於二金屬配線層之相交處,例如延伸於嵌埋於層間介 電質(ILD)内正交方向中之金屬2(M2)與金屬3(M3)。磁性堆 疊通常在底部與頂部分別接觸於M2及M3配線層。 在多項觀點中’本發明提供多項技術以改善製造一磁性 記憶體裝置之製程,諸技術將參考圖2 _ 9而探討之,圖中 說明一較佳實施例之製程。 圖2 - 9揭示本發明實施例製造一磁性記憶體積體電路 (IC)101之製程,各截面係以正交視圖提供,並以&或b附於 圖號之後。 請即參閱圖2a、2b,其揭示一製備之基板205備有一層間 介電質(ILD)層ll〇a,延伸於第一方向之第一導電線140係製 於層間介電質層内,第一導電線14〇例如可視為記憶體陣列 之字元線或位元線。第一導電線通常位於積體電路之一
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26399001P | 2001-01-24 | 2001-01-24 | |
US09/923,266 US6692898B2 (en) | 2001-01-24 | 2001-08-03 | Self-aligned conductive line for cross-point magnetic memory integrated circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
TW560037B true TW560037B (en) | 2003-11-01 |
Family
ID=26950187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091101140A TW560037B (en) | 2001-01-24 | 2002-01-24 | Self-aligned conductive line for cross-point magnetic memory integrated circuits |
Country Status (7)
Country | Link |
---|---|
US (1) | US6692898B2 (zh) |
EP (1) | EP1354348A2 (zh) |
JP (1) | JP2005504430A (zh) |
KR (1) | KR100566146B1 (zh) |
CN (1) | CN1322578C (zh) |
TW (1) | TW560037B (zh) |
WO (1) | WO2002065475A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI579970B (zh) * | 2015-12-22 | 2017-04-21 | 華邦電子股份有限公司 | 半導體裝置及其製造方法 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
US6373740B1 (en) * | 1999-07-30 | 2002-04-16 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
US6692898B2 (en) * | 2001-01-24 | 2004-02-17 | Infineon Technologies Ag | Self-aligned conductive line for cross-point magnetic memory integrated circuits |
US6635496B2 (en) * | 2001-10-12 | 2003-10-21 | Infineon Technologies, Ag | Plate-through hard mask for MRAM devices |
US7101770B2 (en) * | 2002-01-30 | 2006-09-05 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
US6846738B2 (en) * | 2002-03-13 | 2005-01-25 | Micron Technology, Inc. | High permeability composite films to reduce noise in high speed interconnects |
US7235457B2 (en) | 2002-03-13 | 2007-06-26 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
US6900116B2 (en) | 2002-03-13 | 2005-05-31 | Micron Technology Inc. | High permeability thin films and patterned thin films to reduce noise in high speed interconnections |
US7160577B2 (en) * | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
US20040084400A1 (en) * | 2002-10-30 | 2004-05-06 | Gregory Costrini | Patterning metal stack layers of magnetic switching device, utilizing a bilayer metal hardmask |
US7183120B2 (en) * | 2002-10-31 | 2007-02-27 | Honeywell International Inc. | Etch-stop material for improved manufacture of magnetic devices |
US6838354B2 (en) * | 2002-12-20 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a passivation layer for air gap formation |
JP2004259306A (ja) * | 2003-02-24 | 2004-09-16 | Hitachi Ltd | 磁気記録媒体および磁気記録媒体の製造方法 |
US6970053B2 (en) * | 2003-05-22 | 2005-11-29 | Micron Technology, Inc. | Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection |
JP4880894B2 (ja) * | 2004-11-17 | 2012-02-22 | シャープ株式会社 | 半導体記憶装置の構造及びその製造方法 |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US8233248B1 (en) | 2009-09-16 | 2012-07-31 | Western Digital (Fremont), Llc | Method and system for providing a magnetic recording transducer using a line hard mask |
US8790524B1 (en) | 2010-09-13 | 2014-07-29 | Western Digital (Fremont), Llc | Method and system for providing a magnetic recording transducer using a line hard mask and a wet-etchable mask |
US8486743B2 (en) | 2011-03-23 | 2013-07-16 | Micron Technology, Inc. | Methods of forming memory cells |
US8871102B2 (en) | 2011-05-25 | 2014-10-28 | Western Digital (Fremont), Llc | Method and system for fabricating a narrow line structure in a magnetic recording head |
US8994489B2 (en) | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
US8723155B2 (en) | 2011-11-17 | 2014-05-13 | Micron Technology, Inc. | Memory cells and integrated devices |
US8546231B2 (en) | 2011-11-17 | 2013-10-01 | Micron Technology, Inc. | Memory arrays and methods of forming memory cells |
US9252188B2 (en) | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
US8607438B1 (en) | 2011-12-01 | 2013-12-17 | Western Digital (Fremont), Llc | Method for fabricating a read sensor for a read transducer |
US8623468B2 (en) * | 2012-01-05 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of fabricating metal hard masks |
US8765555B2 (en) | 2012-04-30 | 2014-07-01 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
US9136467B2 (en) | 2012-04-30 | 2015-09-15 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
US9553262B2 (en) | 2013-02-07 | 2017-01-24 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of memory cells |
US9034564B1 (en) | 2013-07-26 | 2015-05-19 | Western Digital (Fremont), Llc | Reader fabrication method employing developable bottom anti-reflective coating |
US9007719B1 (en) | 2013-10-23 | 2015-04-14 | Western Digital (Fremont), Llc | Systems and methods for using double mask techniques to achieve very small features |
US9881971B2 (en) | 2014-04-01 | 2018-01-30 | Micron Technology, Inc. | Memory arrays |
US9362494B2 (en) | 2014-06-02 | 2016-06-07 | Micron Technology, Inc. | Array of cross point memory cells and methods of forming an array of cross point memory cells |
US9343506B2 (en) | 2014-06-04 | 2016-05-17 | Micron Technology, Inc. | Memory arrays with polygonal memory cells having specific sidewall orientations |
US9705077B2 (en) | 2015-08-31 | 2017-07-11 | International Business Machines Corporation | Spin torque MRAM fabrication using negative tone lithography and ion beam etching |
US11488863B2 (en) | 2019-07-15 | 2022-11-01 | International Business Machines Corporation | Self-aligned contact scheme for pillar-based memory elements |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5032945A (en) * | 1989-11-07 | 1991-07-16 | International Business Machines Corp. | Magnetic thin film structures fabricated with edge closure layers |
US5695810A (en) | 1996-11-20 | 1997-12-09 | Cornell Research Foundation, Inc. | Use of cobalt tungsten phosphide as a barrier material for copper metallization |
US5838608A (en) | 1997-06-16 | 1998-11-17 | Motorola, Inc. | Multi-layer magnetic random access memory and method for fabricating thereof |
US6391216B1 (en) | 1997-09-22 | 2002-05-21 | National Research Institute For Metals | Method for reactive ion etching and apparatus therefor |
US6169686B1 (en) | 1997-11-20 | 2001-01-02 | Hewlett-Packard Company | Solid-state memory with magnetic storage cells |
US6259644B1 (en) | 1997-11-20 | 2001-07-10 | Hewlett-Packard Co | Equipotential sense methods for resistive cross point memory cell arrays |
US5940319A (en) * | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
US6692898B2 (en) * | 2001-01-24 | 2004-02-17 | Infineon Technologies Ag | Self-aligned conductive line for cross-point magnetic memory integrated circuits |
US6611453B2 (en) * | 2001-01-24 | 2003-08-26 | Infineon Technologies Ag | Self-aligned cross-point MRAM device with aluminum metallization layers |
US6709874B2 (en) * | 2001-01-24 | 2004-03-23 | Infineon Technologies Ag | Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation |
US6780652B2 (en) * | 2001-03-15 | 2004-08-24 | Micron Technology, Inc. | Self-aligned MRAM contact and method of fabrication |
-
2001
- 2001-08-03 US US09/923,266 patent/US6692898B2/en not_active Expired - Lifetime
-
2002
- 2002-01-24 WO PCT/US2002/001918 patent/WO2002065475A2/en active IP Right Grant
- 2002-01-24 JP JP2002565312A patent/JP2005504430A/ja active Pending
- 2002-01-24 EP EP02718865A patent/EP1354348A2/en not_active Withdrawn
- 2002-01-24 KR KR1020037009835A patent/KR100566146B1/ko not_active IP Right Cessation
- 2002-01-24 TW TW091101140A patent/TW560037B/zh not_active IP Right Cessation
- 2002-01-24 CN CNB028040775A patent/CN1322578C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI579970B (zh) * | 2015-12-22 | 2017-04-21 | 華邦電子股份有限公司 | 半導體裝置及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1488168A (zh) | 2004-04-07 |
EP1354348A2 (en) | 2003-10-22 |
WO2002065475A3 (en) | 2003-04-03 |
US6692898B2 (en) | 2004-02-17 |
WO2002065475A2 (en) | 2002-08-22 |
JP2005504430A (ja) | 2005-02-10 |
KR100566146B1 (ko) | 2006-03-30 |
KR20030082573A (ko) | 2003-10-22 |
US20020098281A1 (en) | 2002-07-25 |
WO2002065475A8 (en) | 2003-11-20 |
CN1322578C (zh) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW560037B (en) | Self-aligned conductive line for cross-point magnetic memory integrated circuits | |
TW536736B (en) | Metal hard mask for ILD RIE in damascene structures | |
US6709874B2 (en) | Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation | |
EP1559107B1 (en) | Bilayer cmp process to improve surface roughness of magnetic stack in mram technology | |
US7183188B2 (en) | Method for fabricating contact-making connections | |
US11665911B2 (en) | Method of forming memory cell | |
US7144744B2 (en) | Magnetoresistive random access memory device structures and methods for fabricating the same | |
TW575905B (en) | Plate-through hard mask for MRAM devices | |
TW200926262A (en) | Semiconductor structures including tight pitch contacts and methods to form same | |
US11545622B2 (en) | CMP stop layer and sacrifice layer for high yield small size MRAM devices | |
WO2002059941A2 (en) | A self-aligned cross-point mram device with aluminum metallization layers | |
TW200527164A (en) | Structure comprising tunable anti-reflective coating and method of forming thereof | |
TWI252559B (en) | Method for connecting magnetoelectronic element with conductive line | |
TW202143522A (zh) | 記憶體胞元及其製造方法 | |
US6635546B1 (en) | Method and manufacturing MRAM offset cells in a damascene structure | |
TW202308042A (zh) | 半導體結構、半導體裝置及其製造方法 | |
US11488820B2 (en) | Method of fabricating layered structure | |
TWI704704B (zh) | 磁阻式隨機存取記憶體陣列及其形成方法 | |
WO2022011878A1 (zh) | 存储位元的制备方法及mram的制备方法 | |
TWI826224B (zh) | 蝕刻半導體結構之方法 | |
TW202336871A (zh) | 半導體結構及其形成方法 | |
WO2002023601A2 (en) | Method for contact etching using a hardmask and advanced resist technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |