TW559878B - Method and structure to prevent defocus of wafer edge - Google Patents

Method and structure to prevent defocus of wafer edge Download PDF

Info

Publication number
TW559878B
TW559878B TW091118072A TW91118072A TW559878B TW 559878 B TW559878 B TW 559878B TW 091118072 A TW091118072 A TW 091118072A TW 91118072 A TW91118072 A TW 91118072A TW 559878 B TW559878 B TW 559878B
Authority
TW
Taiwan
Prior art keywords
reflection layer
wafer
edge
layer
substrate
Prior art date
Application number
TW091118072A
Other languages
English (en)
Inventor
Yuan-Hsun Wu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to TW091118072A priority Critical patent/TW559878B/zh
Priority to US10/313,602 priority patent/US20040029394A1/en
Application granted granted Critical
Publication of TW559878B publication Critical patent/TW559878B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

559878
發明領域: 本發明係有關於一種半導體積體電路之製 特別是有關於一種改善微影製程聚焦之方法。 / 相關技術說明: 在牛導體積體電路的製造過程中,微影成像 (hth〇graphy)製程居於極重要的地位,吾人藉由此一 私方可將設計的圖案精確地定義在光阻層上,然 /
^程序將光阻層的圖案轉移到半導體基板上而‘製得所需自 線路構造。一般而言,微影製程主要包括塗底 JPnming)、光阻塗佈(c〇ating)、預烤(或稱軟烤)、曝’ (expose)、曝後處理、顯影、以及硬烤等數個步驟。其^ +光程序的解析度(1*63〇1111;1〇11)良窳尤為元件積^^ 更進-步提昇的關鍵因素,各大半導體廠家無不積:二 研發以謀求更上層樓。 、 然而,半導體製程中要維持各層材質具有均勻一致的 厚度具有相當的困難度。尤其在微影製程中,光阻的形 通常是以旋轉塗佈法(Spin —〇n c〇ating)進行,由於旋轉 塗佈法是將光阻劑施佈在晶圓中心處,再藉由不同轉速與 時間控制,使光阻劑在晶圓表面塗佈開來, = 厚度中心薄而外圍厚之不均現象。 再者,進行曝光程序中,往往係藉由曝光機台在晶圓 500上區分成格子狀曝光區域6〇〇,再一區區逐一進行曝光 i如第一 f所示。一般說來,曝光機台的具有六個偵測 器,再將單一區間1 0 0内所偵測到的六個晶圓厚度值計算
559878 五 發明說明(2) 出—平均值。然而,落於晶圓.邊 間102並未被晶圓完全涵蓋,所遗二的f間…,由於此區 個,因此計算出邊緣區域102的厚产值=厚度值小於六 成晶圓中心與邊緣的厚度佈均句一又 '確度會較差’造 參數的設定。 致,嚴重影響後續微影 晶圓邊緣區域針隹;(Η # 半導俨_ 1Φ t::1 cus)的問題普遍存在於 圓的右崎可田;接, 的捨去日日回邊緣部份,損耗晶 圓的有效可用面積。如此,降低τ X m „ Θ1 . ^ ^ 啤低了如何解決晶圓邊緣對焦 不旱的問述疋§别相當重要的一大課題。 有鑑於此,為了解決t H Ρ弓日百 ,^ 坦W ο】解/开上述問4,本發明主要目的在於 徒供一種防止晶圓邊緣對隹不車 0S 咬本耵…个+之方法,用以解決上述問 題〇 發明概述: 本發明之目的之一在於提供一種表面平坦之半導體結 構與方法,以避免其邊緣表面具高低起伏的問題。 本發明之目的之二在於提供一種形成光阻層於晶圓表 面的方法,以增加晶圓邊緣之聚焦深度(D〇F )與關鍵尺寸 (CD) ’避免對焦不準(defocus)的問題。 、 本發明之目的之三在於提供一種防止晶圓邊緣對焦不 準之方法’以增加晶圓之有效可利用面積。 為獲致上述之目的,本發明提出一種防止晶圓邊緣對 焦不準之方法,此方法的步驟主要係包括: 首先’提供一基底。接著,形成一抗反射層於上述基 底表面。接著’去除上述抗反射層之外圍,以露出部分上
559878 五、發明說明(3) 述基底表面。最後’全面形成一光阻層於上述基底與上述 抗反射層表面。 如前所述’上述抗反射層可由有機抗反射層(〇rganic anti-reflection coating ; organic ARC)、無機抗反射 層(inorganic anti-reflection coating ; ino:rganic ARC)、介電質抗反射層(dielectric anti—refleetiQn coating ^dielectric ARC)或電漿強化抗反射層(plasma enhanced anti - reflective layer ;PEARL)之其中之一者 所構成。並且’若是以有機抗反射層作為抗反射層,則可 藉由旋轉塗佈法形成。若是以無機抗反射層、介^質抗反 射層或電漿強化抗反射層作為抗反射層,則可藉由沈積法 形成。 /U ' / 如前所述,其中上述抗反射層係底部抗反射層。 如前所述,去除上述抗反射層之外圍可利用半導體製 程中習知之去邊程進行。 、 如前所述,上述光阻層可利用旋轉塗佈法所形成。 實施例: 以下請配合參照第2A圖至第2D圖之製程剖面圖,說詳 細說明根據本發明之一較佳實施例。 首先,請先參照第2A圖,提供一基底2〇〇,例如為半 導體基底,其中上述基底200内部已預先任何可能之半導 體元件,例如:電晶體、二極體或任何習知之半導體元 件。 接著,請參照第2B圖,形成一抗反射層2〇2於上述基 559878 五、發明說明(4) 底200表面,且上述抗反射層係底部抗反射層(BARC)。上 述抗反射層202之材質可以選自有機抗反射層(organic anti-reflection coating ; organic ARC)、無機抗反射 層(inorganic anti-reflection coating ; inorganic ARC)、介電質抗反射層(dielectric anti-reflection coating ;dielectric ARC)或電漿強化抗反射層(plasma enhanced anti-reflective layer ; PEARL)之一或其組 合。其中,若是以有機抗反射層作為抗反射層2 0 2,則可 藉由旋轉塗佈(spin coat ing)法形成。若是以無機抗反射 層、介電質抗反射層或電漿強化抗反射層作為抗反射層 2 0 2 ’則可利用適當沈積法形成,例如:化學氣相沈積法。 上述抗反射層的厚度約為80〜150 //m,其中以90〜135 // m為較佳。 接著,請參照第2C圖,去除上述抗反射層2〇2之外圍 部伤I ’以露出上述基底2〇〇之部分表面。此一步驟可藉半 導體廠常用來清洗晶圓邊緣以去除旋塗後的污染物之洗邊 機台來進行,所去除之上述抗反射層之寬度d可以藉由清 洗機台視需求而定加以調整。其寬度d約為〇· 5〜3_9,其中 以1〜2 · 5 m m為較佳。 最後,請參照第2D圖,全面形成一光阻層2〇4於上述 基底200與上述抗反射層2〇2a表面,使整個上述抗反射層 20 2 \與先前露出邊緣部份之基底表面都被上述光阻層 所覆蓋。其中,上墀光阻2 〇 4可利用旋轉塗佈法所形成, 由於旋轉塗佈法是將光阻劑施佈在晶圓中心處,再7藉由不
559878 五、發明說明(5) --- ,轉速與時間控制,使光阻劑在晶圓表面塗佈開來,因此 谷易造成厚度中心薄而外為厚得不均現象,因此在本發明 中先將底部抗反射層2 〇 2之邊緣除去,便可以倪補上述光 阻層2 0 4旋塗所造成厚度之内薄外厚不均的現象,形成一 表面平坦的光阻層2〇4。 根據本發明之實驗結果(如第3圖所示),曲線A代表基 底與光阻層之間不具有抗反射層,其聚焦深度(depth of focus ’D0F)在關鍵尺寸(criticai diemensi〇n ;CD)為 14〇nm時係為〇.6"m。然而,曲線B代表具有基底、抗反射 層與光阻層三者結構的晶圓中間區域,其聚焦深度D〇F在 關鍵尺寸CD為140nm時只有〇· 3 //m。 全面形成光阻層後,由於晶圓邊緣不具有,可於曝光 私序及收較夕此量,因此造成晶圓邊緣部份之關鍵尺 (CD)增加。 本發明之特徵與優點 面的抗反射層除去, 層與不具有抗反射層 本發明之特徵在於將晶圓邊緣表 再全面性形成光阻層以覆蓋在抗反射 的晶圓部分表面。 綜合上述,本發明具有下列優點:
根據本發明之結構,先將形成於晶圓表面之抗反 層之邊緣去除一既定寬度,在覆蓋上光阻層,可以得到 =平坦之光阻層,可避免因為晶圓表面凹低起伏不一致 二二的對焦不準(defocus)問題,進一步提升聚焦深度
559878 五、發明說明(6) 2·根據本發明,全面形成光阻層後,由於晶圓邊緣不 具有抗反射層’可於曝光程序吸收較多能量,因此造成晶 圓邊緣部伤之關鍵尺寸(critical diemension ;CD)增 加。 3 ·根據本發明之晶圓邊緣C D與D 〇 F增加,因此晶圓之 有效可利用面積亦同時增加。 4.本發明之特徵在於抗反射層的洗邊,而此洗邊步驟 是半導體製程中原有的程序,因此本發明不需增加任何額 外步驟,不會造成成本的增加。 ill
本發,雖以較佳實施例揭露如上,然其並非用以限定 本發明^範圍,任何熟習此項技藝者,在不脫離本發明之 精,^範圍内,當可做些許的更動與潤飾,因此本發明 保護範圍當視後附之申請專利範圍所界定者為準。X
559878 圖式簡單說明 為使本發明之上述目的、特徵和優點能更明顯易懂, 下文特舉一較佳實施例,並配合所附圖式,作詳細說明如 下: 第1圖係顯示習知之曝光機台於晶圓上分區曝光之示 意圖。 第2A圖至第2D圖係顯示根據本發明之一較佳實施例之 製程剖面圖。 第3圖係顯示根據本發明之晶圓中心與邊緣在不同關 鍵尺寸下之聚焦深度。 m 符號說明: 500〜晶圓; 6 0 0〜機台曝光區域; 1 0 0〜晶圓中心區間; 1 0 2〜晶圓邊緣的區間; 20 0〜基底; 2 0 2〜抗反射層; I〜外圍部份; d〜洗邊之寬度; 2 0 4〜光阻層; 2 0 2 a〜洗邊後之抗反射層。 ’
0548-8103TWF(N);90136;felicia.ptd 第10頁

Claims (1)

  1. 559878 、申請專利範圍 1· 一種防止晶圓邊緣對焦不準之方法,包括: 提供一基底; 形成一抗反射層於上述基底表面; 面 去除上述抗反射層之外圍,以露出上述基底之部分表 以及 全面形成一光阻層於上述基底與上述抗反射層表面。 •如申請專利範圍第丨項所述之防止晶圓邊緣對焦不 及2:法丄其中上述抗反射層係由有機抗反射層、無機抗 、曰、電質抗反射層或電漿強化抗反射層所構成。 3 ·如申睛專利範圍第1項所述之防止晶圓邊緣對焦不 私法,其中上述抗反射層係利用沈積法或旋轉塗佈法 ϋ申請專利範圍第1項所述之防止晶圓邊緣對焦不 率之方法,其中上述抗反射層係底部抗反射層。 準之2申:!利範圍第1項所述之防止晶圓邊緣對焦不 ίίίί 上述抗反射層之外圍係利用施行-洗 邊程序所完成。 準之6方t申:Ϊ ,第1項所述之防止晶圓邊緣對焦不 準之方法,其中光阻層係利用旋轉塗佈法所形成。 7· —種防止晶圓邊緣對焦不準之結 一基底; 匕枯· 表面;以及 層與上述基底露 出 一抗反射層,設置於上述基底的部分 一光阻層,全面性覆蓋於上述抗反射 的部分表面之上。
    559878
    、8 ·如申請專利範圍第7項所述之防止晶圓邊緣對焦不 準之、、Ό構’其中上述抗反射層係由有機抗反射層、無機抗 反射層、介電質抗反射層或電漿強化抗反射層所構成。 、9 ·如申請專利範圍第7項所述之防止晶圓邊緣對焦不 準之結構,其中上述抗反射層係利用沈積法或旋轉塗 所形成。 1 0 ·如申請專利範圍第7 準之結構’其中上述抗反射 1 1 ·如申5青專利範圍第γ 準之結構,其中去除上述抗 邊程序所完成。 1 2 ·如申請專利範圍第7 準之結構,其中上述光阻層 項所述之防止晶圓邊緣對焦不 層係底部抗反射層。 項所述之防止晶圓邊緣對焦不 反射層之外圍係利用施行一洗 項所述之防止晶圓邊緣對焦不 係利用旋轉塗佈法所形成:
    0548-8103™?(N);90136;felicia.ptd
TW091118072A 2002-08-12 2002-08-12 Method and structure to prevent defocus of wafer edge TW559878B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091118072A TW559878B (en) 2002-08-12 2002-08-12 Method and structure to prevent defocus of wafer edge
US10/313,602 US20040029394A1 (en) 2002-08-12 2002-12-05 Method and structure for preventing wafer edge defocus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091118072A TW559878B (en) 2002-08-12 2002-08-12 Method and structure to prevent defocus of wafer edge

Publications (1)

Publication Number Publication Date
TW559878B true TW559878B (en) 2003-11-01

Family

ID=31493295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091118072A TW559878B (en) 2002-08-12 2002-08-12 Method and structure to prevent defocus of wafer edge

Country Status (2)

Country Link
US (1) US20040029394A1 (zh)
TW (1) TW559878B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629606B1 (ko) * 2004-12-31 2006-09-27 동부일렉트로닉스 주식회사 고전압 소자 영역의 게이트 산화막 질 개선방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4693780A (en) * 1985-02-22 1987-09-15 Siemens Aktiengesellschaft Electrical isolation and leveling of patterned surfaces
US6565928B2 (en) * 1999-03-08 2003-05-20 Tokyo Electron Limited Film forming method and film forming apparatus
US6436763B1 (en) * 2000-02-07 2002-08-20 Taiwan Semiconductor Manufacturing Company Process for making embedded DRAM circuits having capacitor under bit-line (CUB)
US6767692B1 (en) * 2001-11-28 2004-07-27 Lsi Logic Corporation Process for inhibiting edge peeling of coating on semiconductor substrate during formation of integrated circuit structure thereon

Also Published As

Publication number Publication date
US20040029394A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
JP5851052B2 (ja) パターン平滑化及びインライン限界寸法のスリム化のための蒸気処理プロセス
TWI595556B (zh) 用於基板圖案化之遮罩的形成方法
TWI549160B (zh) 晶圓的製備方法
JP6370139B2 (ja) Finfet構造のドーパント注入方法
JP2018533039A (ja) 基板背面テクスチャリング
KR100295426B1 (ko) 배선형성방법
TWI414001B (zh) 用於對材料層進行圖案化之方法
TW559878B (en) Method and structure to prevent defocus of wafer edge
JP2006253207A (ja) 塗布膜形成方法,半導体装置の製造方法
US5922516A (en) Bi-layer silylation process
US20150253660A1 (en) Pattern forming method and pattern forming system
US5609994A (en) Method for patterning photoresist film having a stepwise thermal treatment
TWI798746B (zh) 製造積體電路裝置的方法與金屬氧化物光阻層
TWI298117B (en) Method of stabilizing reticle film on reticle
JP2000231197A (ja) レジストパターン形成方法及びそれを用いた半導体装置の製造方法並びにレジストパターン形成装置及びホットプレート
JP2015141972A (ja) Euvマスクおよびeuvマスクの製造方法
EP4095605B1 (en) Photoresist removal method and photoresist removal system
CN107910293B (zh) 一种改善光刻填充材料平坦度的方法
KR100683399B1 (ko) 반도체 소자의 금속 라인 형성 방법
CN113053741A (zh) 金属电极的制备方法、金属电极及显示面板
JPH09115899A (ja) 保護膜の形成方法
JP2001194805A (ja) 半導体工程におけるパターン形成方法
KR100800818B1 (ko) 반도체 소자 제조 방법
KR101194743B1 (ko) 반도체 소자의 형성 방법
KR100905193B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent