TW544583B - Collision detection for dual port RAM operations on a microcontroller - Google Patents

Collision detection for dual port RAM operations on a microcontroller Download PDF

Info

Publication number
TW544583B
TW544583B TW090101123A TW90101123A TW544583B TW 544583 B TW544583 B TW 544583B TW 090101123 A TW090101123 A TW 090101123A TW 90101123 A TW90101123 A TW 90101123A TW 544583 B TW544583 B TW 544583B
Authority
TW
Taiwan
Prior art keywords
dual
address
access
microcontroller
port
Prior art date
Application number
TW090101123A
Other languages
English (en)
Inventor
Theodor J Dippenaar
Michael S Pyska
Stephanus P Duvenhage
Original Assignee
Microchip Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Inc filed Critical Microchip Tech Inc
Application granted granted Critical
Publication of TW544583B publication Critical patent/TW544583B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Storage Device Security (AREA)
  • Bus Control (AREA)

Description

經濟部智慧財產局員工消費合作社印製 544583 A7 ----— B7__ —_ — 五、發明說明(1 ) 本發明概略地說明$己憶體儲存結構;其更明確地説明雙 埠RAM操作之衝突偵測。 利用雙埠記憶體在兩個資料來源(例如像是一個微控制 器和一個資料來源週邊裝置)之間實施一個共享儲存空 間。因自該雙埠記憶體中讀回資料並不會變更該資料的内 容’故同時讀取權限並不會像同時寫入權限一樣提出該相 同的問題。更明確地説,因可隨時將資料轉移至該記憶體 中、且可轉移至任何位址上,故一個寫入該相同位址的同 時寫入作業可將該内容變更成一個不定値。該事件已知爲 一個”窝入衝突π。 已藉由定義限制説明該寫入衝突的問題,以防止該衝突 發生,例如像是藉由根據匯流使用權定義雙緩衝區計劃或 時間多工化。該仲裁通常用一個寫入請求和允許協定的形 式,其中該寫入請求和允許協定壓制該從屬處理,直到該 主處理放棄存取該位址、及將一個允許折返給該從屬處理 爲止。於該一種匯流排主控計劃中,共享存取係定期的, 且當該主處理未及時允許該從屬處理將資料寫入該匯流排 中時,則產生一個錯誤指示。另一種公用的仲裁形式爲該 寫入權限的劃時,因此無任何兩個裝置可同時寫入任何位 址上。接著,該劃時仲裁設計以一種定期的方式指揮時 序,以防止同時寫入。 當於記憶體中的任何位置上作記憶體寫入權限時,該寫 入衝突問題的該等解決方法導引了一個不可預測的時間延 遲。任何定期的仲裁包括一個時間刑罰和該仲裁硬體的設 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------衣--------訂--------- (請先閱讀背面之注咅?事項再填寫本頁} 544583 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(2 ) #複雜性。如是,則目前需要一種排除或減少該等憂慮之 記憶體儲存結構。 藉由允許一個微控制器和一個週邊裝置存以讀取操作和 窝入作業存取一個雙埠RAM ( "DPR")以協助同時的寫入權 限。如Μ微控制器和該週邊裝置存取該D p R上該完全相 同的位址時,則抑制該微控制器的存取,而該週邊裝置的 存取則繼續。如中斷該微控制器,則該微控制器可採取適 當的行動’像是把該存取作當作一個錯誤或重試該存取。 於本發明一個範例性具體實施例中,一個微控制器經由 個微fe制器資料匯流排和一個微控制器位址匯流排耦合 至一個雙埠RAM上。一個週邊裝置經由一個週邊裝置資 料匯流排和一個週邊裝置位址匯流排耦合至該雙埠ram 上。一個位址比較器包括輸入埠,其中該等輸入埠耦合至 咸微控制器寫入信號、該微控制器位址匯流排及該週邊裝 置位址匯流排上。該位址比較器能夠在一個耦合至該微控 制器其一中斷埤上的控制匯流排上產生一個中斷信號。一 個邏輯功能元件插入該微控制器和該雙埠R A Μ之間。可 於例如電路或教體中實施該邏輯功能元件。該邏輯功能元 件的輸出耦合至該雙埠r A Μ上。該中斷信號至少有部分 係以孩微控制器位址匯流排上一第一個位址和該週邊裝置 位址匯流排上一第二個位址之間的比較爲根據,及以該微 控制器和該週邊裝置是否同時存取該雙埠RAM爲根據。 藉由下面的詳述和該等伴隨的圖示,將顯見本發明其它 的觀點和利益,其中以範例例證説明本發明的特性。 -5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------------- (請先閱讀背面之注意事項再填寫本頁) 544583
五、發明說明(4 ) 經濟部智慧財產局員工消費合作社印製 上。週邊裝置1 4經由週邊裝置資料匯流排3 0存取DPR 12 〇 —個位址比較器3 6包括四個輸入埠。位址比較器3 6的 四個輪入埠耦合至微控制器寫入信號、微控制器位址匯流 排2 〇、週邊裝置寫入信號及週邊裝置位址匯流排3 2上。 位址比較器3 6在線1 6上產生一個衝突錯誤信號。根據下 面產生該衝突錯誤信號:(a)微控制器位址匯流排2 〇上一 第一個位址和該週邊裝置位址匯流排3 2上一第二個位址 之間的比較,及(b)判定微控器10和週邊裝置14是否正同 時存取(例如寫入)DPR 12。 例如,如(a )週邊裝置1 4和微控制器1 〇未正同時寫入 時’或(b)該週邊裝置正寫入該DPR中的該位址與該微控 制器正寫入该D P R中的該位址不同時,則位址比較器3 6 不會產生該衝突錯誤信號。然而,如週邊裝置1 4和微控 制器10正同時寫入,且如該週邊裝置正寫入該DPR中的 該位址與該微控制器正寫入該D P R中的該位址相同時, 則位址比較器3 6將產生該衝突錯誤信號。於該範例中, 該衝突錯誤信號指出一個寫入衝突。 於圖1中所例證説明之該特殊的具體實施例中,藉由控 制線1 6將位址比較器3 6所產生的該寫入衝突中斷信號引 用至微控制器1 〇的一個中斷埠上。該衝突信號亦連接至 該邏輯功能元件的一個輸入上。 位址比較器3 6所輸出的該衝突錯誤信號通常爲一種邏 輯僞的狀態(例如代表一個” 〇 ”)。當將在僞狀態下的該中 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 3 8 5 五 A7 --------— B7 發明說明(5 ) 斷信號輸入至邏輯功能元件22中時,則邏輯功能元件22 的輪出爲:(a)當自微控制器1〇中所輸出的該資料(在微 控制器資料匯流排18上)爲一個眞的時,則該輸出爲一個 雙輯眞的狀態(例如代表一個” r’);或㈨當自微控制器 1〇中所輸出的該資料(在微控制器資料匯流排18上)爲一 個僞的狀態時,則該輸出爲一個邏輯僞的狀態(例如代表 一個” 〇 ”)。如一個範例,該邏輯功能元件可實施下表中 所描述的該邏辑功能。對那些熟知此技藝的人來説,將覺 本可以不同的方式實施該表所表示的該邏輯運算,包括一 個硬體或一個教體邏輯交集(AND)運算。 (請先閱讀背面之注意事項再填寫本頁) ,裝---- A — B Y _0 0 0 1 1 1 0 0 1 0 訂----- 經濟部智慧財產局員工消費合作社印製 如是,當孩錯誤衝突信號爲一個邏輯僞的裝態時,則邏 輯功能兀件2 2的輸出將沿循該輸入b至邏輯功能元件2 2 中。 微控制器1 0在其中斷埠上自線丨6中接收該衝突錯誤信 5虎。微控制器1 0根據該衝突錯誤信號判定是否致能或抑 制自孩微控制器中輸出該資料。當該衝突錯誤信號(通常 爲—個邏輯僞狀態)變成一個邏輯眞的狀態時,則將有效 地抑制該寫入信號從微控制器丨〇中到DPr 12中。因此, 本紙張尺度適用中關家(210_ X 297公i了
發明說明(6 中斷和禁止該微控制器寫入作業,但週邊裝置1 4的窝 作業卻繼續進行。 … 於存取DPR 1 2的存取時間必須爲可預測的應用中,則本 發明保證由週邊裝置14存取DPR 12。當微控制器丄〇和週 邊裝置1 4企圖一個同時存取操作(例如一個寫入作業) 時,將構成一項錯誤,故將如就該上面代表性的具體實施 例所述"防止該同時存取作,,。週邊裝置i 4可優先寫入 DPR 12中,且在一個錯誤發生之前、先中斷微控制器 1 〇。微控制器1 0可比週邊裝置! 4優先,視本發明該特殊 的應用而定。於該事例中,將該圖示中所示之微處理器 1〇和週邊裝置14的相對位置掉換,及將該衝突錯誤信號 引用至週邊裝置1 4中。此外,未將DpR 12限制在一個記 fe體裝置上,其中DPR 12可爲任何適當的雙埠裝置。 當已例示和説明了本發明一特殊的形式時,又將顯見, 可在未偏離本發明的精髓和範疇下對本發明作不同的修 正0 丨·裝--------訂--------- C請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

Claims (1)

  1. R;J,P1123號專利申請案 g (請專利範圍修正本(91年11月)認 六、申請專利範圍 L 一種用於雙埠隨機存取記憶體操作之衝突偵測之裝置’ 包括: 一雙埠裝置; 一運作地耦合至該雙埠裝置上之第一個裝置,包括一 中斷輸入、第一個資料匯流排及一第一個位址匯流排; 一運作地耦合至該雙埠裝置上之第二個裝置,包括一 第二個資料匯流排及一第二個位址匯流排;及 一運作地耦合至該第一個位址匯流排和該第二個位址 Μ流排上之位址比較器,以根據該等第一個和第二個裝 置所預定之同時存取該雙埠裝置產生一衝突錯誤發信 號。 2·如申請專利範圍第1項之裝置,更進一步包括: 一邏輯功能元件,運作地在該第一個裝置和該第二裝 置之間耦合,以禁止該第一個裝置存取該雙埠裝置,而 回應該衝突錯誤信號。 3·如申請專利範圍第2項之裝置,其中該第一個裝置產生 一個存取信號,及該邏輯功能元件至少包括該衝突錯誤 信號和該存取信號中的一個邏輯A N D。 4.如申請專利範圍第3項之裝置,其中該存取信號包括該 第一個裝置所提供的一個寫入信號。 5·如申請專利範圍第4項之裝置,其中該第一個裝置包括 一個微控制器,及該第二個裝置包括一個週邊裝置。 6.如申請專利範圍第4項之裝置,其中該第一個裝置包括 一個週邊裝置,及該第二個裝置包括一個微控制器。
    544583 A B c D 六、申請專利範圍 7.如申請專利範圍第i項之裝置,其中該預定之同時存取 包括該等第一個和第二個裝置同時寫入該雙埠裝置中。 8·如申請專利範圍第7項之裝置,其中該位址比較器產生 該衝5C錯誤信號,以回應該等第一個和第二個位址匯流 排之間的比較。 9. 一種控制第一個和第二個裝置存取一雙埠裝置之方法, 包括: 啟始該第一個裝置存取該雙埠裝置的一第一個位址; 啟始該第二個裝置存取該雙埠裝置的一第二個位址;·及 至少部分根據該第一個位址和該第二個位址之間的比 較,啟始該第一個裝置存取。 10. 如申請專利範圍第9項之方法,更進一步包括··根據該 等第一個和第二個裝置所預定之同時存取該雙埠裝置產 生一個衝突錯誤發信號。 11·如申請專利範圍第i 〇項之方法,更進一步包括禁止該第 一個裝置存取、而回應該衝突錯誤信號。 12·如申請專利範圍第1 〇項之方法,其中該第一個裝置產生 一個存取信號,及該方法更進一步包括將該存取信號可 控制地傳送給該雙埠裝置,以回應該衝突錯誤信號。 13.如申請專利範圍第1 2項之方法,其中該存取包括一個寫 入該雙埠裝置中的寫入作業。 14·如申請專利範圍第1 1項之方法,其中該第一個裝置產生 一個存取信號,及其中禁止該第一個裝置存取包括: 利用該衝突錯誤信號和該存取信號產生一邏輯A N D。 -2 - 用中國國家標準(CNS) A4規格(210 X 297公釐) 衣紙張尺度通
TW090101123A 2000-02-04 2001-01-18 Collision detection for dual port RAM operations on a microcontroller TW544583B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US49779400A 2000-02-04 2000-02-04

Publications (1)

Publication Number Publication Date
TW544583B true TW544583B (en) 2003-08-01

Family

ID=23978340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090101123A TW544583B (en) 2000-02-04 2001-01-18 Collision detection for dual port RAM operations on a microcontroller

Country Status (5)

Country Link
EP (1) EP1132820A3 (zh)
JP (1) JP2001229072A (zh)
KR (1) KR20010077995A (zh)
CN (1) CN1319806A (zh)
TW (1) TW544583B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6938111B2 (en) * 2002-04-19 2005-08-30 Siemens Aktiengesellschaft Method for operating automation control equipment applications
JP2005174090A (ja) * 2003-12-12 2005-06-30 Oki Electric Ind Co Ltd データ転送回路
CN101025898B (zh) * 2006-02-21 2010-10-06 天利半导体(深圳)有限公司 一种用于lcd驱动电路中双口sram操作冲突的仲裁电路结构
CN101127208B (zh) * 2007-08-15 2010-05-19 西安龙腾微电子科技发展有限公司 异步伪双端口图像存储器的访问冲突处理方法
US7739433B2 (en) * 2008-03-05 2010-06-15 Microchip Technology Incorporated Sharing bandwidth of a single port SRAM between at least one DMA peripheral and a CPU operating with a quadrature clock
DE102008017281A1 (de) * 2008-04-04 2009-10-08 Zumtobel Lighting Gmbh Automatische Busadressvergabe mittels Kollisionsprüfung
CN101763250B (zh) * 2008-12-25 2014-03-12 世意法(北京)半导体研发有限责任公司 地址比较电路和方法
CN101751980B (zh) * 2008-12-17 2013-08-14 中国科学院电子学研究所 基于存储器知识产权核的嵌入式可编程存储器
US9171594B2 (en) * 2012-07-19 2015-10-27 Arm Limited Handling collisions between accesses in multiport memories
CN103699388B (zh) * 2013-12-30 2015-07-08 北京控制工程研究所 基于绝对地址汇聚的数据访问冲突检测方法
US10649909B2 (en) * 2018-06-14 2020-05-12 Western Digital Technologies, Inc. Logical block addressing range collision crawler
CN110307961B (zh) * 2019-07-04 2021-09-17 歌尔光学科技有限公司 光机测试方法、测试装置及计算机可读存储介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627030A (en) * 1985-02-04 1986-12-02 At&T Bell Laboratories Dual port memory word size expansion technique
JPS61194549A (ja) * 1985-02-20 1986-08-28 ハネウエル・インコーポレーテツド 記憶装置のアドレス紛争検出および仲裁装置

Also Published As

Publication number Publication date
KR20010077995A (ko) 2001-08-20
EP1132820A3 (en) 2003-01-22
EP1132820A2 (en) 2001-09-12
CN1319806A (zh) 2001-10-31
JP2001229072A (ja) 2001-08-24

Similar Documents

Publication Publication Date Title
TWI353124B (en) Inter-port communication in a multi-port memory de
TW514833B (en) 1-chip microcomputer and IC card using same
TW544583B (en) Collision detection for dual port RAM operations on a microcontroller
EP0523764A2 (en) Computer system having direct bus attachment between processor and dynamic main memory, and having in-processor DMA control with respect to a plurality of data exchange means also connected to said bus, and central processor for use in such computer system
US20020013880A1 (en) Integrated circuit with flash bridge and autoload
JP4587756B2 (ja) 半導体集積回路装置
JPH11110294A (ja) マイクロコンピュータ及び情報処理装置
TW200949557A (en) Accessing memory in a system with memory protection
JP2007508607A (ja) 複数のプロセッサと1つのメモリシステムを有するシステムのためのメモリインタフェース
US20030033489A1 (en) Semaphore management circuit
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
US7386645B2 (en) System on a chip with an arbitration unit to grant right of access to a common resource in response to conflicting requests for access from initiator modules, and storage key incorporating the arbitration unit
JP3759193B2 (ja) アトミック動作バス・システム
TW200530832A (en) Method and apparatus for reducing interrupt latency by dynamic buffer sizing
JP2001282704A (ja) データ処理装置及びデータ処理方法とデータ処理システム
AU2003272583A1 (en) System and method for providing an arbitrated memory bus in a hybrid computing system
JP2004062910A (ja) マルチコアプロセッサにセマフォを具現化し、共通資源へのアクセスを制御する方法
JP5061504B2 (ja) デュアルポートメモリのアクセス権調停方式
JPH06282528A (ja) データ転送方法及びそのシステム
JPH03122745A (ja) Dma制御方式
TW544575B (en) Page organizer within memory controller
JP2004078396A (ja) メモリ装置
TW495714B (en) Device and method for data access control and applied instruction format thereof
US6035372A (en) Dynamic RAM in a microprocessor system
JP2000099391A (ja) プリンタ装置およびプリンタ制御方法、並びに記録媒体