TW543303B - Buffer architecture for a turbo decoder - Google Patents

Buffer architecture for a turbo decoder Download PDF

Info

Publication number
TW543303B
TW543303B TW091109780A TW91109780A TW543303B TW 543303 B TW543303 B TW 543303B TW 091109780 A TW091109780 A TW 091109780A TW 91109780 A TW91109780 A TW 91109780A TW 543303 B TW543303 B TW 543303B
Authority
TW
Taiwan
Prior art keywords
buffer
column
columns
array
decoder
Prior art date
Application number
TW091109780A
Other languages
English (en)
Inventor
Da-Shan Shiu
Iwen Yao
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of TW543303B publication Critical patent/TW543303B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6566—Implementations concerning memory access contentions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0055—MAP-decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H03M13/2714—Turbo interleaver for 3rd generation partnership project [3GPP] universal mobile telecommunications systems [UMTS], e.g. as defined in technical specification TS 25.212

Description

543303 A7 ____Β7 五、發明説明（1 ) 發明背景 I. 發明範圍 本發明係有關於資料通信。更明確而言，本發明係有關 用以儲存一渦輪式解碼器的中間結果之一新改良的緩衝器 架構。 II. 發明背景 無線通信系統係廣泛用來提供例如語音、資料等的各種 不同類型通信。這些系統是根據劃碼多工存取（CDMA)、劃 時多工存取（TDMA)、或一些其他多工存取技術。一 CDMA 系統可在其他類型的系統上提供某些優點，包括增加系統 能力。 一 CDMA系統的設計可支援一或多個CDMA標準，例如（1) ς;ΤΙ A/EIA-9 5-B Mobile Station-Base Station Compatibility Standard for Dual-Mode Wideband Spread Spectrum Cellular System”（IS-95 標準）；（2) “TIA/EIA-98-D Recommended Minimum Standard for Dual-Mode Wideband Spread Spectrum Cellular Mobile Station”（IS-98 標準）；（3)由國際協會 “3rd Generation Partnership Project”（3GPP)提供的標準，而且是 在包括文獻案號3G TS 25.211，3G TS 25.212, 3G TS 25.213, 和3G TS 25.214 (W-CDMA標準）的一組文獻中具體實施；（4) 由國際協會“3rd Generation Partnership Project 2”（3GPP2) 提供的標準，且是在包括文獻案號C.S0002-A. C.S0005-A， C.S0010-A，C.S0011-A. C-S0024，和 C.S0026 (cdma2000標準） 的一組文獻中具體實施；及（5)—些其他標準。這些標準在 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543303 發明説明（2 此僅列出供參考。 每個標準是明確定羞二^ „ π m ^ · 義則向與反向鏈路傳輸的資料處理。 例如，語音資訊是以一特 符姝貝枓率編碼，袼式.成一定羞 的框格式，及根據一特殊處 ''成疋義 a / + ^ , 专殊處理方法而處理（例如，錯誤修正 及/或偵測的編碼、交铒黧 又錯寺）。透過一特殊標準（例如， 定義的訊框格式與處理是可能μ於其他標 準（例如，W-CDMA標準）。 ㈣性操作。例如，資料可猝發及在 一或多個“實體，，頻道 上傳輸，-貝料率允許隨著不同訊框而 文化 貝料的處理亦會轡卟r办,丨λ ^ ^ n ^ ^ 矿艾化（例如，隨著不同訊框及/或在 不冋頻道的‘‘傳輸”）等。 W-CDMA標準係採用一平 千仃串接捲積編碼器（時常稱為一 而輪式編碼器），复；登 β 次 "取疋用以在傳輸之前將一碼區段（亦 及相Ζ 4包）編碼。渦輪編碼器係採用與—碼交錯器並聯 及、、且δ操作的兩構成的 &一 再成的編碼态。碼交錯器是根據明確定義 的父錯方法而將封包的咨％ Α 一 ^ ^ ^ ^ I的貝汛位兀混合（亦即，交錯）。一編 馬可將封包的資兮 床Μ 、^位兀、.扁碼，以產生核對位元的一第一 斤列’而且其他編碼 姑m , 為了、、扁碼该混合的資訊位元，以產生 核對位元的一第二序 盥所亡+ 1第一及第二序列的該等資訊位元 一:有或一些核對位元可被傳輸。 行。* : ^與在集计异)渦輪式解碼是在接收器單元上執 健存ίΐ、母個滿輪式編碼的封包而言，該等接收的位元是 健存到一緩衝器。第一 該第一 蜗碼為的資訊與核對位元然後根據 成的碼而從緩衝器取回及解碼，以提供表示資訊
543303 五、發明説明（3 位兀谓測值信賴調整的“附帶，，資訊 附帶資訊的中間姓果# # 3 栝來自苐一解碼器 單开^ 交錯順序而儲存到-儲广 早，付合在該發射器單元所使用的碼交錯。錯存 '自第二編碼器的甲間結果與核對位元缺 構成的碼而從他們相對的來源取回 ^第： ==值信賴"調整的附帶資訊。包 資 -的^資訊的中間結果然:後是以互補於在發射器；： 疋所使用的碼交錯的一交錯順序而 、早 結果是由第-構成解碼器的下一重複❹儲::二2 -構成解喝器的解碼會反覆許多次，以產生最後結果。第 對於解碼的每個資訊位元，該儲存單元可被存。取， 解碼（如可能）之前取回於此位元所產生的中間結果。於 母個解碼位元產生的中間結果亦儲存回到儲存單元以 隨後的解碼。當封包的位元解碼時，儲存單元如此便 。有效率的記憶體管理對於有效率的渴輪式解媽是 可看出，用來有效率儲存一渦輪式解碼器 一緩衝器架構是高度想要的。 κ·°果的 發明概述 本發明的觀點是提供一緩衝器架構，該緩衝器架構可用 來有效率儲存一渦輪式解碼器的中間結果（例如，前驗可能 性（ΑΡΡ)資料）。若要在渦輪式解碼期間增加Αρρ資料的存 取輸貫量，緩衝器架構的設計要能支援每個存取週期的^ 或多個資訊位元的ΑΡΡ資料同時存取（亦即，寫或讀）。每個 -6 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐） 543303 五、發明説明（4 位元的APP資料是代表一資訊 元的附帶資訊的-組合。同時存取可、：…或只是該位 許多排列而達成，且每個排==將緩衝器劃分成 多個排列可用於使用在 子取。例如，六個或 Μ ^ i MA糸統的渦輪式解碼@。 -渴輪式編碼器是採用一碼交錯方法二 一構成編碼器編碼前，將在一 透匕弟 忒碼父錯方法典型是指定··（1)以逐列方次 的資訊位元(或碼區段)寫入二度空門陣；· 貝料封包 元亓去a人 尻王間陣列，（2)將在每列的 疋几素混合；及（3)將該等列混人。 ^ m ^ α σ 忒專位几隨後可從陣列 # 、 旦互補解父錯方法可用於儲 或取回5亥渦輪式解碼器的ΑΡΡ資料。 ，於涡輪式解碼而言，術資料是經由—“交錯”定址模 式^一“線性，，定址模式而存取1交錯定址模式係對應在 :貝料封包的“交錯”位置上的APPf料存取，而且該線性 疋址模式係對應在該封包的“線性，，位置上的App資料存 取。若要避免存取競爭，該等排列是指定給該陣列的列與 欄，以致於經由（線性或交錯）定址模式而存取的連續位^ 的APP資料可來自不同排列。 一若要確保兩不同排列在線性定址模式的兩連續位元的App 資料存取，該等排列要被配置及指定，以致於一組排列可 用於該陣列的偶數編號欄，而且另一組排列可用於奇數編 號的欄。隨著此奇數/偶數指定方法，連續線性位址是與兩 不同組的排列有關。 若要確保兩不同排列在交錯定址模式的兩連續位元的App 543303 -______B7 五、發明説明（5 ) — ---— 身料存取:該等排列是指定給在陣列的列群。既然資料封 包的位兀疋在交錯定址模式從陣列逐欄取回，所以該等列 可配置成群，以致於交錯定址模式的相鄰列可指定给不同 群。該等列的分配典型是因用來混合該等列的二；= 換圖案而定。該列分配是在下面進一步詳細描述。 本發明的各種不同觀點、具體實施例、與特徵是在下面 進一步詳細描述。 圖式之簡單說明 本’X月的特徵、本質、及優點可從下面連同附圖的詳細 接述而變得更顯然，相同參考數字是表示相同部分，而且 其中： 圖1是實施本發明各種不同觀點的一通信系統的簡化方塊 圖2A和2B是根據W_CDMA標準的一下行鏈路資料傳輸而
分別在一發射器單元與一接收器單元的信號處理圖；J 圖3是由W-CDMA標準所定義的一渦輪式編碼器圖； 圖4是一渦輪式解碼器的設計方塊圖； 圖5是根據本發明的一具體實施例而顯示一渦輪式解 方塊圖； 圖6是根據一特殊列群而在六個排列的R_c陣列中的盘 攔分配圖； /、 圖7是一處理的具體實施例流程圖，用以定義儲存該渦 式解碼器中間結果的一緩衝器架構；及 兩 圖8疋一緩衝器架構的具體實施例方塊圖，其可用 —^ 个X施 8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 543303 A7 B7 在圖5顯示的APP健存單元。 圖式之詳細說明 圖1是用以實施本發明各種不同觀點的一通信系統1〇〇的 簡化方塊圖。在一特殊具體實施例中，通信系統1〇〇是符合 W-CDMA標準的一 CDMA系統。在一發射器單元11〇上，資 料典型是以區塊而從一資料來源112傳送給一傳輸（τχ)資料 處理器114，以便將資料格視化、編碼、及處理，以產生一 或多個類比信號。該等類比信號然後提供給一發射器 (TMTR) lb，其可（9〇度相位差）調變、濾波、放大、及向 上轉換信號，以產生一調變信號。該調變信號然後是經由 或夕個天線11 8傳輸給（在圖1只顯示η固）更多接收器單元 —— 〇 在一接收器單元130上，傳輸信號是由一或多個天線132 接收（再者，只有一個顯示），而且提供給一接收器（rcvr) 134。在接收器134中，接收的信號是被放大、過濾、向下 轉換、（90度相位差）解調變、及數位化，以產生取樣。該 等取樣然後可由一接收（RX)資料處理器136處理及解碼，以 復原該傳輸的資料。在接收器單元13〇上處理及解碼是以在 發射為單兀110在處理及編碼互補的方式執行。復原的資料 然後提供給一資料沉接13 8。 上述信號處理是支援語音、視訊、封包資料、訊息、及 其他類型單向通信的傳輸。一雙向通信系統係支援雙向資 料傳輸。然而，另一方向的信號處理為了簡化不在圖i顯 >)> 〇 ____-9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 543303
j 2A是根據W_CDMA標準的下行鏈路資料傳輪而在發射 益單π 11G上處理信號的圖式。下行鏈路可視為從一基地台 到一使用者終端機（或使用者設備（UE))傳輸，而且上行鏈 路可視為從使用者終端機到基地台的傳輪。在圖2a顯示的 信號處理通常是由圖丨的傳輸資料處理器ιΐ4執行。W_ CD隐系統的上面發信層是支援許多傳輸頻道的同時傳輸， 且每個傳輸頻道可運送一特殊通信資料（例如，語音、視 訊、資料等）。每個傳輸頻道的資料是以區塊提供，且該等 區塊可視為一相對傳輸頻道處理部分21〇的傳輸區塊。 在傳輸頻道處理部分210，每個傳輸區塊是用來計算在方 塊2U的循環冗餘檢查（CRC)位元。CRC位元是附在:輸區 塊，而且在接收器單元使用’用以錯誤偵測。許多CM編 碼區塊然後是在方塊21卜起串接。如果在連鎖後的位元她 數是大於-碼區塊的最大的大小’位元便可分割成許多(相 冋大小）碼區塊。每個碼區塊然後在方塊216使用—特殊編 碼方法（例如，捲積碼、渦輪碼）編碼或不編碼。 / 率比對然後可在方塊218的碼位元上執行。率比對是根據 較高發信層所指定的一率比對屬性而執行。在上行鏈路， 位元可重複或破壞（亦即，刪除），以致於傳輸的位元數目 符合可用的位元數目。在下行鏈路，不使用的位元位置是 在方塊220是用非連續傳輸（DTX)位元填滿。dtx位元是$ 示何時一傳輸應該關閉，且實際不傳輸。 疋& 位元然後在方塊222是根據一特殊交錯方法而交錯，以提 供時間差異。根據W.CDMA標準，交錯執行的時間間隔可 -10-
543303 A7
訂
裝
線 543303 A7
發明説明 化及處理’以提供用於資料傳輸的每個實體頻道的符 號1每個符號具有一特殊解析度（例如，4位元或更多），而 ^是=應一傳輸位元。每個實體頻道的每個無線電訊框週 ^的if號疋在方塊252解交錯，而且來自所有實體頻道的解 又錯符唬疋在方塊254串接。對於一下行鏈路傳輸而言，非 =輸位元可在方塊256偵測及移除。符號然後在方塊Mg解 /夕，成各種不同傳輸頻道。每個傳輸頻道的無線電訊框然 後提供給相對的傳輪頻道處理部分26〇。 在傳輸頻道處理部分26〇中，傳輸頻道無線電訊框是在區 塊262串接。每路由係包括一或多個傳輸頻道無線電訊框， 且=應在發射器單元上所使用的一特殊ττι。在每路由的符 號疋在方塊264解交錯，而且非傳輸符號是在方塊266移 除。倒轉率比制後可被執行1累積重複符號，而且在 T塊268插入破壞符號的“忽略”。路由的每個編碼區塊然後 是在方塊270解碼。解碼的區塊然後是在方塊272串接及分 割成他們相對的傳輸區塊。每個傳輸區塊然後會在方塊π# 使用CRC位元檢查是否錯誤。 圖3是由W-CDMA標準定義的一平聯串接捲積編碼器3〇〇 (亦稱為-渦輪式編碼器）圖。渦輪編碼器3〇〇可用來執行圖 2 A的方塊2 1 6中的頻道編碼。渦輪式編碼器3 〇〇係包括一對 構成的編碼器312a和312b、一碼交錯器314、及一 除器與 多工器316。碼交錯器314可根據W_CDMA標準所定義的二 特殊父錯方法而接收及交錯在一碼區段（亦即，一封包）中 的資訊位元’而且在下面進一步詳細描述。 543303
元每=成的」編碼器312可接收線性順序、或交錯的資訊位 提#㈣彳疋義的構成碼而編碼該接收的資訊位元，並且 M2b 序列。刪除器與多工器316是從編碼器3心和 個核對位貝Λ位1㈣位元’破壞（亦即，刪除）零或多 .f ’以獲得想要的位元數目’巾且將未破壞的資 訊與核對位元多工成一連串編碼位元。 』貝 每個構成的編碼器312係包括三個串聯麵合的延遲元件 奶、四個模數_2加法器324、與一開關似。最初，延遲元 件322的狀態是設定成〇,且開關326是在向上位置。然後， 對於貝料封包的每個資訊位元而t，加法器324a可執行資 f元X”來自加法器324d的輸出位元的模數加算，並且 將結果提供給延遲元件322a。加法器麗和3仏是接收及 ，行來自加法器324a與延遲元们22a和322e的位元模數-2加 开’並且提供核對位元y。加法器324d可執行來自延遲元件 322b和322c的模數_2加算。 在資料封包的所有N個資訊位元編碼之後，開關326便合 移到向下位置’而且三個零(“〇”)尾位元是提供給構成的編 碼益312a。構成的編碼器312a然後可將三個尾位元編碼， 及提供六個尾核對位元。 對於N個資訊位元的每個封包而言，構成的編碼器η。可 提供N個核對位元7及最初六個尾核對位元，而且構成的編 碼器312b可提供N個核對位元z，及最後六個尾核對位元。 對於每個封包而言，刪除器與多工器3 16可接收^^個資訊位 兀，來自編碼器312a的N+6個核對位元、及來自編碼器31汕 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543303 A7
的N+ 6個核對位元。删除 元，以接與多工器316可刪除許多核對位 w提供包含未删除資— 目。 ’、 Λ核對位元的所需編碼位元數 圖4是一渴輪式解碼器4〇〇的設計方塊圖。在此 面，渦輪式解碼器4〇〇係会括兩棋a 又Π 版山 谓係包括兩構成的解碼器4H)a和410b、 一碼解交錯器414、及一偵測器4i6。每個 ^碼典型疋以—軟輸人/軟輸出（SIS〇)最大後驗（map) A H其他類型的解碼器亦可此用，例如 輸出V1_算法(S0VA)的解瑪器。解碼器的設計典 型疋因在發射器單元所使用的特殊涡輪式編碼方法而定。 對應傳輸編碼位元的接收（軟）位元是透過一頻道解交錯 器（未在® 4顯示）解交錯，以復原在發射器單元（圖2八的^ 塊222和238)執行的第-及第二交錯。料每個解碼的資料 封包而言，頻道解交錯位元是㈣要提供給料器他 41〇b。 在圖4顯不的具體實施例中，一加法器4〇8&是從解交錯器 414接收及加總1^11(八1^〇)、1^11(乂，）、與附帶資訊，以提 供解碼器41(^的一優先可能性（八沖）。1^11(八]?1)〇)是從資訊 位元基礎假設取得的記錄可能比率。如果一資料封包的每 個貢訊位元假設是等於〇或丄，那麼LLR( AppG)於封包的所 有接收位元是等於〇，而且與LLR( APP%有關的任何部分可 忽略。來自解交錯器414的附帶資訊於最初解碼重複是設 定成零。LLR( X’）是接收資訊位元x，的記錄可能性。每個接 收資訊和核對位元bm的LLR是依下列計算： ____-14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543303 A7 B7 五、發明説明（12 ) LLR(bJ = log ’m〇)、 接收位元的LLR是0位元可能性除以丨位元可能性比率的對 數。每個接收位元的可能性P(bm=0)和p(bm=1)是典型根據 位元的軟值。一刪除（亦即，破壞位元）的LLR是表示〇或^ (亦即’ LLR= 0)位元。 解碼器410a是從加法器408a與LLR(y，）接收App，而且是 來自第一構成編碼器的接收核對位元y，之LLRS。LLR( y')係 包括可能的破壞（亦即，非傳輸）核對位元的抹除。解碼器 410a然後根據MAP演算法將APP與LLR(y，）解碼，以產生一 後驗可能性。APP然後透過加法器408b而從一後驗可能性 減去，以提供附帶資訊ei，其表示透過接收核對位元〆所構 成接收資訊位元X'的值信賴修正/調整。 來自加法器408b與附帶資訊ei是與資訊位元LLRs、 LLR( X1)加總，而且中間結果（下一解碼器的App)是儲存到 碼交錯器412。碼交錯器412可實施在渦輪式編碼器上使用 的相同碼交錯方法（例如，用於圖3碼交錯器314的相同方 法）。 解碼器410b是從交錯器412和LLR(z，）接收交錯的APP , 且父錯器412和LLR( z’）是來自第二構成編碼器的接收核對 位元z’的LLRs。解碼器410b然後根據MAP演算法將APP與 LLR( z’）解碼’以產生一後驗可能性。app然後透過一加法 器408d而從一後驗可能性減去，以提供附帶資訊4，以表示 由接收核對位元z，所提供的接收資訊位元χ，的值-信賴修正/ -15- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) A7 B7
543303 五、發明説明（13 ) σ周整。附帶資訊係包含來自解碼器4 1⑽的中間結果，且今 等結果是儲存到碼解交錯器414。解交錯器414可實施與用 於交錯器412交錯方法互補的一解交錯方法。 > Λ位元LLRs的解碼是反覆許多次（例如，6、8、1 〇、咬 可忐更多次）。隨著每次重複，較大信賴可於資訊位元的= 7值獲得。在解碼重複已完成後，最後LLRs可提供給偵測 器418，以根據他們的LLRs而提供接收資訊位元的硬決定值 (亦 g卩，“ 0S”和 “ 1 S”）。 圖5是根據本發明具體實施例的一渦輪式解碼器5〇〇方塊 ，。渦輪式解碼器500是圖4的渦輪式解碼器4⑻的一特殊 實施。在此具體實施例中，渦輪式解碼器5〇〇係包括一輸入 介，單元506、一區域記憶體/組合器5〇8、一 SIS〇 MAp解 碼态510、位址產生器51〜和5m、一儲存單元52〇、一偵 、】器518、及一旎量度量計算器522。請即重新參考圖4， 兩構成的解碼器410a和41〇b是串聯操作，且具來自如另一 解碼器輸人所提供-解碼器的附帶資訊。因為兩構成解碼 裔的串聯操作，只有一（實體）解碼器可用來實施兩構成的 解碼器。 輸入介面單元506是-在頻道冑交錯器5〇2與驗解碼器 510之間提供介面。對於一些系統而言，如果破壞是在發射 :早元執行，輸入介面單元506的設計可提供碼位元的解破 壞。f破壞是透過提供每個破壞位元的一抹除而達成，且 抹除是表示位元是〇或1的相等可能性。 因執行的特殊解碼途徑而定（亦即，為第_或第二構成編
裝 訂
線
543303 A7 —…______ B7 五、發明説明（14 ) 碼器的解碼），資訊與核對位元的適當序列是從頻道解交錯 器502提供給記憶體/組合器5〇8。從先前重複獲得的App亦 從APP儲存單元520提供給記憶體/組合器5〇8。在一具體實 鼽例中，圮憶體/組合器5〇8的設計（丨）可接收及計算接收 (軟）資訊位元的LLR ; (2)將在步驟（丨）計算的LLR(x，）與對 應的附帶資訊組合，以產生App ;及（3)接收及計算該等接 收核對位元的LLR。 在一具體實施例中，記憶體/組合器5〇8可使用一滑動視 窗架構（SWA)實施，該滑動視窗架構可暫時儲存例如資訊 與核對位tl的4個視窗。當資訊與核對位元的3個視窗是由 在解碼器510中的3個狀態度量計算器運算時，第四個視窗 可使用來自頻道解交錯器5〇2與儲存單元52〇的值更新。在 :具體實施例中，每個視窗具有32的大小，亦即，每個視 窗可保存32個X，符號與32個7，（或z，）符號。其他視窗長度及 /或不同視窗數量亦可使用，而且是在本發明的範圍内。 …在-具體實施例中，解碼器51〇可實施執行一記錄撕❻ 算法的SISO解碼器。任何以MAP為主之解碼㉟算法（例如，、 一最大記錄-MAP演算法或一最大*記錄-MAp㈣法在技藝 是已知的）亦可使用。在一具體實施例中，若要實施MAp: 算法，解碼器51〇包括i個前向狀態度量計算器與2個後向狀 態度量計算器。每個前向（或後向）狀態度量計算器是計算 在:特定目前時間範例上的格子上計算2κ·、狀態之中每一 狀態可能性對數，其是根據下列而計算（丨）在一先前（或未 來）時間範㈣可能性及⑺在*前（或未來）狀態與目前時 -17-
543303 A7 B7 五、發明説明（15 ) 間狀態之間的路徑可能性，其中K構成的限制長度。這些前 向與後向狀態度量（分別是α和β )然後用來計算資訊位元的 後驗可能性。前向與後向狀態度量計算與渦輪式解碼是由 Steven S. Pietrobon 在文獻 International Journal of Satellite Communications, Vol. 16， 1998，第 23-46 頁的名稱 “Implementation and Performance of a Turbo/Map Decoder” 中 詳細描述，其在此僅列出供參考。 滑度視窗架構及一前向與兩後向狀態度量計算器的使用 可減少儲存需求，而只適度增加計算量。一單獨後向狀態 度量計算器可在一途徑從封包結束到封包開始而操作，但 此將需要大量的儲存空間。在一具體實施例中，下面一連 串操作是在一特殊解碼途徑執行： FWMC (1-32) FWMC (33-64) FWMC (65-96)和RWMC A (64-33) FWMC (97-128)和RWMC Α (32·Π和RWMC Β (95-65) FWMC (129-160)和RWMC Β (64-33)和RWMC A (129-97) FWMC Π61-192)和RWMC A (96-65)和RWMC B (160-129) 其中FWMC ( 1-3 2)是表示位元1到32的一前向度量計算，而 且RWMC (3 2-1)是表示位元32到1的一後向度量計算。來 自FWMC的結果是與劃底線的RWMC組合，以形成一後驗可 能性，其中APP符號可被減去，以取得附帶資訊。附帶資訊 是與資訊位元LLRs組合，以形成下一解碼階段的APP符 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543303 五、發明説明（16 號 a解碼為510的輸出是儲存到APP儲存單元520。在一具體實 靶例中，APP儲存單元52〇的操作是以交錯順序使 =性順序相反)而儲存來自解碼器竭App符號 ;、、儲存中間結果可簡化記憶體劃分，而且進一步允許使 用渴輪式編碼器與解碼器的相同交錯位址產生器。在一且 ^實^中，™存單元52G的進—步操作是儲存來自； — 成解碼的APP符號、及來自第二構成解碼的附帶資 sfL 0 、 構成解碼而言，纟自第二構成解碼的附 w訊疋以解交錯順序而從儲存單元52隊回，而且透過解 碼所產生的APP符號是以交錯順序儲存到儲存單元52〇。因 此’對於第二構成解碼而言，來自4前第—構成解瑪的 ΑΡΡ付號是以線性順序從健存單元52()取回，而且透過解碼 所產生的附帶資訊是以線性順序儲存㈣存單元似。 位址產生器5 12a和512b是分別提供儲存單元52〇的寫盘讀 :址。多工器5Ma是在圖5用符號顯示，其表示App符號/附 :資訊是以線性或交錯順序寫到儲存單元52〇，而且符號顯 不的多工II 5 14 b是表示A P P符號/附帶資訊是以線性或解交 錯順序從儲存單元取回。 在最後解碼重複之後，價測器518可接收App符號，並且 提供接收資訊位元的決定。能量度量計算器522可提供資訊 位元（或他們LLRS)的能量度量。能量度量可當作偵測資訊 位元信賴的另一表示使用。 19 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公 543303 五、發明説明（π 和5顯示的渦輪式解碼器設計而言 =子來自第—構成解碼 子早TL可 解碼器的附帶資訊。 PP貝才[及儲存來自第二構成 器的兩不同形狀的中間：果：帶資訊是來自構成的解竭 :-構成的解碼器傳遞給_隨後解；係 而且此以任何形式採用。典型 ：“， 儲存中間結果的特殃开…m 术自Μ構成解碼器的 定。 ㈣料式疋因渴輪式解碼器的特殊設計而 渦輪式編碼器與解碼器的-重要與整體部分。 儲=取供渦輪式編碼器的碼交錯方法，相同方法 予回來自第一構成解碼的APP符號，而j__互補 可用來儲存/取回第二構成解碼的附帶資訊。 ‘ W-CDMA標準係定義渦輪式編碼器的一特殊交錯 此交錯方法可劃區成三個階段：⑴以一“碼區段，，逐列方式 將資訊位元寫山入-RxC陣列；⑺重新配置在每列中的元^ (一亦即曰列間父換）；及（3)將列互換（亦即，列間交換）。位 兀其後是從陣列逐欄讀取，而且是從Rxc陣列的最左上 開始。這三個階段是在下面進_步詳細描述’而且其後提 供一範例，用以對交錯方法能較佳了解。 在第-階段，每個碼區段的位元是寫入Μ陣列。象 CDMA標準可支持從侧5! 14位元範圍的各種不同大小的碼 區段。最初，陣列的列數是根據如下的碼區段κ大小而 決定； 如果 40<Κ< 159，R=5 ; -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 543303 A7 ___B7 五、發明説明（18 ) 如果 160SKS200 或 48KKS 530，R= 1〇 ;或 對於所有其他K而言，R=20。 陣列的欄數目C是接著根據如下示的r和κ決定： 如果 481SKS 530，053 ;否則， 選取一質數P ’以致於（P+ 1 ) · K，然後 選取 C=min {p-1，p，p+w，以致於尺· 。 只要R和C是決定給一特定κ。碼區段的位元便會竹列寫入 RxC陣列。既然KS R · C，所比在陣列的底部有空的單元（亦 即，一或多個列、或一部不包括任何位元）。 在第二階段，每列的元件是根據特別定義給列的一列交 換序列而互換（亦即，混合）。列間交換是以一連串的步驟 執行。在第一步驟中，長度p的一基本序列c( i)可產生。對 於在第一階段決定的每個可能質p而言，具有如表1所示及 由W-CDMA標準的定義而與質數有關的〆原始根gG。基本 序列c( i)然後可從下式導出： c(i) = [go · c(i-l)] modulo(p)，其中 2, (ρ-l)，方程式 u) 其中 c( 0) = 1。 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 5433〇3 A7
五、發明説明（19 ) 表1 _索弓丨 p go 索引 P go 索引 p go 索引 P go 索引 p ----- go 0 7 3 11 47 5 22 101 2 33 157 5 44 223 3 1 ------ 11 2 12 53 2 23 103 5 34 163 2 45 227 2 2 13 2 13 59 2 24 107 2 35 167 5 46 229 6 3 17 3 14 61 2 25 109 6 36 173 2 47 233 3 4 19 2 15 67 2 26 113 3 37 179 2 48 239 7 5 23 5 16 71 2 27 127 3 38 181 2 49 241 --- 7 6 ----- 29 2 17 73 7 28 131 2 39 191 19 50 251 6 7 31 3 18 79 3 29 137 3 40 193 5 51 257 ------ 3 8 ---- 37 2 19 83 2 30 139 2 41 197 2 41 6 20 89 3 31 149 2 42 199 3 u〇 43 3 21 97 5 32 151 6 43 211 2 在第二階段的第二步驟，一連串R質數qj是被構成。此質 數序列的元件是被選取’以致於下列標準考滿足： g.c.d.{qj，p_l } = 1 ; 屮〉6 ;及 方程式（2)
Qj >qj-i ’ 其中g.c.d.是最大公約數，且g()== 1。 除了因素（p-1)的質數之外，質數序列屮本質是一連串增 量最小質數。在此質數序列qj的R元件是分別與陣列的尺列 有關。在序列qj的該等R元件的每一 R元件稍後可用來計算 相關列的列間交換序列，而且是在下面進一步詳細描述。 既然在質數序列屮的索引〇到R-1元件是分別與列〇到R-1有 關’且既然該等列是在列間互換之後與一列間交換序列Px 互換，所以在質數序列qj中的元件亦可使用相同列間交換序 列Ρχ互換。序列px是選取給來自四個可能序列PA、pB、 Pc、與PD的碼分段，且在下面進一步詳細描述。交換的質 本紙張尺度適用中ig家標準(CNS) A4規格(2ι()χ297公寶) 543303
數序列Pj是依下式決定：
Ppx〇) q」’其中 j—Ο，1，··· R-1. 方程式（3) 在第二階段的第三步驟中，每列的列間交換序列y D是 依下式決定： J 疋
Cj(i)=c([i - Pj] modulo (P-1))，其中卜〇, u · (ρ-2)，方程式(4) 其中Cj(p-l) = 〇，j是在列間交換之後的列索引，c(x)是列間 交換的基本序列，而且是在上述方程式（丨）計算，而且 是在第j列交換之後的第i輸出的輸入位元位置。如此，每列 的列間交換序列Cj( i)是根據基本序列c( χ)及在與該列有關 的交換質數序列中的質數Pj。每列的元件是被交換，以致於 交換列的第i單元位置是使用在原始列的第Cj(丨）單元位置中 儲存的元件一起儲存。 如上述，C可等於p-l、p、或p+1。因此，列間交換序 Cj(i)可依下式使用： 如果 C=P-1，使用 cj(〇-l，其中卜0, 1，2, .··（ρ·2); 否則，如果Op，使用Cj(i)，其中卜〇, U 2, ·（ρ_2)，且 cj( Ρ-1) = 〇 ;及 否則，如果C=p+ 1，使用Cj(i)，其中卜0，L .·.（卜、 且 Cj(p-1) = 0、Cj(p) = p、而且 如果R · C=K，那麼將CR1(p)與cR-1(〇)交換。 在第三階段，在陣列的R列是根據列間交換序列匕而互 換，其是從由W-CDMA標準定義的4個可能序列ρΑ、ρ Pc、和PD之中選取，其如下所示： PA={19, 9, 14, 4, 0, 2, 5, 7, 12, 18, 10, 8, 13, 17, 3, 1，16, 6, 15 ii} -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
543303 A7 B7 五、發明説明（21 ) PB={19, 9, 14, 1，0, 2, 5, 7, 12, 18, 16, 13, 17, 15, 3, 1，6, 11，8, 10} Pc={9, 8, 7, 6, 5, 4, 3, 2，1，0} PD={4, 3, 2, 1，0} 用於碼區段的特殊列間交換序列是根據下列選取： 如果 K屬於[201，480]、[531，2280]、[2481，3160]、或 [3211，5114]位元，卩八可選取。 如果 K 屬於[2281，2480]或[3161，3210]，PB 可選取。 如果K屬於[160, 200]或[481，530]，Pc可選取（亦即K=l〇)。 如果Κ屬於[40，155]，PD可選取（亦即，每當R=5時，可使用 Pd)。 列間交換可被執行，以致於在原始陣列的第j列可移到交換 陣列的PXj列位置。 在列間交換之後，位元可從上而下逐攔讀出（亦即，從列 0到R-1)。如上述，既然R · c，在陣列的一些單元不包 含有效資料，而且當讀出資料時，這些單元可跳過。 為了清楚，下面提供的一範例是有關上述交錯方法。在 此範例中，K= 379且結果是選取R=20。質數p然後是以p=19 決定，而且欄C的數值是以C= 19決定。對於此質數p而言， 相關的原始根g0=2。透過使用方程式（1}，基本序列c(i)能 以下式決定： c⑴={1，2, 4, 8, 16, 13, 7, 14, 9, 18, 17, 15, 11，3, 6, 12, 5, 10}。 質數序列q』·是從下式方程式組（2)決定： % = {1，7, 11，13, 17, 19, 23, 29, 31，37, 41，43, 47, 53, 59, 61，67, 71，73, 79}。 ___ -24- 本紙張尺度適用中國國豕標準(CNS) A4規格(210 X 297公爱) 543303 A7 B7 五、發明説明（22 對於κ=379而言，列間交換序列匕可選取。丄 列Pj是根據等式（PPAj=qj)而從質數序 人換的質數序 式： 產生’以提供下
Pj={17,61, 19,59, 13,23,71,29,43,7,41 79 53,37,1}. ，79, 每列的列間交換序列Cj(i)然後可根據 定。對於第一列（j，而言，列的是序列仙決 排交換序列c0(i)是依下式決定： 而且列間 co(0==:c(i · p〇 modulo (p-1)) =c(i · 17 modulo 18) 其他二;:’5交= 渴=解碼是—密料算程序。料每渦輪式編碼的碼區 又而&，傳輸的編碼位元可被接收及儲存到一暫時儲存單 =(例如，圖5的頻道解交錯器508)。編碼的位元然後（連續早) 攸暫時儲存單元取回及解碼。對於解碼的每個位元而言， APP儲存單^可被存取，以透過—先前解碼（如可能）而^回 產生給此位元的ΑΡΡ資料（亦即，Αρρ符號/附帶資訊）。產 生給每個解碼位元的ΑΡΡ資料是進一步儲存回到Αρρ儲存單 疋’以便由一隨後的解碼使用。當碼區段的位元解碼時， ΑΡΡ儲存單元如此可持續存取。有效率的記憶體管理對於有 效率的渦輪式解碼是必要的。 根據本發明的一觀點，ΑΡΡ儲存單元520是劃分成許多排 列’且使用這些排列實施。在一具體實施例中，排列是以 _____ -25- 本紙張尺度適财® @家標準(CNS) Μ規格(咖χ 297公复) 543303 A7 _____ _B7 五、發明説ΗίΤ^23 ) s 避免i^PP >料的雙緩衝器方式分配及操作。在—具體實施例 中每個排列可從其他排列分開及獨立存取。此可透過將 位址和資料組提供給每個排列而達成。 在一特殊具體實施例中，解碼器510的設計具有每時脈週 期將一資訊位元解碼的能力。若要避免在每個位元的處理 r馬期間必須等待APP資料的記憶體存取(亦即，寫而且 項），大致上，APP儲存單元的設計具有可儲存解碼目前位 元的APP >料，並且提供一將來解碼位元的八外資料。若要 避免存取競爭，儲存單元可被畫彳分，以致於寫與讀操作不 會在相同存取週期的相同排列上同時執行（雖然如果使用多 重記憶體，此是可能的）。在一具體實施例中，為了容易記 憶體劃分’排列要進_步設計，以致於多重位元的婚資料 可在單一存取週期上寫到多重排列，而且多重位元的App資 料可在另一（例如，選擇性）存取週期上從多重排取回。 在特別適於W-CDMA的特殊具體實施例中，雖然不同數 量的排列亦可使用，但是儲存單元是劃分成6個排列。排列 是標示為 BankOa、BankOb、Bankla、Banklb ' Bank2a、和 Bank2b。每個排列是指定R.c陣列的相對群攔與欄組，為 了要避免存取競爭。每個排列是用來儲存佔用位置的位元 APP資料，且這些位置是指定群的列與攔組的交集。如前 述，APP資料是以交錯順序寫到儲存單元52〇，且以第一構 成解碼器的交錯順序（亦稱為“交錯，，定址模式）而從儲存單 兀*取回。APP資料是以線性順序（亦稱為‘‘線性，，定址模式） 而寫到及從第二構成解碼器的儲存單元取回。若要確保兩 -26 - 543303 A7 B7
五、發明説明（24 不同排列於線性定址模式的兩相鄰位址存取，言亥f排列可 配置,指$ ’以致於-組排列是指定給偶數欄(例如，鱼: 有於最低效位元(LSB)為。的位址有關），而且另 ::: 指定奇數欄（例如，與具有於LSBJU的位址有關））。= 奇數/偶數指定方法’連續位址（具“ 〇 ”和“ i，，的l = 不同組排列有關。 兩 對於又錯的定址模式而言，另一排列指定方法可〒广 如前述，透過W_CDMA標準定義的碼交錯認為是從障 列逐欄讀取位元。當相鄰位址在交錯定址模式期間存取 时’ ^會造成陣列的不同列存取。若要確定兩不同排列於 交錯定址模式存取兩相鄰位址，胃等列可配置成三個或多 個鲆二以致於交錯定址模式的“相鄰，，列可指定給不同群。 *在又錯疋址模式逐攔寫入/讀取時，相鄰列是可存 續列。 、此分配的列可透過先決定在R· c陣歹中每列的相鄰列而 達成。對於用於上述列間交錯的Ρα、Ρβ、和Pc序列而言， 既然當在交錯定址模式期間逐欄讀取/寫入時，相鄰列可存 取’所以在這三個序列（對應列編號）的相鄰登錄是指定給 不同群。而且，既麸R · Γ，成，、，土η ,丄 …、-Κ C 所以朝向陣列底部的一些列 會是空的；在此情況，力允&说丨 丨月况在工白列之後的下一列可被存取。 對於透過W-CDMA標準支援的所有可能R、cm合而 § ’當使用PA序列時，一般可決定列17能被部分跳過；且 田PA序列使用日寸’列18和19可完全跳過；當Pb序列使用 時’列18和19可跳過；且當Pc使用時，列9可跳過。
裝 訂
線
543303 A7 B7 五、發明説明（25 ) 表2係列出遵循將列分配的“排除，，規定，所以存取競爭能 在交錯定址模式避免。第一及第三攔是列出列編號（在表2 的循序順序）。對於在第一及第三攔的每列而言，應該從包 括此列的群中排除的列是分別在第二及第四欄列出。例 如，列1、2、4、8、和9應該從包括列0的群中排除；列0、 2、3、6、和16應該從包括列1的群中排除，等。 表2 列 排除 列 排除 0 1， 2, 4, 8, 9 10 8, 9, 12, 18, 19 1 0, 2, 3, 6, 16 11 6, 8, 9, 15, 19 2 〇, 1, 3, 5 12 7, 10, 16, 18 3 1， 2, 4, 13, 15, 17 13 3, 8, 16, 17 4 〇, 3, 5, 14 14 4, 9 5 __ 2, 4, 6, 7 15 3, 6, 11, 17 6 1，5, 7, 11，15, 16 16 1，6, 12, 13, 18 7 5, 6, 8, 12 17 3, 13, 15 8 0, 7, 9, 10, 11，13 18 10, 12, 16 9 〇, 8, 10, 11，14, 19 19 9, 10, 11 表3是列出可能的列分配，以致於表2列出的排除規則可 被銳察。其他分配亦可能’且是在本發明的範圍内。 表3 群 成貝列 0 0, 3, 7, 10, 11，14, 16 1 2, 4, 6, 8, 17, 18, 19 2 1， 5, 9, 12, 13, 15 圖6是根據表3所示的列分配而顯示在六個排列的r · c陣 列中的列與欄指定圖。在此特殊配置方法中，在表3的群 〇、1、和2中的列是分別指定給BankOv、Banklv、和 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543303 A7 B7 五、發明説明（26 )
Bank2v，其中v是a或b。如上述，Bankua和Bankub是分別 指定給偶數與奇數攔’其中u是〇、1、或2。對於每個排列 而言，每個指定列如此包括C/ 2個元件。 在線性定址模式中，來自相同的或不同群的兩排列可同 日才存取（亦即，Bankuia和 Bankuib、或 Bankuia和 Banki^b 可 存取，其中Ujau2的每是個來自任何群）。而且，在交錯定 址模式中’來自不同群的兩排列可同時存取（亦即，
Banku1a*Banku2a、或8&111：110和63111〇1213可存取）。 在一具體實施例中，Bank〇a、Bankla、和Bank2a是用於 偶數列的偶數攔、及奇數列的奇數攔。而且，Bank〇b、 Banklb、和Bank2b是用於偶數列的奇數欄、及奇數列的偶 數襴。當欄的數量是奇數時，此指定方法可用來避免以線 性疋址模式存取相同排列。例如，如果有5個攔，想要同時 取得欄4列1、及攔〇列2的資料。兩者是位於Bankua，提供 的列1和列2是一起組群。上述指定方法可避免存取競爭。 當pa、PB、或Pc序列用於列間交換時，表3列出的列分配 可於父錯疋址模式避免存取競爭。對於序列而言，表4是 連續列出5列的排除，且表5是列出。列的可能分配。
543303 27 五、發明説明（ 表5 的排陝親則。〇、、員不的刀配疋逯反如表4所示的Pd的列〇和3 免在I卜：此’不同於表3顯示的列分配可產生’以避 取競;。日2^” I對所有4個序列PA、Ρβ、Pc、和Pd的存 配:更可使用，而：Ϊ:Α、p:或p:選取時，在表3顯示的列分 用。 母田Pd選取時，在表5顯示的列分配可使 52Γ的是用Λ定義一緩衝器架構(例如，用於app儲存單 52〇广-處理的具體實施例流程圖，用以儲存一渴輪 解碼為的中間結果（例如， σ 援的定址模式是步驟712確識。對 資料可經由一交錯定址模式及一線而^紹^ 構成解碼是提供對應一資料 ^ 母 交錯定址模式，符號是4在 交#Mfr罟μ六心 1 即，寫到及取回從） 曰 存取。而且，在線性定址模式方面，a 在封包的線性位置上存取。 〜 -=二=群是被定義’其一每群係包括 封勺二1 便㈣輪式編碼❹來交錯資 封包的資餘元。㈣収為了“❹ 曰貝 址模式期間存取的兩連續位址是二兩群:乂 、列而言，三個群是被定義，且每群包括陣列的 元 式 個 在 的 是 料 致 對 相 30- 本紙張尺度適家標準2m 543303 A7 B7 五、發明説明（28 ) 對整個列。該等群是根據由與渦輪式編碼有關的碼交錯方 法所定義的可能列間交換序列而定義。 在步驟716，攔的乂組是被定義，其中Nc^2。每組係包括 —或多個R · C陣列的攔。該等攔的選取是為了包括在每 、、且，以致於在線性定址模式期間存取的兩連續位址是來自 兩組。對於上述範例而言，兩組是被定義，且第一組包括 偶數編號欄，且第二組包括奇數編號欄。 緩衝器然後是在步驟718劃分成Nr· Nc排列。每個排列缺 2是在步驟720指定給列群與欄組的Nr· Nc共同組合的相; 同組合。對於上述範例而言，六個排収被定義，且 如則述疋私疋給二群列與兩組欄的六個共同組合。 圖8是一緩衝器架構8〇〇的具體實施例方塊圖，該緩衝器 架構800可用來實施App儲存單元。緩衝器架構8〇〇包括：1 記憶體單元820，用以實施App儲存單元；一位址產生器 822 ’用以在每個存取存取產生必要的位址,· &一多工器 824，用以從排列選取輸出的資料。 在圖8顯示的具體實施例中，記憶體單元820是劃分成六 個排列，其每個排列是指定給記憶體單元的一相對部分。 在-具體實施例令，每個排列可接收一組位址線，以允許 排列可個別及獨立存取。雜主7館 仔取雖為了間化而未在圖8顯示，每個 排列是典型提供一相對‘‘片段遊媒 仰訂月^又選擇線，以允許排列可個別 選取。 右要在每個書週期上將兩符號寫到兩排列，每個排列的 建構要能在兩組資料線上接收兩符號，選取該等符號之一 __ -31 - 本紙張尺度心中_雜準(CNS) A4g(2lGX297公爱5~-- 543303 A7 ______B7 7、發明説明（29 ) 符號（例如，經由未在圖8顯示的多工器），而且，如果由位 址產生器822傳導，將選取的符號儲存到透過排列的位址線 所表示的位置。位址產生器822可提供儲存兩符號的兩個位 址’而且這些位址是經由他們的位址線而提供給兩排列。 若要在每個讀週期上從兩排列取回兩符號，一多工器824 可從所有六個排列接收輸出符號；選取由來自位址產生器 822的一控制信號所傳導的兩接收符號；及提供選擇取的符 號。雖然未在圖8顯示，但是多工器824可使用2個6x1多工 器實施，且每個6x1多工器的操作可該等輸出符號之一輸出 符號。再者，位址產生器822可提供所取回兩符號的兩個位 址，而且ϋ些位址是經由他們的位址線而提供給兩排列。 為了清楚’使用多重排列的ΑΡΡ儲存單元實施已於w_ CDMA私準所足義的一特殊碼交錯方法描述。每個標 準是定義不同於其他CDMA標準的一碼交錯方法，包括w_ CDMA標準。例如，cdma2〇〇(m準係定義一交錯方法，藉 使該等列可根據一位元顛倒規則而交換，例如，列\ (“00001”）是與列 16 (“_〇”）交換，列3 (“〇〇〇11，，）是盥列 24 交換等。對於這些不同竭交錯方法而言，與排 列有關的列排列有關可不同於上述有關W-Cdma標準所定 義的交錯方法。 而且’為了清楚’本發明的各種不同觀點已於w_cdma 系統的下行鏈路渦輪式碼明確指述。這些技術亦可用於豕 CDMA系統的上行鏈㈣輪式碼（特別是，既然他們是透過 W-CDMA標準而指定給相同的東西）。 -32-
543303 A7
發明説明 APP儲存單元能以少於六個排列而實施，其是因渦輪式交 錯裔而定。如前述，受到限制的是某些列不能在相同群， 而且一特殊列會導致使用6個排列。這些限制是起源於“區 塊父錯裔架構、及R · C陣列的最底部三個列是部分空 的。如果R可選取，以致於只有最底部列是部分空的，那麼 〜些排除限制會消失，而且APP儲存能只使用4個排列實 知。APP儲存單元亦可使用超過6個排列實施。例如，儲存 單疋可使用陣列每列的一排列、或一或多個列的每群的一 排列實施。通常，更多排列對於更多符號的同時存取（亦 即，寫及讀）是允許的。然而，硬體複雜度典型會隨著排列 酷量的增加而提高。更多資料與位址線與多工可能需要， 以支援更多排列的同時存取。 使用多重排列的ΑΡΡ儲存單元實施可提供許多優點。首 先，既然多重位元的ΑΡΡ資料可在每個時脈週期上儲存/取 回，所以更快的解碼時間可達成。ΑΡΡ儲存的存取如此對於 渦輪式解碼不是瓶頸。其次，較慢的記憶體設計及/或處理 可用來貫施ΑΡΡ儲存單元。當一較快記憶體設計沒有平行存 取能力，多重排列設計與平行存取能力的組合允許一較慢 記憶體能提供相同的輸貫量。 ΑΡΡ儲存單元可使用各種不同記憶體架構實施。例如，儲 存單元的每個排列可使用一或多個記憶體單元、與多重連 接埠記憶體單元、包含劃分成許多記憶體排列的一記憶體 單元、或與其他架構實施。儲存單元亦可使用各種不同記 憶體技術實施’例如，隨意存取記憶體（RAm)、動態隨機 -33- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 543303 A7
儲存單元的各種不同 存取記憶體（DRAM)、快閃記憶體等 架構與實施是在本發明的範圍内。 :址產生可使用軟體、硬體、或其組合實施。對於一硬 體貫施而言，位址產生可推用Μ 座生裔可使用（1)當作一分開單元實施； (2)在-控制器或儲存單元中整合；⑺在_ a训中實施， $亦包括其他處理元件、或經由一些其他設計。位址產生 态係包括用來儲存描述排列資訊的一資料架構。該資料架 構可進一步儲存用來管理排列操作的資訊·· 前面描述的較佳具體實施例允許在技藝中熟諳此技者製 造或使用本發明。這些具體實施例的各種不同修改對於在 技藝中熟諳此技者是顯然的，而且在此定義的一般原理可 運用不使用創作設施的其他具體實施例。因此，本發明並 未局限於在此顯示的具體實施例，而是符合在此揭示的原 理與新特徵。 -34-

Claims (1)

  1. L 一種用以儲存一说认丄、 其係包含： ~兩式解碼器中間結果之緩衝器架構， 複數個排列，其建 中每個排列是與二度 7等中間結果的符號，其 有關，且該二度空間；或多個列的複數個群 包括在每群中而且其中該等列的選擇是為了 每個存取：而：：:：或多個符號可於緩衝器架構的 ,“ 兩或多個排列同時存取。 裝 是配』：Γ犯圍第1項之緩衝器架構，其中複數個排列 危而 第一而且其中該第一組排列是盥在 陣：的偶數編號攔有關，而且其中該第二組排 疋…在一度空間陣列的奇數編號棚有關。 3·如申請專利範圍第1 &堂 、緩衝裔架構，該等複數個排列 的建構疋以一交錯順序儲存符號。 4 4. :二=?:第1項之緩衝器架構’該等複數個排列 址模式=週期經由—交錯定址模式、或-線性定 5. 如申請專利範圍第4項之緩衝器架構，其中該交錯定址 模式係對應在封包中交錯位置上的符號存取，而且 該線性定址模式係對應在封包中線性位置的符號存取。 6. 如:凊專利範圍第4項之緩衝器架構，其中該等列的選 :是為了包括在每群中’以致於在該交錯定址模式期間 存取的兩或多個連續位址是來自兩或多個群。 7·如申請專利範圍第旧之緩衝器架構，其中該等符號3 本紙張尺度適财® S家標準(CNS) A4規格(210X&公董） 、申請專利範園 =渴輪式編⑯H的—第—構成㈣ 順序而在複數個排列之間提供及取回。間，以交錯 8.如申睛專利範圍第！項之緩衝器 在^輪式編碼器的1二構成碼的解巧=等符號是 順序而在複數個排列之間提供及取回。^間’以交錯 9·如申請專利範圍第j項之緩衝器，… 在該洞輪式編碼器的_第_構成碼碼3等符號是 :?=複數個排列之間提供及取回，而 、 在硬數個排列之間提供及取回。 10·如申請專利範圍第1項之緩衝琴芊構，1 φ兮榮 排列的读错π — 衷衝裔木構，其中該等複數個 號。冑可於母個存取週期儲存或提供兩或多個符 個 在 丨1·二=範圍第1項之緩衝器架構，其中該等複數 呆 以致於只有寫或讀的一類型存取操作可 任何特殊存取週期上執行。 根 多 泛：申請專利範圍第旧之緩衝器架構，其中該等列是 用於與。亥’咼輪式編碼器有關的一碼交錯方法的一或 個可能列間交換序列的至少部分而分群。 排 13· =申請專利範圍第旧之緩衝器架構，其包括至少斗個 包 如申α月專利範圍第1項之緩衝器架構，其包括6個排列 15· $申請專利範圍第1項之緩衝器架構，其係進一步 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 543303 、申請專利範圍 槿可^。己憶體，其操作制肖合到複數個排列，且复建存透過該渦輪式解碼器解㈣複數個資訊位^ 刖驗可能性（APP)資料。 的 16·!Τ^專利範圍第15項之緩衝器架構，其中該APP資料 的資訊位元的記錄m率（LLRS)形成，而 疋對應該等資訊位元的附帶資訊。17·:申請專利範圍第1項之緩衝器架構，其係進一步 含 包 位址產生i§，其係耦合到複數個排列，且其操作 提供用以存取複數個排列的位址。 、 18·Γη1”利範圍第1項之緩衝器架構，其建構是根據W CDMA標準所定義的渦輪式 將符號健存。 大〜的-編碼父錯方法 19· 一種渦輪式解碼器，其係包含： 一構成的解碼器，其建構係根據一特殊構成碼而接 及解碼該等編碼位元；及 :-緩衝器’其係輕合到該構成的解碼器，且盆建構 儲存表示該渴輪式解碼器令間結果的符號，其;該緩 器係包括複數個排列，其中每個排列是與二度空間陣 的一或多個列的複數個群有關’且該二度空間陣列是 來交錯-對應渦輪式編碼器的封包資訊位元，其中該 列的選取是為了包括在每群中，以致於兩或多個符號 於緩衝器的每個存取週期而從兩或多個排列同時存取。 20.如申睛專利範圍第19項之渴輪式解碼器，其中該等複數 是 而 收 可 列 用 等 可 -37- 本紙張尺度適用中國s家標準(CNsi) A4_21G X 297公41 543303 申請專利範園 個排列是建播出赞 是與-产处冓成第一及第二組，而且其中該第一組排列 ^ X空間陣列的偶數邊號的欄有關，而且其中該第 ’排列疋與二度空間陣列的奇數編號的攔有關。 八.明專利範圍第19項之渦輪式解碼器，其係進一步包 成憶體單元，其操作罐到該緩衝器與該構 满的…^而且其建構可儲存由該構成的解碼器所解 、稷個負汛位元的一前驗可能性（app)資料。 緩 2 2 ·衝^ ^疋義用來儲存一渦輪式解碼器的中間結果的 态木構之方法，該方法係包含： 複 錯 包 4別由.亥緩衝器架構支援的複數個定址模式，其 數個支板的疋址模式係包括—交錯定址模式及一線性 址模式，其中衫錯；t址模式係對應在—解 T置上的符號存取，及其中該線性定二 線性位置上的符號存取； f對應封 定義列的兩或多個(Nr)群，其中每群係包括二戶* 的 存 陣列的-或多個列’該二度空間陣列可用來交錯：2 應渦輪式編碼器封包中的資訊位元， 曰 選取是為了包括在每群，以致於在交鈣二該等列 取的兩或多個連續位址是來自兩或多人群a;疋址褀式期間 定義欄的兩或多個(Nc)組，其令每組係包 陣列的一或多個攔，而且其中該等攔的選取是：；：: 個 在每組中，以致於在線性定址模式期間存取的兩二括 連續位址是來自兩或多個組； x或夕 -38-本纸張尺度適用中國國家擦準(CNS) A4規格(210X297公 8 8 8 8 ABCD 543303 六、申請專利範圍 將該緩衝器架構劃分成複數個（Nr · Nc)排列；及 將列群與欄組的Nr · Nc共同組合的每一者指定給該等 複數個排列的相對一者。 23.如申請專利範圍第22項之方法，其中該等列是根據用於 與該渦輪式編碼器有關的一碼交錯方法的一或多個可能 列間交換序列上的至少部分而分群。 -- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091109780A 2001-05-11 2002-05-10 Buffer architecture for a turbo decoder TW543303B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/854,278 US6392572B1 (en) 2001-05-11 2001-05-11 Buffer architecture for a turbo decoder

Publications (1)

Publication Number Publication Date
TW543303B true TW543303B (en) 2003-07-21

Family

ID=25318231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091109780A TW543303B (en) 2001-05-11 2002-05-10 Buffer architecture for a turbo decoder

Country Status (8)

Country Link
US (1) US6392572B1 (zh)
EP (1) EP1388213A1 (zh)
JP (1) JP3996514B2 (zh)
KR (1) KR100963718B1 (zh)
CN (2) CN101394189B (zh)
BR (1) BR0209559A (zh)
TW (1) TW543303B (zh)
WO (1) WO2002093755A1 (zh)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100391122C (zh) 1999-07-08 2008-05-28 三星电子株式会社 移动通信系统中用于控制速率匹配的去复用器和复用器的设备和方法
US6734962B2 (en) * 2000-10-13 2004-05-11 Chemimage Corporation Near infrared chemical imaging microscope
EP1254544B1 (en) * 1999-12-03 2015-04-29 Broadcom Corporation Embedded training sequences for carrier acquisition and tracking
JP2001352254A (ja) * 2000-06-08 2001-12-21 Sony Corp 復号装置及び復号方法
EP2293452B1 (en) * 2000-07-05 2012-06-06 LG ELectronics INC. Method of puncturing a turbo coded data block
US7178089B1 (en) * 2000-08-23 2007-02-13 Telefonaktiebolaget Lm Ericsson (Publ) Two stage date packet processing scheme
US6604220B1 (en) * 2000-09-28 2003-08-05 Western Digital Technologies, Inc. Disk drive comprising a multiple-input sequence detector selectively biased by bits of a decoded ECC codedword
US7187708B1 (en) * 2000-10-03 2007-03-06 Qualcomm Inc. Data buffer structure for physical and transport channels in a CDMA system
KR100628201B1 (ko) * 2000-10-16 2006-09-26 엘지전자 주식회사 터보 디코딩 방법
US6662331B1 (en) * 2000-10-27 2003-12-09 Qualcomm Inc. Space-efficient turbo decoder
US6987543B1 (en) * 2000-11-30 2006-01-17 Lsi Logic Corporation System to efficiently transmit two HDTV channels over satellite using turbo coded 8PSK modulation for DSS compliant receivers
US7333419B2 (en) * 2000-11-30 2008-02-19 Sasken Communication Technologies, Inc. Method to improve performance and reduce complexity of turbo decoder
JP3920220B2 (ja) * 2001-01-31 2007-05-30 三菱電機株式会社 通信装置
WO2002079758A1 (en) * 2001-03-29 2002-10-10 Circadiant Systems, Inc. Error function analysis of optical components with uncertainty ranges
US6973611B2 (en) * 2001-04-17 2005-12-06 Texas Instruments Incorporated Interleaved coder and method
US6392572B1 (en) * 2001-05-11 2002-05-21 Qualcomm Incorporated Buffer architecture for a turbo decoder
US7085969B2 (en) * 2001-08-27 2006-08-01 Industrial Technology Research Institute Encoding and decoding apparatus and method
US6961921B2 (en) 2001-09-06 2005-11-01 Interdigital Technology Corporation Pipeline architecture for maximum a posteriori (MAP) decoders
US6701482B2 (en) * 2001-09-20 2004-03-02 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
US7586993B2 (en) * 2001-12-06 2009-09-08 Texas Instruments Incorporated Interleaver memory selectably receiving PN or counter chain read address
KR100762612B1 (ko) * 2001-12-07 2007-10-01 삼성전자주식회사 터보 복호화 장치에서 인터리버와 디인터리버간 메모리공유 장치 및 방법
JP2003203435A (ja) * 2002-01-09 2003-07-18 Fujitsu Ltd データ再生装置
US6981203B2 (en) * 2002-04-29 2005-12-27 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for random shuffled turbo multiuser detector
US7092464B2 (en) * 2002-01-23 2006-08-15 Bae Systems Information And Electronic Systems Integration Inc. Multiuser detection with targeted error correction coding
TWI366412B (en) 2002-05-01 2012-06-11 Interdigital Tech Corp Method for receiving and transferring service data, base station for transferring service data and wireless transmit/receive unit for receiving service data
EP2621238A1 (en) * 2002-05-01 2013-07-31 InterDigital Technology Corporation Point to multi-point services using shared channels in wireless communication systems
US6788240B2 (en) * 2002-05-15 2004-09-07 Justin Reyneri Single-chip massively parallel analog-to-digital conversion
US7111226B1 (en) * 2002-05-31 2006-09-19 Broadcom Corporation Communication decoder employing single trellis to support multiple code rates and/or multiple modulations
US7209527B2 (en) * 2002-07-08 2007-04-24 Agere Systems Inc. Turbo decoder employing max and max* map decoding
US7433429B2 (en) * 2002-07-19 2008-10-07 Intel Corporation De-interleaver method and system
US7091889B2 (en) 2002-09-09 2006-08-15 Telefonaktiebolaget Lm Ericsson (Publ) Speed and memory optimized interleaving
JP2006500850A (ja) * 2002-09-25 2006-01-05 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ データを再帰的に計算するための回路
US6907010B2 (en) * 2002-10-11 2005-06-14 Interdigital Technology Corporation Dynamic radio link adaptation for interference in cellular systems
CN1723631B (zh) * 2003-01-07 2015-06-03 三星电子株式会社 控制混合自动重复请求移动通信系统中的输出缓冲器的设备和方法
US7139862B2 (en) * 2003-02-24 2006-11-21 Nokia Corporation Interleaving method and apparatus with parallel access in linear and interleaved order
US7352723B2 (en) * 2003-04-25 2008-04-01 Lucent Technologies Inc. Method of forming a coded composite transport channel for downlink transmissions
US7269783B2 (en) * 2003-04-30 2007-09-11 Lucent Technologies Inc. Method and apparatus for dedicated hardware and software split implementation of rate matching and de-matching
US7613985B2 (en) * 2003-10-24 2009-11-03 Ikanos Communications, Inc. Hierarchical trellis coded modulation
US20050180332A1 (en) * 2004-02-13 2005-08-18 Broadcom Corporation Low latency interleaving and deinterleaving
US9001921B1 (en) * 2004-02-18 2015-04-07 Marvell International Ltd. Circuits, architectures, methods, algorithms, software, and systems for improving the reliability of data communications having time-dependent fluctuations
US7702968B2 (en) * 2004-02-27 2010-04-20 Qualcomm Incorporated Efficient multi-symbol deinterleaver
US7386766B2 (en) * 2004-03-05 2008-06-10 Thomson Licensing Address generation apparatus for turbo interleaver and deinterleaver in W-CDMA systems
JP4765260B2 (ja) * 2004-03-31 2011-09-07 日本電気株式会社 データ処理装置およびその処理方法ならびにプログラムおよび携帯電話装置
US7640462B2 (en) * 2004-04-09 2009-12-29 Agere Systems Inc. Interleaver and de-interleaver
KR20070029744A (ko) 2004-05-18 2007-03-14 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 터보 디코더 입력 재배치
US20080317142A1 (en) * 2005-07-29 2008-12-25 Qualcomm Incorporated System and method for frequency diversity
US8391410B2 (en) * 2004-07-29 2013-03-05 Qualcomm Incorporated Methods and apparatus for configuring a pilot symbol in a wireless communication system
US9246728B2 (en) 2004-07-29 2016-01-26 Qualcomm Incorporated System and method for frequency diversity
US20070081484A1 (en) * 2004-07-29 2007-04-12 Wang Michael M Methods and apparatus for transmitting a frame structure in a wireless communication system
RU2375822C2 (ru) * 2004-07-29 2009-12-10 Квэлкомм Инкорпорейтед Система и способ для разнесения во времени
CA2869452C (en) 2004-10-12 2016-01-19 Tq Delta, Llc Resource sharing in a telecommunications environment
EP1850486A4 (en) * 2005-02-03 2008-05-07 Matsushita Electric Ind Co Ltd PARALLEL INTERLACER, PARALLEL DISINTERLACER AND INTERLACING METHOD
CA2604939A1 (en) * 2005-04-15 2006-10-26 Trellisware Technologies, Inc. Clash-free irregular-repeat-accumulate code
US9391751B2 (en) * 2005-07-29 2016-07-12 Qualcomm Incorporated System and method for frequency diversity
US9042212B2 (en) * 2005-07-29 2015-05-26 Qualcomm Incorporated Method and apparatus for communicating network identifiers in a communication system
US7793190B1 (en) 2005-08-10 2010-09-07 Trellisware Technologies, Inc. Reduced clash GRA interleavers
EP2280506A3 (en) * 2006-01-23 2015-03-11 Motorola Mobility LLC Apparatus and methods for handling a message difference prior to decoding based on apriori knowledge of modified codeword transmission
EP1811674A1 (en) * 2006-01-23 2007-07-25 Motorola, Inc. Apparatus and methods for jointly decoding messages based on apriori knowledge of modified codeword transmission
US8271848B2 (en) * 2006-04-06 2012-09-18 Alcatel Lucent Method of decoding code blocks and system for concatenating code blocks
EP3301871B8 (en) 2006-04-12 2021-07-07 TQ Delta, LLC Method, apparatus and system for packet retransmission
AU2006204634B2 (en) * 2006-08-31 2009-10-29 Canon Kabushiki Kaisha Runlength encoding of leading ones and zeros
US7783936B1 (en) 2006-09-28 2010-08-24 L-3 Communications, Corp. Memory arbitration technique for turbo decoding
US7831894B2 (en) * 2006-10-10 2010-11-09 Broadcom Corporation Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves
US7827473B2 (en) * 2006-10-10 2010-11-02 Broadcom Corporation Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors
US8065587B2 (en) * 2006-10-10 2011-11-22 Broadcom Corporation Reduced complexity ARP (almost regular permutation) interleaves providing flexible granularity and parallelism adaptable to any possible turbo code block size
US7882416B2 (en) * 2006-10-10 2011-02-01 Broadcom Corporation General and algebraic-constructed contention-free memory mapping for parallel turbo decoding with algebraic interleave ARP (almost regular permutation) of all possible sizes
US8583983B2 (en) 2006-11-01 2013-11-12 Qualcomm Incorporated Turbo interleaver for high data rates
JP4728203B2 (ja) * 2006-11-06 2011-07-20 富士通セミコンダクター株式会社 半導体回路のレイアウト方法、プログラム、設計支援システム
JP2008135813A (ja) * 2006-11-27 2008-06-12 Fujitsu Ltd ターボ復号器及びターボ復号方法
EP1942578A1 (en) * 2006-11-29 2008-07-09 Broadcom Corporation Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves
US20080133997A1 (en) * 2006-12-01 2008-06-05 Broadcom Corporation, A California Corporation Turbo decoder employing ARP (almost regular permutation) interleave and inverse thereof as de-interleave
US9686044B2 (en) * 2007-03-27 2017-06-20 Qualcomm Incorporated Rate matching with multiple code block sizes
US20080316995A1 (en) * 2007-06-20 2008-12-25 Motorola, Inc. Broadcast channel signal and apparatus for managing the transmission and receipt of broadcast channel information
US8189581B2 (en) 2007-06-20 2012-05-29 Motorola Mobility, Inc. Method, signal and apparatus for managing the transmission and receipt of broadcast channel information
US9292436B2 (en) * 2007-06-25 2016-03-22 Sonics, Inc. Various methods and apparatus to support transactions whose data address sequence within that transaction crosses an interleaved channel address boundary
US7899051B2 (en) 2007-12-31 2011-03-01 Motorola Mobility, Inc. Broadcast channel signal, apparatus and method for transmitting and decoding broadcast channel information
US8572332B2 (en) * 2008-03-28 2013-10-29 Qualcomm Incorporated De-interleaving mechanism involving a multi-banked LLR buffer
US8458536B2 (en) 2008-07-17 2013-06-04 Marvell World Trade Ltd. Data recovery in solid state memory devices
US7839310B2 (en) * 2009-02-19 2010-11-23 Nokia Corporation Extended turbo interleavers for parallel turbo decoding
CN102414991B (zh) * 2009-04-24 2014-11-05 诺基亚公司 用于解码器的数据重排
US8811452B2 (en) * 2009-12-08 2014-08-19 Samsung Electronics Co., Ltd. Method and apparatus for parallel processing turbo decoder
US20120030544A1 (en) * 2010-07-27 2012-02-02 Fisher-Jeffes Timothy Perrin Accessing Memory for Data Decoding
US8719658B2 (en) 2010-09-09 2014-05-06 Qualcomm Incorporated Accessing memory during parallel turbo decoding
US9015551B2 (en) * 2012-04-19 2015-04-21 Mediatek Inc. Decoding apparatus with de-interleaving efforts distributed to different decoding phases and related decoding method thereof
US9256531B2 (en) 2012-06-19 2016-02-09 Samsung Electronics Co., Ltd. Memory system and SoC including linear addresss remapping logic
US9128888B2 (en) * 2012-08-30 2015-09-08 Intel Deutschland Gmbh Method and apparatus for turbo decoder memory collision resolution
CN103812510A (zh) * 2012-11-15 2014-05-21 中兴通讯股份有限公司 译码方法及装置
US9124403B2 (en) * 2013-04-30 2015-09-01 Qualcomm Incorporated Puncturing scheme based decoder optimizations
US9413665B2 (en) * 2014-08-20 2016-08-09 Netronome Systems, Inc. CPP bus transaction value having a PAM/LAM selection code field
KR101558172B1 (ko) * 2014-10-14 2015-10-08 숭실대학교산학협력단 오류 분산을 위한 인터리빙 방법 및 장치, 이를 수행하기 위한 기록매체
US9824058B2 (en) * 2014-11-14 2017-11-21 Cavium, Inc. Bypass FIFO for multiple virtual channels
US9467252B2 (en) 2014-11-26 2016-10-11 Freescale Semiconductor, Inc. Turbo decoders with extrinsic addressing and associated methods
CN106788466A (zh) * 2016-12-13 2017-05-31 中国电子科技集团公司第二十研究所 用于小型化通信系统的Turbo码编译码芯片
CN109495207B (zh) * 2017-09-11 2021-08-10 上海诺基亚贝尔股份有限公司 用于在无线通信系统中交织数据的方法和设备
CN116318552B (zh) * 2023-03-15 2023-09-22 归芯科技(深圳)有限公司 Turbo码的交织或解交织方法及其器件、通信芯片和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ZA947317B (en) * 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US6381728B1 (en) * 1998-08-14 2002-04-30 Qualcomm Incorporated Partitioned interleaver memory for map decoder
US6223319B1 (en) * 1998-08-20 2001-04-24 General Electric Company Turbo code decoder with controlled probability estimate feedback
JP3746426B2 (ja) * 1999-02-26 2006-02-15 富士通株式会社 ターボ復号装置
CN1124691C (zh) * 1999-09-13 2003-10-15 华为技术有限公司 一种串/并行级联卷积码译码器及其译码实现方法
CN1133276C (zh) * 1999-11-12 2003-12-31 深圳市中兴通讯股份有限公司 一种高速并行级联码的译码方法及译码器
US6307901B1 (en) * 2000-04-24 2001-10-23 Motorola, Inc. Turbo decoder with decision feedback equalization
US6392572B1 (en) * 2001-05-11 2002-05-21 Qualcomm Incorporated Buffer architecture for a turbo decoder

Also Published As

Publication number Publication date
KR20040034607A (ko) 2004-04-28
CN101394189A (zh) 2009-03-25
JP2004531138A (ja) 2004-10-07
EP1388213A1 (en) 2004-02-11
US6392572B1 (en) 2002-05-21
KR100963718B1 (ko) 2010-06-14
WO2002093755A1 (en) 2002-11-21
CN100426680C (zh) 2008-10-15
JP3996514B2 (ja) 2007-10-24
BR0209559A (pt) 2004-06-15
CN101394189B (zh) 2012-10-10
CN1529943A (zh) 2004-09-15

Similar Documents

Publication Publication Date Title
TW543303B (en) Buffer architecture for a turbo decoder
KR100898467B1 (ko) 데이터를 병렬로 인코딩하기 위한 방법 및 장치
JP4955150B2 (ja) 高並列ｍａｐ復号器
US6845482B2 (en) Interleaver for turbo decoder
US8407561B2 (en) Formulaic flexible collision-free memory accessing for parallel turbo decoding with quadratic polynomial permutation (QPP) interleave
ES2474215T3 (es) Procedimiento y aparato para codificar bits de datos en paralelo
EP2323265B1 (en) Efficient multi-symbol deinterleaver
EP1786109A1 (en) Block encoding and decoding method and apparatus, with controllable decoding latency
US20090274248A1 (en) Method and apparatus for contention-free interleaving using a single memory
US20110055663A1 (en) Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves
MXPA01007021A (es) Intercalacion de bloque para la turbocodificacion.
TWI422166B (zh) Turbo解碼器裝置及解碼turbo編碼信號的方法
US10270473B2 (en) Turbo decoders with stored column indexes for interleaver address generation and out-of-bounds detection and associated methods
US7882416B2 (en) General and algebraic-constructed contention-free memory mapping for parallel turbo decoding with algebraic interleave ARP (almost regular permutation) of all possible sizes
KR20010059446A (ko) 매직 매트릭스를 이용한 인터리빙 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees