TW542978B - System and method for IP-based LSI design - Google Patents
System and method for IP-based LSI design Download PDFInfo
- Publication number
- TW542978B TW542978B TW089123668A TW89123668A TW542978B TW 542978 B TW542978 B TW 542978B TW 089123668 A TW089123668 A TW 089123668A TW 89123668 A TW89123668 A TW 89123668A TW 542978 B TW542978 B TW 542978B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- design
- intellectual property
- database
- scope
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
542978 五、發明說明(1) 【發明所屬技術領域】 本發明係屬於有關於所謂利用智財資料之大型積體電 路設計之技術。 【習知技術】 自以往,一直藉著在半導體晶元上形成例如記憶體、 處理器等各種類之個別之LS I後,將各晶元組裝於印刷電 路板等主基板上之方式’以製造電子機器内之積體電路 置。 、义
可是’近年來,為圖謀電子機器之利用更廣,對於所 使用之積體電路裝置,小型化、輕量化、省電化以及低價 格化之要求高漲。於是,響應該要求,半導體廠商不得不 令其研究開發之重心自記憶體移向系統LS I。 具體而言,這種系統LSI藉著在單一晶元上設置記憶 體或各種邏輯電路之所謂的系統晶元化實現。而,為了系 統晶元化,需要用以在共用之基板上形成構造不同之元件 之製程技術,而且在其設計技術也要求大改革。
因此’在和該系統晶元化對應之設計技術上,提議 謂的利用智財資料之方法,預先準備設計實現某功能^ 謂的功能方塊所需之資料(I P)後,利用這些資料設^組 了各功能方塊之所要之糸統L S I。在使用利用智財資料^ 方法之情況,因對於各功能方塊已決定用以實現該功能 構造’在設計積體電路裝置時,只進行各功能方塊間^ 線或周邊電路之設計即可。利用這種設計方法可大幅片
^42978
高設計【發明 可 有如下 在 IP間之 頻道之 擇了實 用所選 耗費設 制方塊 鑑 之大型 率 〇 效率。 要解決 是,在 之問題 自系統 通訊頻 間之資 現某功 擇之IP 計工時 ,設計 於上述 積體電 之課題 上述之 〇 階層設 道也具 料整合 能之情 係極稀 。又, 效率差 之問題 路設計 利用智財資料之大型積體電路設計, 叶移向結構設計或功能設計之情況, 體化。因而,也必須考慮各I P和通訊 仁疋因而设计工時增加。又,在選 況’對於新設計對象之LSI可直接利 少’因為IP之新設計或修正·驗證, 因需要用人工設計LSI專用之電力控 〇 ,本發明之課題在於在利用智財資料 ,削減設計工時,令更提高設計效
【解決課題之方式】 ^為了解決上述之課題,如申請專利範圍第丨項之發明 所採用者為一種利用智財資料之大型積體電路設計系統, 包含具有在系統階層設計使用之系統階層丨p (智財,智讓 財產)之IP資料庫;在該系統階層IP,各卯係^以下 份分開記述:處理演算法記述部,記述該I p之處理演管 法;輸入資料構造定義部’表示出作為處理單位的輪入資 料之構造定義;以及輸出資料構造定義部,矣-山二4 f 1 衣不出作為處 理單位的輸出資料之構造定義。 在如申請專利範圍第2項之發明’該如申請專利範圍
542978 五、發明説明⑶ 第1項之利用智財資料之大型積體電路設計系統’在結構 1計戒功能設計,在進行資料通訊之系統階層I p間設置通 2頻道時,在該通訊頻道和各系統階層IP之間具備產生進 行通訊所需之資料轉換之轉換電路之裝置。 在如申請專利範圍第3項之發明,在該如申請專利範 圍第2項之利用智財資料之大型積體電路設計系統之轉換 電路產生裝置係在進行通訊之第一與第二系統階層IP之間 設置通訊頻道時,檢索該IP資料庫後,讀出該第一系統階 層I P之該輸出資料構造定義部與該第二系統階層I P之該輸 入資料構造定義部後,依照該所讀出之記述產生轉換電路 的0 在如申請專利範圍第4項之發明,在該如申請專利範 圍第3項之利用智財資料之大型積體電路設計系統,該I p 資料庫更具有通訊頻道之I p ;該轉換電路產生裝置係在該 第一與第二系統階層IP之間設置通訊頻道時,檢索該IP資 料庫後,還讀出該通訊頻道之IP之輸出入資料構造定義部 的0
在如申請專利範圍第5項之發明,在該如申請專利範 圍第3項之利用智財資料之大型積體電路設計系統之轉換 電路產生裝置係在該第一與第二系統階層IP之間輪出入資 料構造不同之情況,收到表示出輸出入資料構造之對應關 係後產生該轉換電路的。 在如申請專利範圍第6項之發明,在該如申請專利範 圍第2項之利用智財資料之大型積體電路設計系統之轉換
第7頁 542978 L、發明說明(4) 電路係轉換每通訊單位之資料量的。 在如申請專利範圍第7項之發明,在該如申請專利範 第2項之利用智財資料之大型積體電路設計系統之轉換 電路係進行表示出資料區域之位址資料和與該位址資對 應之實際資料之轉換的。 、又,如申請專利範圍第8項之發明所採用之解決方 式,在利用智財資料之大型積體電路設計方法上,使用具 有在系統階層設計使用之系統階層丨p之丨p資料庫;在該 統1¾層I P ’各I P分成記述該! P之處理演算法之處理演曾^ 記述部、表示出成為處理單位之輸入資料之構造定義:_ 入資料構造定義部以及表示出成為處理單位之輸出資料^ 構造定義之輸入資料構造定義部記述。 在如申請專利範圍第9項之發明,該如申請專利範圍 第8項之利用智財資料之大型積體電路設計方法,在結1 設計,#進行資料通訊之系統階層1p間設置通 通訊頻道和各系統階層1ρ之間具備產生進 打通采所而之I料轉換之轉換電路之步驟。
i ^10 ^ ^ ^ ^ ^ ^ t It # II 園弟9項之利用智財資料之大型 電路產生步驟係在進行通訊之黛積體電路6又3十方法之轉換 -m頻、首: 弟一與第二系統階層IP之間 设置通汛頻逼時,檢索該1?資 括 川之該輸出資料構造定義部J一 糸統階 '次也丨冰:也6 ^ '、巧第一系統階層IP之該輸 542978 五、發明說明(5) 在如申請專利範圍第1 1項之發明,在該如申請專利範 圍第1 0項之利用智財資料之大型積體電路設計方法,該IP 資料庫更具有通訊頻道之IP ;該轉換電路產生步驟係在該 第一與第二系統階層I P之問設置通訊頻道時,檢索該I P資 料庫後,還讀出該通訊頻道之1 p之輸出入資料構造定義部 的0 在如申請專利範圍第1 2項之發明,在該如申請專利範 圍第1 0項之利用智財資料之大型積體電路設計方法之轉換 電路產生步驟係在該第一與弟一糸統階層IP之間輸出入資 料構造不同之情況,收到表示出輸出入資料構造之對應關 係後產生該轉換電路的。 在如申請專利範圍第13項之發明,在該如申請專利範 圍第9項之利用智財資料之大型積體電路設計方法之轉換 電路係轉換每通訊單位之資料量的。 、 在如申請專利範圍第14項之發明,在該如申請專矛" 圍弟9項之利用t貝才資料之大型積體電路設計方法之 換電路係進行表示出資料區域之位址資料和盥址^ 對應之實際資料之轉換的。 /、4位址貝寺 又,如申請專利範圍第丨5項之菸 式:在利用智財資料之大型積體:=;=解決方 機裔構造在功能面上分類成各要素 /、、、,具備 料庫;使用該功能分類資枓庙★ j、糸、、先化之功能分類 體電路設計。貝#庫進行利料財資料之大型 在如申請專利範圍第丨6項之發明 该如申請專利範圍
542978 五、發明說明(6) 第1 5項之利用智財資料之大型積體電路設計系統,具備將 已產生之各I P和在該功能分類資料庫之各要素相關的儲存 之既有之設計資產資料庫;自該既有之設計資產資料庫所 儲存之各IP邊參照該功能分類資料庫邊選擇適合設計對象 · 之LSI 之IP 。 w 在如申請專利範圍第1 7項之發明,該如申請專利範圍 第16項之利用智財資料之大型積體電路設計系統,具備儲 存規定儲存於該既有之設計資產資料庫之各ιρ之彼此之
合性之貧料之設計貧產間適合性評價法則資料庫·,參照該 $又计資產間適合性评價法則資料庫評價對於設計對象之 L SI所選擇之I P之適合性。 在如申請專利範圍第18項之發明,該如申請專利範@ 第16項之利用智財資料之大型積體電路設計系統 f之設計資產資料庫所儲存《各Ip選擇功能和 計$ t之LSI類似之⑺後,將所選擇之IP之功能修正為適Λ 計對象之LSI。 ~4 在如明利乾圍第1 9項之發明,在該如申請專矛 ,第16:1用智財資料之大型積體電路設計,免 有之設計貧產貪料庫具備管理關於 之各 丨 和母1P不同之部分等之履歷資料之裝置。 又如申明專利範圍第2 〇項之發明之 式,在利用智財資料之大型積體電路設計方法上ί :器構造=面上分類成各要: 料庫進行利用智財資料之大型積體電路設計。
第10頁 542978 五、發明說明(7) 一 々在如申請專利範圍第2 1項之發明,該如申請專利範圍 第2 0項之利用智財資料之大型積體電路設計方法,使用將 已產生之各I P和在該功能分類資料庫之各要素相關的儲存 之既有之設計資產資料庫;自該既有之設計資產資料庫所 健存之各I P邊參照該功能分類資料庫邊選擇適合設計對象 之LSI之IP。 々在如申清專利範圍第2 2項之發明,該如申請專利範圍 第2 1,之利用智財資料之大型積體電路設計方法,使用儲 存規疋,存於該既有之設計資產資料庫之各丨p之彼此之適 合性^資料之設計資產間適合性評價法則資料庫;參照該 a又计資產間適合性評價法則資料庫評價對於設計對象之 LSI所選擇之ip之適合性。 、 々在如申請專利範圍第23項之發明,該如申請專利範圍 第2 1項之利用智財資料之大型積體電路設計方法,自該既 有之设计資產貢料庫所儲存之各丨p選擇功能和適合設計對 象之LS I類似之I P後’將所選擇之丨p之功能修正為適合設 計對象之LSI。
又’如申請專利範圍第24項之發明所採用之解決方 式’在利用智財資料之大型積體電路設計系統上,具備自 關於設計對象LS I之系統階層之功能定義產生結構階層之 設計資料之裝置;使用所產生之結構階層之設計資料和該 設計對象之LSI之動作模型定義分析該設計對象之LSi之動 作之裝置;以及依據動作分析結果,對該成結構階層之設 什資料產生電力控制方塊之裝置。
第11頁 542978 五、發明說明(8) 又,如申請專利範圍第2 5項之發明所採用之解決方 式,在利用智財資料之大型積體電路設計方法上,包括自 系統階層之功能定義產生結構階層之設計資料之步驟;使 用所產生之結構階層之設計資料和該設計對象之LS I之動 作模型定義分析該設計對象之LS I之動作之步驟;以及依 據動作分析結果’對該成結構階層之設計資料產生電力控 制方塊之步驟。 【發明之實施例】 以下邊參照圖面邊說明本發明之實施例。 (實施例1) 圖1係在概念上表示出利用智財資料之大型積體電路 設計之圖。如圖1所示,利用智財資料之大型積體電路設 計在階層上執行系統階層設計s 11、結構設計S1 2、功能設 計S13、邏輯設計S14以及佈置設計S15。而,在係其上游 製程之系統階層設計SI 1、結構設計S1 2以及功能設計 S1 3,利用儲存在大型積體電路設計使用之所謂的智財資 料之智財資料庫1。 在智財資料庫1,對於各智財資料,各自對應的儲存 具有系統階層之資料之系統階層智財資料11、具有結構階 層之資料之動作智財資料1 2以及具有功能階層之資料之 RTLIP13a或軟體智財資料13b。在系統階層設計SI 1再利用 系統階層智財資料11,在結構設計S1 2經由介面1 5檢索和 再利用之系統階層智財資料11對應之動作智財資料1 2,在
第12頁 542978
功能設計S1 3經由介面1 5檢索釦i 丨m 料1 1對應之RTLIPl 3a或軟體智財資=糸統階層智財資 Λ2上在FI換式上表广出自系統階層變換為結構階層或 =△=如 示,在系統階層設計使用系統 Ρ白層ΙΡΑ、ΙΡΒ再利用設計;如圖2(b)所示 功能設計,自^資料庫檢索和系統階層ΙρΑ、ιρβ對應之下 階IP(在圖2為RTLIPA、IPB)後再利用。
可疋,在結構设計或功能設計,為了將通訊頻道(匯 流排等)X具體化’冑要新開發用以正確的連接RTLIPA、 IPB之輸出入和通訊頻道X之資料轉換電路21八、2ΐβ。而, 為了開發資料轉換電路21A、21B,需要分析系統階層 I PA、IPB之輸出入後驗證輸出入資料之匹配性。換言之, 不僅只疋貫現處理演算法,連「輸出入資料之匹配性」也 必須考慮。 於是’雖然參照IP資料庫可容易的檢索RTLIP或軟體 智財資料’但是因產生資料轉換電路需要設計工時,有設 計無法高效率化之問題。本實施例之發明解決了這種問 題’貫現設計效率高之利用智財資料之大型積體電路設 計0 圖3係表示出本發明之實施例1之利用智財資料之大蜇 積體電路設計系統之主要部分之構造例之圖。在圖3所示 IP資料庫30 ’系統階層ip3l對於各IPA、IPB分成記述該IP 之處理演算法之處理演算法記述部33A、33B、表示出成為 處理單位之輸入資料之構造定義之輸入資料構造定義部
第13頁 542978 五、發明說明(ίο) ---- 34 A、34B以及表示出成為處理單位之輸出資料之構造定義 之輸出資料構造定義部35A、35B。又,在此,表示出通訊 頻道X之貧料也儲存於IP資料庫3〇。在ιρ32記述通訊頻道χ 之輸出入資料構造之定義。 一以進行YC分離之1 ρ為例,在處理演算法記述部、輸入 二貝料構造疋義部、輸出資料構造定義部各自儲存如下之資 料。首先在處理演算法記述部記述將NTSC信號按照線單位 分離成亮度信號和色信號之處理之演算法。在輸乂資料構 造定義部例如如「in[8][ 52 5 ]」般記述成為輸入之NTS(Mf 號1條線之定義。在輸出資料構造定義部例如如 「outl[4][ 525 ]、out2[4][ 525 ]」般記述成為輸出之亮度 信號與色信號之定義。 轉換電路產生裝置3 6在收到系統階層之設計資料或通 说頻道之指疋後,產生資料轉換電路。此時,檢索I ρ資料 庫3 0中之系統階層IP 3 1之輸入資料構造定義部3 4 a、3 4 B及 輸出 > 料構造疋義部35A、35B和通訊頻道JP32。 圖4係表示出轉換電路產生裝置3 6所產生之資料轉換 電路之一例之圖。在圖4中,(a)係在圖2(b)之資料轉換電 路21A之例子,(b)係資料轉換電路21]B之例子。在此, RTL I PA、I PB都是和影像處理相關之丨ρ,按照線單位輸出 入資料,通訊頻道X按照像素單位傳送資料。 頻道輸入側轉換電路產生部3 7例如在產生RTL I ΡA和通 訊頻道X之間之資料轉換電路21A之情況,檢索系統階層 IPA之輸出資料構造定義部35A和通訊頻道χ之ip32之輸入
第14頁 542978 五、發明說明(11) 資料構造之資料。然後,如圖4(a)所示,按照所檢索之資 料決疋線緩衝器41之大小後,產生輸出選擇器4 2,產生控 制電路43。一樣的,頻道輪出側轉換電路產生部38例如在 產生通汛頻道X和RTL I PB之間之資料轉換電路2 1 b之情況, 檢索通訊頻道义之1?32之輸出資料構造之資料和系統階層 IPB之輸入資料構造定義部34B。然後,如圖4(b)所示,按 照所檢索之資料產生分配電路46,決定緩衝器47之大小 後,產生控制電路48。 Φ 圖5係表示出資料轉換電路之別例之圖。在圖5,設想 轉換每通訊單位之資料字長之情況。在圖5 (a ),設 RTLIPA、IPB都按照32位元單位輸出入資料,設通訊頻道X 按照1 6位疋單位傳送資料。在此情況,在RTL丨pA和通訊頻 道X之間_產生具備32位元暫存器51、選擇器52以及控制電 路53之貢料轉換電路21A,在通訊頻道X和RTLIpB之間產生 具備1 6位το資料分配電路5 6、3 2位元暫存器5 7以及控制電 路58之資料轉換電路21B。 圖6係表示出資料轉換電路之別例之圖。在圖6, RTL I P A具有3 2位元資料長度之内部記憶體6丨,輸出指定輸 出資料在該内部記憶體61之儲存位置之位址資料,通訊頻 道X可傳送32位元資料。即,在圖6,設想進行指定資料儲 存位置之位址資料和實際之資料之轉換之情況。在此情 況’在RTLIPA和通訊頻道X之間產生由DMA(Direct Mem〇ry Access)電路構成之資料轉換電路21a,在通訊頻道χ和 RTLIPB之間產生具備工作記憶體62與"^控制電路63之資
第15頁 542978 五、發明說明(12) 料轉換電路21 B。 例如’自R T L I P A輸出位址資料「8 0 0 0」時,係])μ A電 路之資料轉換電路21A自位址80 0 0依次自工作記憶體62連 續讀出資料。而,在資料轉換電路2 1 B,R / W控制電路6 3將 自通訊頻道X連續傳送之一連串之資料寫入工作記憶體6 2 後’向RTLIPB輸出表示出寫入位置之位址資料。自 存取工作記憶體62,得到資料。 圖7係在模式上表示出在丨p間轉換為不同之資料構造 之情況自系統階層變換為結構階層或功能階層之圖。在圖 7 (a)’設系統階層I p a之輸出資料係線單位(5 〇個像素χ 1 0 0條線)’設系統階層I ρ Β之輸入資料係子方塊單位(4 〇個 像素X 9 0條線)。 圖8係表示出本實施例之利用智財資料之大型積體電 路設計系統之主要部分之構造例,係表示出和圖7對應的 之圖。圖8所示轉換電路產生裝置3 6Α除了接受系統階層之 设计資料或通訊頻道之指定以外,還接受表示出丨ΡΑ輸出 和ΙΡΒ輸入之資料構造之對應關係之資料後,產生資料轉 換電路。 ' 圖9係表示出轉換電路產生裝置36α所產生之資料轉換 電路之一例之圖。頻道輸出側轉換電路產生部3 8檢索通訊 f道X之ΙΡ32之輸出資料構造之資料和系統階層ιρβ之輸入 資料構造疋義部3 4 Β後,如圖9所示,按照所檢索之資料, 產生分配電路71,決定緩衝器72之大小後,產生選擇器 73,產生控制電路74。 w
542978
(實施例2 ) 在利用智財資料之大型積體電路設計,在檢㈣資料 庫後選擇可應用之ip之情況,對於新設計對象之LSI可 接利用所選擇之IP係極稀少。實際上,大多是所選擇之t 在規格上不適當之情況、係可應用也需要修正·驗證之 況。這導致設計工時增多,妨礙實現高效率之LSI設計/
在按照要求規格指派元件之所謂的目#•驅動之再 用設計方法無法避免上述之問題。因此,本發明者提議 謂的IP-DB驅動之再利用設計方法。這係為了可有效活用 既有之設計資產(IP),將輸入資料分類成既有之lp存在之 可能性高之構成要素的。 圖1 0係表不出本發明之實施例2之利用智財資料之大 型積體電路没计系統之構造圖。在本系統,各步驟 S 2 1〜S 2 5例如利用電腦執行之軟體實現。 、首先,在輸入資料產生步驟S21,參照功能分類DB81 成階層的產生輸入資料,在性能要求指定步驟S22,對輸 入資料之各階層之要素指定性能規格。
圖11係表不出功能分類])β8丨之内容例之圖。如圖丨丨所 不在功能分類DB81,在功能面上將機器構造分類成各要 素後系統化,例如數位影像機器A分類成輸入介面部、伺 服控制=、信號處理部、系統控制部以及輸出介面部,再 將輸入資料分類成信號讀取部,將信號處理部分類成錯誤 訂正部與AV處理部,將輸出介面部分類成輸出信號產生部
第17頁 542978 五、發明說明(14) 與信號傳送部。AV處理部再分類成AV分離部、V I DEO處理 部以及A u d i 〇處理部。 圖1 2係利用輸入資料產生步驟S2 1與性能要求指定步 驟S22所得到輸入資料例之圖。在圖丨2之例子,在新設計 對象上設想數位影像機器,供給在數位電視追加了數位影 像之功能的,作為其規格80。如圖丨2所示,在輸入資料產 生步驟S21 ’依照在圖丨丨所示之功能分類抑81之功能分 類,構築新的功能階層,作為輸入資料。 在適合設計資產選擇步驟S23自儲存於既有之設計資 產D B 8 2之各I P邊參照功能分類d b 8 1邊選擇適合設計對象之 LSI 之IP 。 圖13係表示出既有之設計資產DB82之内容例之圖。如 圖13所示,在既有之設計資產ΐ)β82,和在功能分類之 各要素相關的儲存已產生之各IP。在圖丨3,四角形所包圍 之方塊表示出各IP,橢圓所包圍的和在功能分類⑽Η之各 要素對應。例如,對於「錯誤訂正」之功能,產生三種Ip 「Reed Solomon」、「Viterbi」以及「Trellis」。 在此情況,因如圖12所示成階層的記述輸入資料,Ip 之選擇對任一階層進行都無妨。即,關於丨P之 , 能多個選擇分叉。 ' 然後,在適合性評價步 DB82與設計資產間適合性評 評價適合性。即,由費用、 I P選擇之最佳解。 驟S24 ’參照既有之設計資產 價法則DB83,對於所選擇之ιρ 耗電力、動作速度等之觀點求
542978 五、發明說明(15) 圖1 4係表示出既有之設計資產DB8 2各I P資料例。在圖 1 4 ’對=各1 P '己述資料記載之形式、設計方法、設計結果 以及可分發物,作為I P資料。 圖1 5係表不出設計資產間適合性評價法則DB8 3之内容 :二1圖紗:圖1 5所示,在設計資產間適合性評價法則 .T D 5 子規定儲存於圖14所示之既有之設計資產DB82之 ^ 之彼此之適合性之資料。在規定適合性之法則上有理 二上=法則和經驗上之法則。在理論上之法則,在適合性
人^況ί例子上有「匹配性佳」、「壽命變長」;在適 I ^之h況之例子上有「需要附加功能」、「規格不 ' 又在經驗上之法則,在適合性佳之情況之例子 :共用化部分多」、「可削減耗電力」;在適合性差 月況之例子上有「無法驗證動作」、「面積變大」等。 而,在相關設計資產檢索步驟S2 5,對於適合之I p不 子在之功能要素,自儲存於既有之設計資產DB82之各ιρ選 ,功能類似之IP。然後,將所選擇之ιρ之功能修正成適合 違功能要素。因而,可大幅度減少功能修正之工時。 修正後之I P作為新產生之I p,登記在既有之設計資產 DB82。又,在既有之設計資產DB82設置管理關於所儲存之 各IP之母IP與和母IP不同之部分等之履歷資料之裝置 可。 (實施例3) 圖1 6係表示出本發明之實施例3之利用智財資料之大
第19頁
Claims (1)
- 542978 丨f· ! ε……丨: _案號89123668 !巧$年!月曰 修正_ 丄 ----------- 、11、/U 六、申請專利範圍 〜 ^ 1. 一種利用智財資料之大型積體電路設計系統,其特 徵在於: 包含具有在系統階層設計使用之系統階層I P (智財, 智慧財產)之I P資料庫; 在該系統階層I P,各I P係依以下各部份分開記述:處 理演算法記述部,記述該I p之處理演算法;輸入資料構造 定義部,表示出作為處理單位的輸入資料之構造定義;以 及輸出資料構造定義部,表示出作為處理單位的輸出資料 之構造定義。 2. 如申請專利範圍第1項之利用智財資料之大型積體 電路設計系統,其中包含轉換電路產生裝置,該轉換電路 用以在結構設計或功能設計上,於進行資料通訊之系統階 層I P間設置通訊頻道時,在該通訊頻道和各系統階層I P之 間進行通訊所需之資料轉換。 3. 如申請專利範圍第2項之利用智財資料之大型積體 電路設計系統,其中,該轉換電路產生裝置係在進行通訊 之第一與第二系統階層I P之間設置通訊頻道時,檢索該I P 資料庫,並讀出該第一系統階層I P之該輸出資料構造定義 部與該第二系統階層I P之該輸入資料構造定義部後,依照 該所讀出之記述產生轉換電路者。 4. 如申請專利範圍第3項之利用智財資料之大型積體 電路設計系統,其中: 該I P資料庫更具有通訊頻道之I P ; 該轉換電路產生裝置係在該第一與第二系統階層I P之542978 案號 89123668 是 f :i Ά 修正 六、申請專利範圍 間設置通訊頻 道之IP之輸出 5. 如申請 電路設計糸統 第二系統階層 不輸出入貧料 6. 如申請 電路設計糸統 料量予以轉換 7. 如申請 電路設計糸統 位址資料和與 道時,檢 入貧料構 專利範圍 ,其中, I P之間輸 構造之對 專利範圍 ,其中, 者。 專利範圍 ,其中, 該位址資 索該I P資料庫後,並讀出該通訊頻 造定義部者。 第3項之利用智財資料之大型積體 該轉換電路產生裝置係在該第一與 出入資料構造不同之情況,接收表 應關係而產生該轉換電路者。 第2項之利用智財資料之大型積體 該轉換電路係將每一通訊早位之資 第2項之利用智財資料之大型積體 該轉換電路係進行表示資料區域之 料對應之實際資料之轉換者。 8 · —種利用智財資料之大型積體電路設計方法,其特 徵在於: 使用具有在系統階 庫; 在該系統階層I P, 理演算法記述部,記述 定義部,表示出作為處 及輸出資料構造定義部 之構造定義。 9.如申請專利範圍 電路設計方法,其中, 路用以在結構設計或功 層設計使用之系統階層I P之IP資料 各I P係依以下各部份分開記述:處 該I P之處理演算法;輸入資料構造 理早位的輸入貢料之構造定義,以 ,表示出作為處理單位的輸出資料 第8項之利用智財資料之大型積體 包含轉換電路產生步驟,該轉換電 能設計上,於進行資料通訊之系統第26頁 542978 修正 案號 89123668 六、申請專利範圍 階層I Ρ間設置通訊頻道時’在該通訊頻道和各糸統階層I Ρ 之間進行通訊所需之資料轉換。 1 (Κ如申請專利範圍第9項之利用智財資料之大型積體 電路設計方法,其中,該轉換電路產生步驟係在進行通訊 之第一與第二系統階層I Ρ之間設置通訊頻道時,檢索該I Ρ 資料庫,並讀出該第一系統階層I Ρ之該輸出資料構造定義 部與該第二系統階層I ρ之該輸入資料構造定義部後,依照 該所讀出之記述產生轉換電路者。 1 1 .如申請專利範圍第1 0項之利用智財資料之大型積 體電路設計方法,其中: 該I Ρ資料庫更具有通訊頻道之I Ρ ; 該轉換電路產生裝置係在該第一與第二系統階層I Ρ之 間設置通訊頻道時,檢索該I Ρ資料庫後,並讀出該通訊頻 道之IP之輸出入資料構造定義部者。 1 2 .如申請專利範圍第1 0項之利用智財資料之大型積 體電路設計方法,其中,該轉換電路產生步驟係在該第一 與第二系統階層I P之間輸出入資料構造不同之情況,接收 表示輸出入資料構造之對應關係而產生該轉換電路者。 1 3.如申請專利範圍第9項之利用智財資料之大型積體 電路設計方法,其中,該轉換電路係將每一通訊單位之資 料量予以轉換者。 1 4.如申請專利範圍第9項之利用智財資料之大型積體 電路設計方法,其中,該轉換電路係進行表示資料區域之 位址資料和與該位址資料對應之實際資料之轉換者。第27頁 542978 丨,八 3::, V":; —--1 號 89123fifi8 | V 六、申請專利範圍 —~~ *—’ 1 5 · —種利用智財資料之大型積體 特徵在於: 修正 電路設計系統,其 具備將機器構造在功能面上分類成各 統化之功能分類資料庫; 要素,並予以系 使用該功能分類資料庫進行利用智 電路設計。 曰 財資料之大型積體 1 6 ·如申清專利範圍第1 5項之利用智財資料之大型積 體電路設計系統,其中: 、 、 具備將已產生之各I P,以和在該功能分類資料庫之各 要素相關聯方式予以儲存之既有設計資產資料庫; 自該既有設計資產資料庫所儲存之各1?,一面參照該 功此分類資料庫一面選擇適合設計對象之Lsi之ip。 1 7.如申請專利範圍第1 6項之利用智財資料之大型積 體電路設計系統,其中: 具備設計資產間適合性評價法則資料庫,用以將規定 儲存於該既有設計資產資料庫之各I p之彼此之適合性之資 料予以儲存; 參照該設計資產間適合性評價法則資料庫,將對於設 計對象之L S I所選擇之I P之適合性加以評價。 1 8.如申請專利範圍第1 6項之利用智財資料之大型積 體電路設計系統,其中,自該既有之設計資產資料庫所儲 存之各IP,選擇和適合於設計對象之L S I的I P功能類似之 1P後,將所選擇之Ip之功能修正為適合設計對象之LSI。 1 9 .如申請專利範圍第1 6項之利用智財資料之大型積第28頁 542978t號 六、申請專利範圍 各ΓΡ:母有之設計資產資料庫具備管 資料之裝置 與和母1ρ不同之部分等之履歷 特微利用智財資料之大型積體電路設計方法,其 统吏用將機益構造在功能面上分類成各要素後系 =之功能分類資料庫進行利用智財資料之大型積體電路 體電圍第20項之利用智財資料之大型積 要去Γ ?!已產生之各1 p,以和在該功能分類資料庫之各 素相關聯方式予以儲存之既有設計資產資料庫; 自該既有設計資產資料庫所儲存之各1{>,一面來昭該 功能分類資料庫一面選擇適合設計對象之LSI之IP。 2 2 ·如申请專利範圍第2 1項之利用智財資料之大型積 歧電路設計方法’其中: 、 利用設計資產間適合性評價法則資料庫,用以將規定 儲存於该既有5又计資產資料庫之各I ρ之彼此之適合性之資 料予以儲存; 參照該設計資產間適合性評價法則資料庫,將對於設 計對象之LSI所選擇之I ρ之適合性加以評價。 2 3 ·如申請專利範圍第2 1項之利用智財資料之大型積 體電路設計方法’其中,自該既有之設計資產資料庫所錯 存之各IP,選擇和適合於設計對象之LS I的IP功能類似之 1 p後,將所選擇之I P之功能修正為適合設計對象之LS I。第29頁 542978 案號 89123668 ?夂年/ :月游曰 修正 六、申請專利範圍 2 4. —種利用智財資料之大型積體電路設計系統,其 特徵在於具備: 自關於設計對象L S I之系統階層之功能定義,產生結 構階層之設計資料之裝置; 使用所產生之結構階層之設計資料,和該設計對象之 LSI之動作模型定義,以進行LSI之動作分析的裝置;及 依據動作分析結果,對該成結構階層之設計資料產生 電力控制方塊之裝置。 2 5 . —種利用智財資料之大型積體電路設計方法,其 特徵在於包括: 自系統階層之功能定義產生結構階層之設計資料之步 驟; 使用所產生之結構階層之設計資料,和該設計對象之 LSI之動作模型定義,以進行LSI之動作分析的步驟;及 依據動作分析結果,對該成結構階層之設計資料產生 電力控制方塊之步驟。第30頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32779699A JP3974300B2 (ja) | 1999-11-18 | 1999-11-18 | Ipベースlsi設計システムおよび設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW542978B true TW542978B (en) | 2003-07-21 |
Family
ID=18203100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089123668A TW542978B (en) | 1999-11-18 | 2000-11-08 | System and method for IP-based LSI design |
Country Status (7)
Country | Link |
---|---|
US (2) | US6961913B1 (zh) |
EP (1) | EP1237099A4 (zh) |
JP (1) | JP3974300B2 (zh) |
KR (1) | KR100725680B1 (zh) |
CN (3) | CN1702658A (zh) |
TW (1) | TW542978B (zh) |
WO (1) | WO2001037148A1 (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7188091B2 (en) * | 2001-03-21 | 2007-03-06 | Resolutionebs, Inc. | Rule processing system |
US7761397B2 (en) * | 2001-03-21 | 2010-07-20 | Huelsman David L | Rule processing method and apparatus providing automatic user input selections |
US7587379B2 (en) * | 2002-03-20 | 2009-09-08 | Huelsman David L | Method and system for capturing business rules for automated decision procession |
KR100456511B1 (ko) * | 2002-12-07 | 2004-11-10 | 한국전자통신연구원 | 반도체 ip 기능의 색출장치 및 색출방법 |
US7587380B2 (en) * | 2003-09-29 | 2009-09-08 | Huelsman David L | Rule processing method, apparatus, and computer-readable medium to generate valid combinations for selection |
US7552102B2 (en) * | 2003-09-29 | 2009-06-23 | Huelsman David L | Rule processing method, apparatus, and computer-readable medium to provide improved selection advice |
US7565337B2 (en) * | 2003-09-29 | 2009-07-21 | Huelsman David L | Batch validation method, apparatus, and computer-readable medium for rule processing |
US8683426B2 (en) * | 2005-06-28 | 2014-03-25 | The Mathworks, Inc. | Systems and methods for modeling execution behavior |
US8793602B2 (en) | 2004-01-15 | 2014-07-29 | The Mathworks, Inc. | System and method for scheduling the execution of model components using model events |
US7203922B2 (en) * | 2004-06-01 | 2007-04-10 | Agilent Technologies, Inc. | Merging of infrastructure within a development environment |
US7734559B2 (en) * | 2004-09-28 | 2010-06-08 | Huelsman David L | Rule processing method and apparatus providing exclude cover removal to simplify selection and/or conflict advice |
WO2013176077A1 (ja) | 2012-05-21 | 2013-11-28 | 三菱電機株式会社 | Lsi設計装置及びlsi設計方法及びプログラム |
CN103412842A (zh) * | 2013-08-30 | 2013-11-27 | 国网能源研究院 | 基于电力系统与通信系统的联合模拟方法 |
US9697320B2 (en) * | 2015-09-24 | 2017-07-04 | Qualcomm Incorporated | Rectilinear macros having non-uniform channel spacing |
US9881117B1 (en) * | 2016-07-07 | 2018-01-30 | Xilinx, Inc. | Predictive circuit design for integrated circuits |
GB2572664B (en) * | 2018-04-05 | 2020-07-08 | Imagination Tech Ltd | Verification of hardware design for data transformation pipeline |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3035432B2 (ja) | 1992-08-26 | 2000-04-24 | 松下電器産業株式会社 | Lsi自動設計システム |
EP0584828B1 (en) | 1992-08-26 | 2001-11-07 | Matsushita Electric Industrial Co., Ltd. | LSI automated design system and method |
US5490083A (en) * | 1992-10-05 | 1996-02-06 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for classifying and evaluating logic circuit |
JPH0765040A (ja) * | 1993-08-24 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 機能データインターフェース方法および機能データインターフェース装置 |
JP2636709B2 (ja) | 1993-10-29 | 1997-07-30 | 日本電気株式会社 | 論理最適化装置 |
JP2972540B2 (ja) | 1994-03-24 | 1999-11-08 | 松下電器産業株式会社 | Lsi自動設計システム及びlsi自動設計方法 |
US5623684A (en) | 1994-05-17 | 1997-04-22 | Commquest Technologies, Inc. | Application specific processor architecture comprising pre-designed reconfigurable application elements interconnected via a bus with high-level statements controlling configuration and data routing |
US6049659A (en) * | 1995-12-26 | 2000-04-11 | Matsushita Electric Industrial Co., Ltd. | Method for automatically designing a semiconductor integrated circuit |
TW332923B (en) * | 1996-04-19 | 1998-06-01 | Matsushita Electric Ind Co Ltd | Semiconductor IC |
JPH11224284A (ja) * | 1998-02-09 | 1999-08-17 | Fujitsu Ltd | 半導体設計資産の流通システム並びに流通装置、および、該流通装置用のソフトウェアを記憶した記憶媒体 |
US7069095B2 (en) * | 2003-12-04 | 2006-06-27 | Hewlett-Packard Development Company, L.P. | System and method for populating a computer-aided design program's database with design parameters |
-
1999
- 1999-11-18 JP JP32779699A patent/JP3974300B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-08 CN CNA2005100689636A patent/CN1702658A/zh active Pending
- 2000-11-08 US US10/130,546 patent/US6961913B1/en not_active Expired - Fee Related
- 2000-11-08 CN CN00815698A patent/CN1390331A/zh active Pending
- 2000-11-08 WO PCT/JP2000/007869 patent/WO2001037148A1/ja active IP Right Grant
- 2000-11-08 CN CNA2005100689640A patent/CN1702659A/zh active Pending
- 2000-11-08 EP EP00974849A patent/EP1237099A4/en not_active Withdrawn
- 2000-11-08 TW TW089123668A patent/TW542978B/zh not_active IP Right Cessation
- 2000-11-08 KR KR1020027006318A patent/KR100725680B1/ko not_active IP Right Cessation
-
2005
- 2005-08-26 US US11/211,512 patent/US20060036974A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060036974A1 (en) | 2006-02-16 |
EP1237099A1 (en) | 2002-09-04 |
KR100725680B1 (ko) | 2007-06-07 |
WO2001037148A1 (fr) | 2001-05-25 |
CN1390331A (zh) | 2003-01-08 |
CN1702658A (zh) | 2005-11-30 |
CN1702659A (zh) | 2005-11-30 |
KR20030004304A (ko) | 2003-01-14 |
EP1237099A4 (en) | 2009-06-24 |
US6961913B1 (en) | 2005-11-01 |
JP3974300B2 (ja) | 2007-09-12 |
JP2001142932A (ja) | 2001-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW542978B (en) | System and method for IP-based LSI design | |
US6598215B2 (en) | Datapath design methodology and routing apparatus | |
CN104239395B (zh) | 搜索的方法和系统 | |
US8510306B2 (en) | Faceted search with relationships between categories | |
JP2014520319A (ja) | リレーショナルデータベースを視覚化するマップに基づく方法 | |
TWI477991B (zh) | 幫助存取至媒體物件之方法與儲存媒體物件索引之記憶體 | |
WO2022022245A1 (zh) | 数字物权凭证的生成方法、装置及设备 | |
CN112463991B (zh) | 历史行为数据的处理方法、装置、计算机设备及存储介质 | |
US20180165405A1 (en) | Timing based net constraints tagging with zero wire load validation | |
TWI528194B (zh) | 複製儲存在具有第一階層的第一目錄中的複數檔案的方法、電腦可讀取媒體和數位處理系統 | |
US8601425B2 (en) | Solving congestion using net grouping | |
CN112257368B (zh) | 时钟布局方法、装置、eda工具及计算机可读存储介质 | |
JP6008785B2 (ja) | データベースにおけるデータ処理方法、データ・クエリ方法ならびに対応するデバイスおよびデータ・クエリ・デバイス | |
CN104715414A (zh) | 用于处理事务的方法和系统 | |
JP2018112919A (ja) | テスト入力情報検索装置及び方法 | |
WO2024000897A1 (zh) | 一种基于区块链的数字资产合成方法及装置 | |
JP2018106709A (ja) | OpenCLカーネルを処理する方法、及びそれを遂行するコンピューティング装置 | |
CN108919695A (zh) | 一种电器设备模块的编码方法、装置、设备和存储介质 | |
US20230119051A1 (en) | Method and apparatus for constructing fpga chip top-level schematic and storage medium | |
JP4019106B2 (ja) | Ipベースlsi設計システムおよび設計方法 | |
US9454632B1 (en) | Context specific spare cell determination during physical design | |
US11157692B2 (en) | Neural networks using data processing units | |
US6624056B2 (en) | Methods and apparatus for providing improved physical designs and routing with reduced capacitive power dissipation | |
US7338819B2 (en) | System and method for matching chip and package terminals | |
Kamiński et al. | Multigraphs without large bonds are wqo by contraction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |