531650 A7 ___ B7___ 五、發明說明（f ) 本置明之背景 _1__本發明之頜域 本發明係相關於先進晶圓處理技術之偵錯，更特別係、 關於將晶圓上之缺陷量度量化以及將其定位。 2 ^ j目關枝藝之敘沭 在晶圓製造過程中，一個晶圓接受植入，分層，以& 圖樣化之數個步驟。此中每一個步驟必須符合精確的物ί里 需要。然而，所有步驟具有與精準刻度不同之變化，因止匕 造成晶圓表面上的變異。 爲將此種變異降至最低，執行許多檢查與測試，以十貞 測不需要之缺陷。一旦偵測到了，此種缺陷係在稱爲故障 分析的過程中被分析。在故障分f斤之中，有關於製造材料 ，製程方法，週遭的空氣，人員 '，製程機器，以及製程材 料等等問題之有價値的資訊可被發掘出來。因此，在積體 電路上缺陷之偵測，在高技術領域以及製程控制中係很要 緊的。 當發展出新的製造過程時，可以優異的特別製作此測 試結構，用以測試此新的製造過程。或者是，基本上包括 欲求的積體電路設備之一個晶圓，可以同樣包括散佈在欲 .求設備之間的測試結構。 圖1係說明兩個標準測試結構1 0 0 : —個叉狀結構 1 0 1以及一個彎曲結構1 0 2。爲了使用這些結構其中 之一以鑑定缺陷，使用者必須提供一個輸入信號於此結構 之一端，並且決定在另一端是否產生一適當之輸出信號。 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---T------------裝--------訂---------線 Γ%先閱讀背面之>i意事項再填寫本頁) 531650 五、發明說明（工
此測試結構可放置於測試晶片之上，或者是被挨$如 玉試數 造處理之已實際生產的晶片上。 ％ 測試結構1 0 0用於「開路」以及「短路」 開路係在兩個應該是連結點之間的連結故障，或兩個s,、° 點中間存在多餘的高電阻的缺陷。彎曲結構i Ω 9 u d S般伟 用於偵測開路。短路係爲在兩個不應該連結的二點 β 在著連結的缺陷。開路可以是在金屬線，多晶矽神 θ ^ 、 人線，擴散 線’ 一個接點，或是一個穿孔。短路可以是金屬對金 多晶矽對多晶矽，擴散對擴散，或是接點對多晶形/。/、’、 結構101—般係用於偵測短路。 以上所參考的測試結構，亦即叉狀結構1 (3 Ί Ν …』為· _ . 1以及彎 ‘種結橇 曲結構1 0 2，具有顯著的缺勢,。例如，使用任 定位以及分析缺陷是困難的，而且浪費時間。特 測一個開路或是短路的狀況並不能精確的告訴僚田电 ^ 又用考此缺 陷是在叉狀結構或是彎曲結構的何處被定位。 決定缺陷的定位需要使用者檢查此結構。在目# 藝中，目視檢查是決定晶片故障的主要方法。目視 冗長乏味的過程，其需要有經驗的產品工程師相當可 時間。另外，對於複雜的物件，不是所有目視的缺陷都造 ‘成電氣故障。因此，爲了更嚴密的分析此可目視缺陷，使 用者一般必須執行光學以及掃描電子顯微鏡（S EM)檢 驗。而且，許多缺陷並不能由一開始的檢查察覺出來，因 此以掃描電子顯微鏡定位缺陷如果不是不可能的話，也是 極端困難的。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----：----*-------· I------訂---------線 Γ%先閱讀背面之注音？事項再填寫本頁) A7 531650 五、發明說明（3) (請先閱讀背面之注意事項再填寫本頁) 重要的是，即使是缺陷被定位出來，目前科技並不能 將此缺陷的量度量化。缺陷的定位和量度兩者都提供故障 分析的使用者有價値的資訊，並且甚至不需執行故障分析 而指出缺陷的本質。因爲故障分析的花費和複雜度，使用 者試圖將故障分析的使用降至最低。如同習知技藝者所熟 知的，一個相當大的缺陷有可能是微粒污染物而非不完整 的鈾刻。然而，缺陷的其他形式之鑑定是較爲不淸晰的。 因此，許多缺陷的形式即使在定位之後，仍然必須要作爲 故障分析的對象。 因此，需要一種將晶圓上的缺陷量度量化並定位的有 效花費成本之方法以及測試結構。 本發明之槪要 r ( 根據本發明，用於測試製造過程之測試結構提供快速 而且精確的缺陷資訊。此測試結構被設計用來模擬將用於 商業設備之結構。此測試結構包括在第一平行方向中之第 一組線路；耦合至第一組線路之第一解碼器，其用於選擇 第一組線路其中之一個；以及耦合至第一解碼器之輸出端 的第一感測放大器。爲分析開路，在測試結構中的線係被 耦合至感測放大器。一個高態輸入信號供應至此條線。爲 .了決定開路的阻抗，複數個參考電壓係施加至此感測放大 器。 在本發明中，產生此線路阻抗之數學模型，而此線路 阻抗係基於供應至感測器之參考電壓。在一個實施例中， 利用例如是HSPICE的模擬程式產生此數學模型。利用此 5 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公爱) " " A7 531650 五、發明說明（f) 數學模型，本發明之測試結構可以以最小的花費而快速的 偵測缺陷至每百萬個定位點中數個缺陷的程度。 此測試結構也能夠決定線上缺陷的定位。爲達成此目 的，此測試結構進一步包括複數個電晶體’其每一個電晶 體具有一個源極，汲極以及一個閘極，源極與汲極個別連 接至所選擇的線以及另一條鄰近而未被選擇的線，並且閘 極連接至選擇電路。利用此種選擇電路，電晶體選擇性的 導通/關閉，因此建立出貫穿測試結構的預定路徑。比較 關於不同路徑的電阻以決定開路的定位。以此種方式，開 路可以在數厘米之內被決定。 .若開路實質上遍佈此測試線路，故障分析仍然可能是 冗長乏味的，浪費時間的，並且有時是沒有結果的。然而 ，若是此測試線的一個區段具有顯著高於其他區段的阻抗 ，則故障分析可以快速的完成並且產生更確實的結果。因 此，本發明有助於更佳的故障分析。 根據本發明，此測試結構進一步包含一個供應於第二 平行方位的第二組線路；連結至第二組線路的第二解碼器 ，其用於選擇第二組線路其中之一；以及連結至第二解碼 器之輸出端的第二感測放大器。在一個實施例中，此第二 ，平行方位係垂直於第一平行方位。此第一組線路係形成在 積體電路之一層，而第二組線路係形成在積體電路之另一 層。以此方式，可以供應每個處理層個別的回授。 爲決定短路，複數個測試條係平行於在測試結構中第 一組線路中之每一個而形成。每個測試條係連接至第二組 6 I紙張尺度適用中國國家標準（CNS)A4規格（210、297公釐) "" " -- --Ί.---,----------------訂.-------- (請先閱讀背面之注意事項再填寫本頁) A7 531650 _______B7_____ 五、發明說明以） (請先閱讀背面之注意事項再填寫本頁) 線路其中之一。藉由提供高態信號至第一組線路中之受測 線路’並且監看第二組線路之適當的一個線路之輸出信號 ，本發明快速並且準確的鑑定在受測線路和對應測試條之 間的短路。 圖式簡要說明 圖1說明位於積體電路上，用於測試製造過程的標準 生產結構。 圖2 A說明一個簡化的測試結構，其用於定位在本案 之測試結構可施加上的積體電路之開路。 圖2 B說明用於本發明之示範偵測電路。 .圖2C說明可用於圖2B之偵測電路的感測放大器。 圖3說明基於施加至該感測放大器的參考電壓，所產 r ( 生之受測線路阻抗的數學模型的圖形。 圖4說明複數個包含於圖2 Α中之結構的定位電晶體 ，其有利於鑑定受測線路上之開路（亦即，高阻抗元件） 的定位。 圖5 A至圖5 E說明在本發明之一個測試方法中，測 試信號的不同信號路徑。 圖6 A至圖6 E說明在本發明之測試方法的另一個實 .施例中，測試信號的不同信號路徑。 圖7說明本發明之測試方法的流程圖。 圖8說明用於在積體電路中定位短路的測試結構。 圖9說明本發明之測試結構的一個佈局圖。 圖1 〇 A至圖1 0 C說明包含根據本發明之複數個積 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 531650 A7 B7 五、發明說明（) 體電路以及不同測試結構的晶圓 元件符號說明 10 0 10 1 10 2 2 0 0 2 0 1 2 0 2 2 0 2 ( 1 ) 2 0 2 ( 2 ) 2 0 3 2 0 4 2 0 5 2 0 5 ( 1 ) 2 0 5 ( 2 ) 2 0 6 2 0 7 2 0 8 2 10 2 2 12 13 17 18 標準測試結構 叉狀結構 彎曲結構 測試結構 垂直線路 垂直解碼器 輸入解碼器區段 輸出解碼器區段 解碼器電晶體 解碼器電晶體 r ( 水平解碼器' 輸入解碼器區段 輸出解碼器區段 解碼器電晶體 解碼器電晶體 水平測試線路 偵測電路 驅動器 反向器 電晶體 存取電晶體 拉下電晶體 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 531650 A7 B7 五、發明說明（ 7 ) 2 1 9 感測放大器 2 2 0 傳輸聞 2 3 0 PM〇S電晶體 2 3 1 PM〇S電晶體 2 3 2 NM〇S電晶體 2 3 3 NM〇S電晶體 2 3 4 NM〇S電晶體 2 3 5 反向器 2 3 6 反向器 2 3 7 反向器 3 0 1 開路區域 4 0 1 定位電晶體 Γ ! 5 0 1 路徑 ' 5 0 2 路徑 6 0 1 路徑 6 0 2 路徑 8 0 1 測試條 9 0 1 測試結構 9 0 2 垂直解碼器 9 0 3 水平解碼器 1 0 0 0 示範性晶圓 1 〇 0 1 積體電路 1 0 0 2 劃片線 1 0 0 3 測試晶片 9 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 531650 A7 _____B7 五、發明說明（f ) 1 0 0 4 積體電路 1 0 0 5 測試系統 1 0 0 6 其他測試結構 1 0 0 7 產品部分 1 0 2 0 晶圓 較佳實施例之詳細說明 一個積體電路係由包含半導體層，導電層，以及絕緣 層的多個層所形成。根據本發明，測試線路係由半導體層 和導電層所形成，以利於鑑定積體電路中之缺陷，亦即短 路和斷路。因此，此處所指之「層」將意指半導體層和導 電層其中一個。 根據本發明之一個實際測試結構，一般係包含形成在 每一個金屬（導電）層，·形成在包含半導體材料之層一樣 的線路。因此，一個實際的測試結構，將包含多個層，其 都基於在積體電路中的相對定位而堆疊。例如假設本積體 電路具有五個金屬層，層1可能包含η型以及p型擴散區 域’多晶矽，以及相關接點（Ν—擴散，Ρ—擴散，以及 多晶矽）。層2可能包含金屬1以及與金屬1一起形成之 通孔。層3可能包含金屬2以及與金屬2 —起形成之通孔 •。層4可能包含金屬3以及與金屬3 —起形成之通孔。層 5可能包含金屬4以及與金屬4 一起形成之通孔。最後， 層6可能包含金屬5以及與金屬5 —起形成之通孔。在本 發明中，每一個層包含從此層之金屬形成的水平線路或是 垂直線路。鄰近的層具有不同的線路方位。 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---U---,--------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 531650 A7 ____—_B7_____ 五、發明說明（？） 圖2 A係爲位於一個晶片上的測試結構2 〇 〇簡化後 之槪要圖解，其用以決定開路是否存在。測試結構2 〇 〇 包含複數個水平線路208A至208D，其在積體電路 中之一個層所形成，而複數個垂直線路2 0 1 A至2 0 1 D係從積體電路中之另一個鄰近層所形成。因此，一個實 際測試結構將包含根據在積體電路中之相對層所堆疊之多 重測試結構2 0 〇。 要注意的是，雖然顯示在每一個方位中的線路只有四 個’亦即水平或垂直，經由精確的摺疊在積體電路上之佈 局狀況，可以提供任何數量的線路（傳統上是數百條或甚 至是數千條線路）。因此，此四個水平以及垂直線路係顯 示只有用以說明的目的，而非意指限制本發明。
r I 爲了偵測測試結構2‘0 0中之線路的任何開路，必須 測試每一條水平和垂直的線路。電路2 0 0可以用於絕緣 每一條用於測試的此種線路。特別是，具有一個輸入解碼 器區段2 0 2 ( 1 )，以及輸出解碼器區段2 0 2 ( 2 ) 的垂直解碼器2 0 2，係用於導通適當的解碼器電晶體， 以絕緣垂直線路2 0 1 (必須注意的是，用於特定解碼器 電晶體的導通與關閉，係爲習知技藝者所熟知，因此不在 .此詳述）。用類似的方式，一個具有輸入解碼器區段2 0 5 ( 1 )以及輸出解碼器區段2 0 5 ( 2 )之水平解碼器 2 0 5係用於導通適當之解碼器電晶體，以絕緣水平測試 線路2 0 8。 舉例而言，爲測試在垂直線路2 0 1 C中之開路，經 11 --^-------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 531650 B7 五、發明說明（W ) 由提供適當的高態電壓至解碼器電晶體203C和204 C (分別爲部分的輸入解碼器區段2 0 2 ( 1 )和輸出解 碼器區段2 0 2 ( 2 ))之閘極而將其導通。解碼器電晶 體203A，203B以及203 D如同解碼器電晶體2 04A，204B，和204D—樣，經由提供適當的低 態電壓至其閘極而將其關閉。以此方式，垂直線路2 0 1 C係與測試結構2 0 0中其他的垂直線路絕緣。 一個高態輸入測試信號i n —v e r係提供至電路2 0 0。若是輸出測試信號o u t 一 v e r也爲高態，則垂 直線路2 0 1 C沒有開路（亦即，高阻抗性元件），並且 以.「通過」爲特徵。換句話說，若是輸出測試信號〇 u t —v e r係爲低態，則垂直線峰,2 0 1 C具有開路並且以 「故障」作爲特徵。 ' 可執行類似的程序作爲測試水平線路2 0 8之開路測 試。舉例而言，測試水平線路2 0 8B中的開路，解碼器 電晶體206B以及207B (輸入解碼器區段2 0 5 ( 1 )的部分和輸出解碼器區段2 0 5 ( 2 ))係藉由提供 適當的高態電壓至其閘極而將其導通。解碼器電晶體2 〇 6A，206C以及206 D如同電晶體2 0 7 A , 2 〇 • 7 C和207D—樣，藉由提供一適當低電壓至其閘極而 被關閉。以此方式，水平線路2 0 8 B係與其他在測試結 構2 0 0中之水平線路絕緣。然後，一高輸入測試信號丄 η_h o r係提供至測§式結構2 0 0。若是一輸出測試信 號〇 u t — h 〇 r也爲高態，則水平線路2 〇 8 Β沒有開 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --^---------------------訂-------- (請先閱讀背面之注意事項再填寫本頁) 531650 A7 ------^_E______ 五、發明說明（（/ ) 路（亦即高阻抗元件），並且以「通過」爲特徵。換句話 說，右是此測試信號〇 u t h o r爲低態，則水平線路 2 0 8 B具有一個開路並且以「故障」爲特徵。 注意，每一條線路皆被提供一對解碼器電晶體。因此 ，一個實際測試結擒將包含數百或甚至數千對解碼器電晶 體對，每一對相對應至此測試結構中之一條線路。 使用測試結構2 〇 〇取代生產結構1 0 0，可以顯著 的減少定位開路所須時間。例如，測試結構2 0 0可以在 數秒內定位一個開路，而使用者執行生產結構之視覺檢查 可能要花上數小時以定位。另外，測試結構2 0 0不需要 有經驗的產品工程師之必要技術，或是花費一個S E Μ來 偵測開路，因此顯著的減少人事上的成本以及設備資源。
Γ I 根據本發明，爲偵測一個開路，感測放大器將一個輸 出信號（亦即，一個〇u t_ve r或是OU t_h〇r 的信號，其經由受測線路傳送）與一個參考電壓v r e f 比較之。電壓v r e f控制感測放大器的靈敏度。若是輸 入信號大於電壓v r e f，則沒有開路的出現，並且感測 放大器輸出一個邏輯1信號（標明爲通過）。相反的，若 是輸入信號係小於電壓v r e f，則一定出現至少一個開 .路，而且此感測放大器輸出一個邏輯0信號（標明爲故障 )° 若是一些開路係在積體電路上被鑑定，並且使用者需 要在這些開路上執行故障分析，則明瞭與這些開路有關之 阻抗的量度是極端有幫助的。特別是，申請人已經決定阻 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --^--------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 531650 A7 _ B7_ 五、發明說明（/2·) 抗的量度大部分取決於所涉及的製程問題。因此明瞭電阻 的量度可以提供有價値的線索以鑑定並且校正製程問題。 特別是在「不成熟」製程中是特別實在的，此不成熟製程 是指製程控制並沒有完整的發展。因此即使是用於爲人所 熟知的製程，例如是CM〇S製程，使用此種製程的技術 性收縮將需要其自有製程控制。 圖2 B說明一個可以用於本發明之示範性偵測電路2 1 0。兩個垂直解碼器電晶體2 0 3 N和2 0 4 N具有連 結至電壓V d d的聞極，故其爲導通。以此方式，一個垂 直線路2 0 1 N係被選擇作爲測試。偵測電路2 1 0包含 一個感測放大器2 1 9，其接收一個經由垂直線路2 0 1 N被緩衝並且通過之輸入信號「in」，以一個電阻爲表 示，並且基於此參考電壓v r e 'f產生一個輸出信號「〇 u t」。 一個說明用感測放大器2 1 9顯示在圖2 C。在圖2 C中的實施例，感測放大器2 1 9包含兩個PM〇S電晶 體2 3 0以及2 3 1，其閘極相連接，源極連接至共同電 壓源V d d，以及汲極個別連結到兩個NM〇S電晶體2 3 2和2 3 3的汲極。這些NM〇S電晶體具有個別連結 .至輸入信號「1 η」和參考電壓v r e f的閘極，並且其 源極連結至NM〇S電晶體2 3 4之汲極。電晶體2 3 4 進一步具有連結至PM〇S電晶體2 3 1的汲極之閘極。 PM〇S電晶體2 3 0的汲極係經由以串聯連結的三個反 向器2 3 5，2 3 6和2 3 7連結至輸出信號「〇 u t」 14 --^-------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 531650 A7 B7 五、發明說明（i?) 。在此種組態下，感測放大器2 1 9的作用是一個電流鏡 〇 下面顯示的表一摘錄了電晶體的大小，其包含顯示於 圖2 C中的感測放大器2 1 9實施例中的元件。 表一 元件 寬度（微米） 長度（微米） 230 7 · 5 〇· 3 6 2 3 1 7 · 5 〇· 36 2 3 2 2 3 · 0 0 · 3 6 2 3 3 2 3 · 0 0 · 36 2 34 5 · 0 0 · 36 2 3 5 (PMOS) 7 · 5 0 · 3 6 2 3 5 (NMOS) 2.5 〇· 36 2 3 6 (PMOS) .5 · 0 r ♦、 0 · 36 2 3 6 (NMOS) 2 · 5 〇· 36 237(PMOS) 2〇_ 0 0 · 3 6 237(NMOS) 1 0 · 0 0 · 3 6 注意，雖然感測放大器的特定實施例提供在圖2 C， 感測放大器2 1 9可以是任何一種已知的感測放大器，並 且不限定在此所詳細描述的電流鏡感測放大器。例如，在 另一個實施例中，本發明包含跨越連接（c r 〇 s s — c 〇u ρ 1 e d )感測放大器。 在另一個實施例中，感測放大器2 1 9係與反向器替 換（因此消除了參考電壓的需要）。如同習知技藝者所熟 知的，反向器類似於感測放大器，具有一個觸發器點。雖 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---J-------------------訂--------丨 (請先閱讀背面之注意事項再填寫本頁) 531650 A7 _B7____ 五、發明說明（/々） 然缺陷的量度不能使用單一反向器決定（參考在以下的圖 3所說明的），缺陷的定位可以使用本發明之其中一個測 試結構而被發現。爲決定此缺陷的量度，本測試結構可以 提供多個具有不同的觸發器點之反向器。在這個實施例中 ，反向器係選擇性的連結至此受測線路。以此種方式’此 缺陷的相對量度可以被決定。並且在另一個實施例中’以 測量電流而不是測量電壓的方式，來決定此電阻° 再回來參考圖2 B，驅動器2 1 1包含兩個串聯的反 向器2 1 2 A和2 1 2 B，用以驅動測試信號t e s t_ 1 η至垂直線路2 0 1 N。驅動器2 1 1提供以上描述之 緩衝功能。電晶體2 1 3係表示爲提供從驅動器2 1 1至 垂直解碼器電晶體2 0 3 N之路徑的機構。因此’電晶體 2 1 3可以包含一或更多個電晶艙（或甚至是其他設備） 。電晶體2 1 7係表示爲提供從垂直解碼器電晶體2 0 4 Ν至感測放大器2 1 9之路徑的機構。因此，類似電晶體 2 1 3，電晶體2 1 7可以包含一或更多個電晶體（或甚 至是其他設備）。具有連結至Vdd之閘極的電晶體21 8，提供微弱的拉下（pu 1 1— down)力量至感測 放大器2 1 9的輸入端。因此，除非提供高t e s t _ i • n信號，感測放大器2 1 9接收到一個邏輯〇。傳輸閘2 2 0確保感測放大器2 1 9之輸出信號係傳送到適當的電 路（未顯示），當作一個t e s t _ 〇 u t信號。 下面的表二摘要了包含偵測電路21〇之元件的不同 電晶體之寬度和長度。 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱3 --^---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 531650 五、發明說明（/女） 表二 元件 寬度（微米） 長度 (微米） 反向器212 A (PMOS) 10 0 •35 反向器212A(NM〇S) 5 〇 •35 反向器212B(PM〇S) 2〇 〇 •35 反向器212B(NM〇S) 10 〇 •35 存取電晶體213 5 0 〇 •35 解碼電晶體203N 10 〇 •35 解碼電晶體204N 10 〇 •35 存取電晶體217 5 0 〇 •35 拉下電晶體218 1 40 傳輸閘2 2 0 (PMOS) 20 〇 •35 傳輸閘2 2 0 (NMOS) 10 〇 •35 如同先前所述，參考電壓e f控制感測放大器2 1 9的靈敏度。換句話說，對於電壓v r e f的不同値， 不同的線路阻抗可能會造成垂直線路2 0 1 N的開路。 若是垂直線路2 0 1 N的阻抗小於1 〇 〇 0 0歐姆， 則大多數的使用者將會使垂直線路2 0 1 N標示爲沒有開 路（亦即，此線路「通過」）。換句話說，若是垂直線路 2 0 1 N之阻抗係以1 Μ歐姆取代之，則大多數的使用者 將會使垂直線路2 〇 1 Ν標示爲開路（亦即，此線路「故 障」）。但是，在目前的測試機器中，例如是S R AM晶 片，受測線路的實際阻抗沒有被測量到。 根據本發明，模擬程式係用於產生感測放大器和受測 線路的數學模型。特別是，此種數學模型描繪出特定感測 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----I----------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 531650 A7 _B7___ 五、發明說明（K ) 放大器之參考電壓v r e f對受測線路的阻抗之關係。在 一個實施例中，由美國麻薩諸塞州康橋Me t a軟體所註 冊的模擬程式H S P I C E係在太陽工作站上執行以提供 數學模型。H S Ρ I C Ε幾乎可以模擬任何大小的電路（ 例如在電晶體階段的250000個閘模擬），並且執行 的非常迅速。H S Ρ I C Ε的結果可以使用圖形分析程式 檢驗，例如V i e w T r a c e，其由麻薩諸塞州M a r lboro的 Innoveta 所註冊。 也可以使用其他模擬程式來產生數學模型，例如S Ρ ICE (全名爲 Simulation Program with Integrated Circuit E mphasis)、SPIC E係一種被廣泛使用的電路
I 模擬程式，其發展爲加州大學的公益軟體。須注意的是， 雖然S Ρ I C E中的設備模型和模擬演算法可比擬於H S Ρ I C Ε，但是S Ρ I C Ε的使用者介面係較不親切（亦 即，圖形輸出傾向於線印表機）。 圖3顯示由H S Ρ I C Ε所產生的對數圖形3 0 0， 用以模擬感測放大器2 1 9 (圖2 C )以及線路2 0 1 Ν 。圖形300描繪出在X軸上的參考電壓（vr e f)和 .y軸上的阻抗（Rope η)。曲線3 0 1顯示出感測放 大器219將其輸出從一個邏輯狀態改變至另一個邏輯狀 態時的阻抗。例如，若是一個〇。7伏特的參考電壓施加 至感測放大器2 1 9，則當線路2 0 1 Ν的阻抗相當於近 乎3 0 0 k歐姆時，感測放大器2 1 9將其輸出信號從一 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---j-------------裝--------^--------- (請先閱讀背面之注意事項再填寫本頁) 531650 A7 _ -__B7 _ 五、發明說明（17 ) 個邏輯狀態轉變爲另一個。因此，若是線路2 0 1 N的實 際阻抗係小於3 0 0 k歐姆時，則線路2 〇 1 N將在已知 爲「通過」（未開路）區域302之中；反之，若是線路 2 0 1 N的實際阻抗係大於3 〇 〇 k歐姆時，則線路2 〇 1 N將已知在「故障」（開路）區域3 〇 1之中。 根據本發明，受測線路的實際阻抗係由變化參考電壓 v r e f而測量出來。以此方式，當邏輯傳輸發生時，則 電阻係爲已知。在一個實施例中，相繼較低的參考電壓係 被施加至感測放大器2 1 9。明顯的是，一旦邏輯轉換發 生時，在v r e f上較小的變化可被提供，以便較爲精準 的決定受測線路的電阻。 在本發明之一個實施例中，使用圖形300(圖3) r ( 完成測試結構2 0 0的精密測量'，以決定線路2 0 1的實 際電阻。一般而言，首先使用高態參考電壓ν r e f (圖 2 B ) ’例如1。2伏特，來測試線路2 〇 1。若是感測 放大器2 1 9輸出一個邏輯0信號（例如輸入信號小於v erf) ’則每個圖形3〇〇之開路電阻必須大於150 k歐姆。在電阻自導引搜尋中，參考電壓v r e f被減半 (1。2/2 = 0。6 )並且線路2 0 1係以新參考電壓 .0 ° 6伏特測試之。若是感測放大器2 1 9輸出一個邏輯 1信號（亦即輸出信號大於v r e f )，則開路的電阻必 須在1 5 0 k歐姆和4 0 0 k歐姆之間。於是，爲繼續電 阻自導引搜尋，在最後二個參考電壓之間的差値（1。2 —〇 ° 6 = 〇。6 )係被減半（0。6/2 = 0。3)， 19 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --τ-------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 531650 A7 ____B7___ 五、發明說明（θ ) 此差値被加至最後之參考電壓（0。6 + 0。3 = 0。9 )，則線路201係以此新參考電壓測試之。此電壓自導 引搜尋一直持續，直到決定引起感測放大器2 1 9轉換狀 態（錯誤電壓）的v I* e f値。使用圖形3 0 0，此値可 以將線路2 0 1的實際電阻量化之。 其他的搜尋方法，例如線性搜尋，可以相同的適用於 本發明。在線性搜尋中，選擇在v r e f中的微小變化（ d e 1 t a )，例如〇。1伏特，則線路2 0 1以相繼更 低的電壓測試之，直到錯誤電壓被決定。注意，此方法可 能造成較長的時間將値收斂，除非選擇相對精確的第一參 考電壓。 在使用者知曉在受測線路的電阻之後，此使用者可以 r« 選擇用於電壓對比測試CV c ο n t r a s t )的理想候 選。V c ο n t r a c t係用於S E M的已知技術，例如 ，精確地指出在受測線路中之開路的位置。 在F I Β之中，任何浮接金屬碎片可能被集中離子束 所充電（或是相似的，在S ΕΜ中，任何浮接金屬碎片可 能被電子束所充電）。結果，這些碎片轉變成黑色並且在 產生的X光照射下是看不見的。然而任何連接至地的金屬 .碎片將不會被充電（亦即具有至地的放電路徑）並且因此 在X光下爲明亮的影像。因此若是在導體中存在開路，貝ij 開路的任何一側的部分將在X光下呈現明亮。 在V c ο n t r a s t中，使用集中離子束會在導體 的任何地方製造一個額外的切割。在這方面，使用者不過 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 丨—Ί----·-------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 531650 B7 五、發明說明（β ) 是跟隨第一個明亮影像的邊緣的黑色區段。此邊緣是開路 存在的地方。明顯的，若是區段越明亮，則電阻越低。當 然，相反的也成立，亦即區段越暗，則電阻越高。不幸的 是，辨別沒有開路的導體和具有低電阻開路的導體（並且 因此具有一些對地的放電）是困難的。因此熟知技藝者承 認若是導體的電阻大於1 Μ歐姆，則V c ο n t r a s t 將會動作。然而，若是導體的電阻係小於1M歐姆，則V contrast將不會動作。因此，需要對於即使是相 當低的電阻亦有效之定位方法且較佳的是在故障分析之前 執行，因此能夠將使用S E Μ的花費減至最少。 .圖4說明根據本發明提供開路定位電路之示範性複數 個定位電晶體4 0 1 Α至4 0 1 Ε。注意雖然只有五個定 * * 位電晶體4 0 1顯示於圖4，實際上實現一般包括數百個 定位電晶體4 0 1。每一個定位電晶體4 0 1之汲極連接 至受測線路（例如垂直線路2 0 1 C )，並且其源極連接 至鄰近線路（例如垂直線路2 0 1 D )。在一個實施例中 ，定位電晶體4 0 1被解碼器2 0 2所控制。在其他實施 例中，定位電晶體4 0 1係由個別選擇電路所控制。注意 每一層一般具有定位電晶體之獨有組態。 雖然只有顯示連接至定位電晶體4 0 1之垂直線路2 0 1 C和2 0 1 D，其他垂直線路和水平線路（未顯示） 一樣，可以類似方式連接至額外的定位電晶體。注意解碼 器電晶體2 0 3 C和2 0 4 C的閘極係連接至電壓V d d (這些電晶體導通），並且解碼器電晶體2 0 3 D和2 0 21 --^-------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 531650 A7 ______B7 五、發明說明（/ ) 4 D的閘極係保持連接至地（這些電晶體關閉），因此確 保所鑑定的開路係與受測線路的區段相關，亦即垂直線路 2 0 1 C。 圖5 A至5 E說明預先決定的測試方式，以鑑定受測 線路的區段，其包含一個高阻抗性的元件（在此以電阻R 標示）。在圖5A中所有定位電晶體401具有連接至地 之閘極，因此這些電晶體關閉。因此，一個提供至在垂直 線路2 0 1 C頂部的結點I之高態信號將複數個在通路5 0 1之定位電晶體4 0 1截斷，亦即只有沿著垂直線路2 0 1 C。通路5 0 1包含電阻R，並且因此連接至線路2 〇.l C之底部的結點〇之感測放大器（未顯示）輸出一個 邏輯0。 在圖5 B，定位電晶體4 0 i D至4 0 1 E具有連接 至V c c之閘極，因此這些電晶體被導通。定位電晶體4 0 1 A至4 0 1 C之閘極持續連接至地。垂直線路2 0 1 D係爲浮接。因此提供至結點I的高態信號截斷在一個替 代的路徑5 0 2 A中之複數個定位電晶體4 0 1，如同經 由原始路徑5 0 1。在本發明中，由電晶體4 0 1所定義 之線路2 0 1 C之每個區段，可以被個別分析之。特別是 .，兩個電晶體4 0 1係選擇性的導通，因此建立用於輸入 信號的另一條路徑5 0 2。此兩條路徑之電阻互相比較之 ，若是兩個電阻不相同，則鑑定有開路。換句話說，若是 線路2 0 1 C的一個區段包含使用電晶體4 0 1旁路的電 阻R，則路徑5 0 2變成最少電阻的路徑。因此，其路徑 22 才、紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --i-----------裝-------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 531650 ____B7 _ 五、發明說明（^ ) 的電阻係小於原始路徑5 〇1的電阻。注意鄰近的垂直線 路2 0 1 D必須重新測試以確保沒有高阻抗元件出現在此 線路。以這種方式’任何由感測放大器偵測到的電阻變化 可歸因於撤除（或選擇）具有電阻R的垂直線路2 0 1 C 的特定區段。電阻R仍然在另一個路徑5 0 2 A，並且因 此在結點0的輸出信號爲邏輯〇 °因爲路徑5 0 1和5 0 2 A的電阻實質上相等，替代的路徑5 0 2 A並沒有定位 電阻R。 在圖5 C，定位電晶體4 0 1 C和4 0 1 E具有連接 至V c c的閘極，因此這些電晶體導通。定位電晶體4 0 ΙΑ，401B和401D具有連接至地的閘極，因此這 些電晶體關閉。垂直線路2 0 1 D係爲浮接。因此，提供
"I 至結點I的高態信號在一個替代的路徑502B(以及原 始路徑5 0 1 )橫斷複數個定位電晶體4 0 1。電阻R仍 然在替代路徑5 0 2 B，並且因此在結點〇的輸出信號爲 邏輯0。因爲路徑5 0 1和5 0 2 B的電阻實質上相等， 替代的路徑5 0 2 B並沒有定位電阻R。 在圖5 D，定位電晶體4 0 1 B和4 0 1 E具有連接 至V* c c的鬧極，因此這些電晶體導通。定位電晶體4 0 ,1 A，4 0 1 C和4 0 1 D具有連接至地的閘極·。垂直線 路2 0 1 D係爲浮接。因此，提供至結點I的高態信號在 一個替代的路徑5 0 2 C (以及原始路徑5 0 1 )橫斷複 數個定位電晶體4 0 1。電阻R仍然在替代路徑5 0 2 C ，並且因此在結點0的輸出信號爲邏輯0。因爲路徑5 0 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) " "" ： 一 --^-------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) A7 531650 _____B7 —_____
五、發明說明（yO 1和5 0 2 C的電阻實質上相等，替代的路徑5 0 2 C並 沒有定位電阻R。 在圖5 E，定位電晶體4 〇 1 A和4 0 1 E具有連接 至V c c的閘極，因此這些電晶體導通。定位電晶體4 0 1 B至4 0 1 D具有連接至地的閘極，因此這些電晶體關 閉。垂直線路2 0 1 D係爲浮接。在此種組態’提供至結 點I的高態信號在一個替代的路徑5 0 2 D (以及原始路 徑5 0 1 )橫斷複數個定位電晶體4 0 1。電阻R沒有在 替代路徑5 0 2 D，並且因此在結點0的輸出信號爲邏輯 0 (此輸入信號經由替代路徑5 0 2 D拿取最少電阻）。 因爲路徑501和502D的電阻不相等，替代的路徑5 0 2 D確實定位電阻R。特別的，本發明鑑定在電晶體4 01Α和401Β之間的線路2 '0 1 C的區段具有電阻R 〇 因此，本發明提供有效率並且精確的機構，決定在受 測線路的開路定位。以此方式，在故障分析中’僅僅先前 花在定位缺陷的時間實際上被消除，因此允許使用者集中 心力在精細的過程，例如缺陷分析。注意若是需要在區段 中的精確開路位置，則可以使用標準V c ο n t r a s t 0 另外，除了決定開路的精確位置’測試線路2 0 1 c 之每個區段的電阻也可以被決定。特別的，關於在定位電 晶體4 0 1 D和4 0 1 E之間的區段的電阻係由路徑5 0
1 (圖5 A)中測出的電阻，減去與路徑5 0 1 (圖5 B 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公S ) --^------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 531650 A7 __B7_ 五、發明說明（0) )平行的路徑5 0 2 A所測出的電阻所決定之。以類似的 方式，關於在定位電晶體4 0 1 C和4 0 1 D之間的區段 的電阻，係由與路徑5 0 1 (圖5 B )平行的路徑5 0 2 A所測出的電阻，減去與路徑5 0 1 (圖5 C )平行之路 徑5 0 2 B中測出的電阻所決定之。注意，一般而言，每 個區段的電阻，除了包含電阻R之區段以外，係與電阻R 比較之。 圖6 A至圖6 E說明另一個預先決定的測試圖樣，以 鑑定在受測線路的每個區段之電阻。在圖6 A中，所有定 位電晶體4 0 1具有連接至地的閘極，因此這些電晶體關 閉。因此，提供至在垂直線路2 0 1 C之頂端的結點I的 高態信號橫斷在路徑6 0 1中之複數個定位電晶體4 0 1 ，亦即只有沿著垂直線路2 0 1 'C。路徑6 0 1包含電阻 R，並且因此連接至在線路2 0 1 C的底部之結點0的感 測放大器（未顯示）輸出邏輯0。 在圖6 Β，定位電晶體4 0 1 D至4 0 1 Ε具有連接 至V c c之閘極，因此這些電晶體被導通。定位電晶體4 0 1 Α至4 0 1 C之閘極持續連接至地。垂直線路2 0 1 D係爲浮接。因此提供至結點I的高態信號在一個替代的 .路徑6 0 2 A橫斷複數個定位電晶體4 0 1，如同和原始 路徑6 0 1—樣。互相比較此兩條路徑之電阻，若是兩個 電阻不相同，則鑑定有開路。換句話說，若是線路2〇1 C的一個區段包含使用電晶體4 0 1旁路的電阻R，則路 徑6 0 2變成最少電阻的路徑。因此，其路徑的電阻係小 25 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — ^*1 —,--------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 531650 A7 _ B7 _ 五、發明說明（〆） 於原始路徑6 0 1的電阻。注意鄰近的垂直線路2 0 1 D 必須重新測試以確保沒有高阻抗元件出現在此線路。以這 種方式，任何由感測放大器偵測到的電阻變化可歸因於撤 除（或選擇）具有電阻R的垂直線路2 0 1 C的特定區段 。電阻R仍然在另一個路徑6 0 2 A，並且因此在結點〇 的輸出信號爲邏輯0。因爲路徑6 0 1和6 0 2 A的電阻 實質上相等，替代的路徑6 〇 2 C並沒有定位電阻R。 在圖6 C中，定位電晶體4 0 1 C至4 0 1 D具有連 接至V c c的閘極，因此這些電晶體導通。定位電晶體4 01A，401B和401 E具有連接至地的閘極。垂直 線路2 0 1 D係爲浮接。因此，提供至結點I的高態信號 在一個替代的路徑6 0 2 B (以及原始路徑6 0 1 )橫斷 複數個定位電晶體4 0 1。電阻'R仍然在替代路徑6 0 2 B，並且因此在結點0的輸出信號爲邏輯0。因爲路徑6 0 1和6 0 2 B的電阻實質上相等，替代的路徑6 0 2 A 並沒有定位電阻R。 在圖6 D中，定位電晶體4 0 1 B至4 0 1 C具有連 接至V c c的閘極，因此這些電晶體導通。定位電晶體4 01A，401D和401 E具有連接至地的閘極，因此 ，這些電晶體關閉。垂直線路2 0 1 D係爲浮接。因此，提 供至結點I的高態信號在一個替代的路徑6 0 2 C (以及 原始路徑6 0 1 )橫斷複數個定位電晶體4 0 1。電阻R 仍然在替代路徑6 0 2 C，並且因此在結點〇的輸出信號 爲邏輯0。因爲路徑6 0 1和6 0 2 C的電阻實質上相等 26 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --^---^----------------訂--------- (請先閱讀背面之注意事項再填寫本頁) A7 531650 五、發明說明（〆） ，替代的路徑6 0 2 C並沒有定位電阻r。 在圖6 E中，定位電晶體4 0 1 A至4 0 1 B具有連 接至V c c的閘極，因此這些電晶體導通。定位電晶體4 〇 1 C，4 0 1 D和4 0 1 E具有連接至地的閘極，因此 這些電晶體關閉。垂直線路2 0 1 D係爲浮接。因此，提 供至結點I的高態信號在一個替代的路徑6 0 2 D (以及 原始路徑6 0 1 )橫斷複數個定位電晶體4 0 1。電阻R 沒有在替代路徑6 〇 2 D中，並且因此在結點〇的輸出信 號爲邏輯〇 (此輸出信號經由替代路徑6 0 2 D拿取最少 電阻）。因爲路徑6 0 1和6 0 2 D的電阻不相等，替代 的路徑6 0 2 D定位電阻R。特別的，本發明鑑定在電晶 體401A和401B之間的線路2 0 1 C的區段具有電 r \ 阻R。 、 注意在測試結構2 0 〇中鄰近的平行線路並不限定相 似的製程特徵。例如，線路2 0 1 D可以是金屬1線路， 反之線路2 0 1 C可以是金屬1通孔的串聯。另外，在本 發明之另一個實施例，平行的非鄰近線路係在此測試結構 中使用。但在另一個實施例中，這些非鄰近線路係提供在 不同的層。此種彈性，在製程特徵的一個形式明顯具有比 .製程特徵的另一種形式更多的缺陷之情況中，是有益處的 。在此種情形下，一個線路包含沒有實質缺陷的製程特徵 可以作爲與其他線路比較的標準。在圖5 A至5 E，和圖 6 A至6 E，線路2 0 1 D是線路2 〇 1 c被比較的標準 (亦即沒有缺陷的線路）。 27 --^----------*裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺涵巾關家辟（CNS)A4規格（210 297公釐） 531650 A7 _____ B7___ 五、發明說明（/ ) 圖7說明一個流程圖7 0 0，其摘要本發明之一個實 施例的方法。在步驟7 0 1中，產生感測放大器和線路阻 抗的數學模型。在步驟7 0 2中，參考電壓v r e f係改 變（亦即增加或減少）。若是步驟7 0 3中決定感測放大 器不會發生邏輯轉換，則過程迴圏回到步驟7 0 2，再次 改變參考電壓V r e f。換句話說，若是沒有發生邏輯轉 換，則基於所產生的數學模型在步驟7 0 4決定此線路的 電阻。若是需要，在步驟7 0 5中在線路的一個開路（或 是多個開路）位置，以及此線路的每個區段之電阻可以使 用定位電路決定之。注意若是使用者需要偵測如下詳述的 短路（不是開路），則不使用步驟7 0 5。 本發明之測試結構偵測短略,同樣工作良好。圖8說明 測試結構8 0 0實質上相似於測試結構2 0 〇 (圖2 A) ，並且更進一步包含複數個測試條8 0 1。在較佳實施例 中，此測試線路之每個區段具有一對測試條，此測試條設 置在此受測線路的任一邊的平行方位。例如，在圖8中， 四對測試條8 0 1 A至8 0 1 D大略的定義垂直線路2 0 1 C (受測線路）的四個區段。每個測試條8 〇 1係連接 (使用一個通孔或是一個接點）至在測試結構8 0 0中垂 .直於測試線路的一條線路，亦即水平線路2 0 8。如先前 所述，水平線路2 0 8係由與垂直線路2 0 1不同的層所 形成。因此，爲了偵測短路，此設備係由積體電路的多個 層之間的連接所製成。 在此實施例中，測試條8 0 1 A連接至水平線路2 〇 28 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --^---^----------------訂·-------I (請先閱讀背面之注意事項再填寫本頁) 531650 A7 _ B7_ 五、發明說明（>口） 8 A，測試條8 0 1 Β連接至水平線路2 0 8 Β，測試條 8 0 1 C連接至水平線路2 0 8 C，以及測試條8 0 1 D 連接至水平線路2 0 8 D。爲淸晰故，關於其他線路的其 他測試條（垂直與水平兩者）省略。測試條8 0 1的長度 依受測線路的長度所決定。例如，在傳統實施例中，若是 端點連接至端點的測試條8 0 1，實質上是受測線路的長 度。 顯示於圖8的組態中，爲偵測存在於垂直線路2〇1 C和鄰近測試條8 0 1之間的短路S，首先經由終端i η _v e r和o u t_v e r施加邏輯1信號至垂直線路2 0.1 C。然後，每個水平線路2 0 8係輪流被選擇（亦即 適當的解碼器電晶體206和207被導通/關閉）。所 選擇的水平線路2 0 8係經由終端i n_h 〇 r和〇 u t _h or連接至兩個感測放大器（未顯示於圖8)。因此 ，若短路存在，則在垂直線路2 0 1 C之邏輯1信號將也 施加至具有短路的測試條，如同連接至該測試條的水平線 路2 0 8。因此，當與短路有關的水平線路2 0 8被選擇 到時，此感測放大器將輸出邏輯1信號。 注意在本發明之另一個實施例中，邏輯1信號只有施 .加至一個終端，例如終端i n_v e r。然而，提供邏輯 1信號至終端i η _ v e r和〇 u t _ v e r確保即使是 有問題的垂直線路2 0 1具有單一開路，其開路也可被偵 測到。相似的，在另一個實施例中，只有一個感測放大器 連接至所選擇的水平線路2 0 8。然而，在終端i n_h 29 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 531650 B7 五、發明說明（d ) ---T--------------- f請先閱讀背面之注意事項再填寫本頁} 〇 r和〇 u t — h 〇 r各施加一個感測放大器，允許即使 是所選擇的線路2 0 8具有單一開路’其開路也可被偵測 到。 藉由鑑定執行邏輯1信號的水平測試線路2 0 8，使 用者可以決定在垂直測試線路2 0 1 C (亦即此線路的區 段）中之短路位置。淸楚的，鑑定短路的位置也將鑑定此 層（在圖8中，相關於垂直線路2 0 1 C之層）。 圖9係根據本發明說明一個包含測試結構9 0 1之佈 局，垂直解碼器902(1)和902(2)，以及水平 •線- 解碼器903(1)和903(2)。每個解碼器9 〇 2 具有一個相關的預先解碼器（predecoder) 9 0 4和控制邏輯9 0 5。類似:中，每個解碼器9 〇 3 具有一個相關的預先解碼器9 0 '6和控制邏輯9 0 7。& 控制電路包含感測放大器，通過閘，驅動器，以及相關白勺 電晶體（例如在圖2 B之參考中所述），以建立適當路|莖 至測試結構9 0 1中所選擇的測試線路。此種解碼器和預 先解碼器爲標準N對1的解碼結構，其爲熟習技藝者所熟 知，故在此不再詳細說明。 在一個實施例中，本發明之測試結構係裝設在兩個積 ，體電路之間的已實際生產之晶圓，並且在製造晶圓之後被 分開。圖1 0 A說明一示範性晶圓1 〇 〇 〇，其包含複數 個積體電路（亦即晶片）1 0 0 1，其中一個或更多個包 含本發明之測試結構的劃片線1 0 0 2。 若是使用者決定測試結構需要更多的區域以增加偵測 30 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 531650 A7 _____Β7_— —--- 五、發明說明（>?) 到缺陷的機會，則產品可以用包含更大的測試結構之晶片 替代之。圖1 0 B說明這樣的實施例，其中晶圓1 0 1 0 包括用於測試系統之複數個積體電路1〇〇1 (產品）以 及複數個測試晶片1 0 0 3。在這個實施例中’測試結構 可以使用用於已實際生產之晶片的標準設計規則形成。注 意，晶片1 0 0 3的數目以及其位置可以在晶圚或晶圓批 量之間變化。因此，例如一個原型晶圓可能具有較已實際 生產之晶片更多的測試晶片1 0 0 3。 在另一個顯示於圖1 0 C的實施例中，每個積體電路 1 0 0 4包含產品部分1 0 0 7 (例如可程式化邏輯設備 )，根據本發明之測試系統1 0 0 5，以及其他測試結構 1 0 0 6。在此實施例中，一旦產量達到可接受的水準， 實驗室如果需要的話可以選擇性的關閉結構1 0 0 5和1 〇 〇 6。或者是，實驗室可以將晶圓1 0 2 0用的標線以 只有包含此產品的積體電路的標線替代之。 本發明具有較先前技藝顯著的優點。特別是，降低到 每百萬分之數個部分的缺陷可以最少的花費被偵測出來。 另外’此些缺陷的定位可以在數厘米之內被決定。因爲有 這種獨特的測試結構，個別回授可以用於每個過程之層。 .最後’電阻可以被規劃（在實施例中從最高至最低）給使 用者’因此確保問題可以被快速的分析並校正。 本發明之另一個優點是允許使用者產生更良好的故障 分析。例如，若是實質上電阻遍佈在整個受測線路，則錯 誤分析將會是冗長乏味的，浪費時間的，並且通常是沒有 31 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） --^---*--------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 531650 A7 ______B7_______ 五、發明說明（Ρ) 結果的。然而，若是受測線路的一個區段具有顯著高於其 他區段的電阻，則故障分析可以更快地完成並且產生更好 的結果。因此，本發明有利於更佳的故障分析。 本發明之特定實施例係僅以說明和圖解的目的而呈現 。這些實施例並不是企圖在任何方面限制本發明。熟習技 藝者將會承認本發明之修改和變化。例如，參考圖2 B， 用連接至正電壓源V c c之電晶體2 1 8 (因此提供微弱 的「拉上」力量）替代連接至地的電晶體2 1 8 (因此提 供微弱的「拉下」力量）。在這個實施例中，施加一個低 態t e s t 一 i η信號。參考圖4之另一個實施例，測試 結構中鄰近的平行線路可能由積體電路中不同之層所形成 。因此，本發明僅由所附之申請事利範圍限定之。 32 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --·--------------------訂--------•線 (請先閱讀背面之注意事項再填寫本頁)